数电复习提纲(康华光第五版)
数电6.5(第五版)—康华光
如考虑每个触发器都有1t 的延时，电路会出现什么问题？ 如考虑每个触发器都有 pd的延时，电路会出现什么问题？
1 CP Q0 0 Q1 0 Q2 0 Q3 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 2 3 4 5 6 7 8 9 1tpd 0 1 2tpd 0 0 3tpd 0 0 4tpd 1 1 10 11 12 13 14 15 16
21
二进制计数器 加计数器 非二进制计数器 任意进制计数器 •同步计数器 同步计数器 减计数器 可逆计数器 二进制计数器 加计数器 非二进制计数器 •异步计数器 异步计数器 任意进制计数器 减计数器 可逆计数器
22
十进制计数器 ……
十进制计数器 ……
1、 二进制计数器 、 (1) 异步二进制计数器 异步二进制计数器---4位异步二进制加法计数器 位异步二进制加法计数器 ① 工作原理
6.5 若干典型的时序逻辑集成电路
6.5.1 寄存器和移位寄存器 6.5.2 计数器
1
6.5 若干典型的时序逻辑集成电路 6.5.1 寄存器和移位寄存器
1、 寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部 寄存器 是数字系统中用来存储代码或数据的逻辑部 它的主要组成部分是触发器。 件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码， 一个触发器能存储 位二进制代码，存储 n 位二进 位二进制代码 个触发器组成。 制代码的寄存器需要用 n 个触发器组成。寄存器实际 上是若干触发器的集合。 上是若干触发器的集合。
FF m + 1 D m +1 1D C1
CP Q m –1 Qm Q m +1
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路【圣才出品】
三、组合逻辑电路中的竞争冒险 1．产生竞争冒险的原因 由于逻辑门的延迟时间对电路产生影响，使得当一个逻辑门的两个输入端的信号同时向 相反方向变化时，其变化的时间产生差异的现象，称为竞争。由于竞争而可能产生输出干扰 脉冲的现象称为冒险。值得注意的是，有竞争现象不一定都会产生干扰脉冲。 在一个复杂的逻辑系统中，由于信号的传输路径不同，或者各个信号延迟时间的差异、 信号变化的互补性以及其他一些因素，很容易产生竞争冒险现象。因此在电路设计中应尽量 减小冒险产生。
1 / 77
圣才电子书 十万种考研考证电子书、题库视频学习平台
（4）根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。
二、组合逻辑电路的设计 组合逻辑电路的设计与分析过程相反，通常要求电路简单，所用器件的种类和每种器件 的数目尽可能少。电路的实现可以采用小规模集成门电路、中规模组合逻辑器件或者可编程 逻辑器件。 组合逻辑电路的设计步骤大致如下： （1）明确实际问题的逻辑功能，并确定输入、输出变量数及表示符号； （2）根据对电路逻辑功能的要求，列出真值表； （3）由真值表写出逻辑表达式； （4）简化和变换逻辑表达式，从而画出逻辑图。
并联一个滤波电容，其容量在 4～20 pF 之间。电容对窄脉冲起到平波的作用，使输出不会 出现逻辑错误，但同时也使输出波形上升沿或下降沿变得缓慢。
除了以上方法外，现在还可以借助计算机进行时序仿真，检查电路是否存在竞争冒险现 象。
四、若干典型的组合逻辑集成电路 1．编码器 用一个二进制代码表示特定含义的信息称为编码。具有编码功能的逻辑电路称为编码 器。如图 4-2 为二进制编码器的结构图，它有 n 位二进制码输出，与 2n 个输入相对应。
圣才电子书
第 4 章 组合逻辑电路
《模拟电子技术基础(第五版 康华光主编)》 复习提纲
模拟电子技术基础复习提纲第一章绪论）信号、模拟信号、放大电路、三大指标。
（放大倍数、输入电阻、输出电阻）第三章二极管及其基本电路）本征半导体：纯净结构完整的半导体晶体。
在本征半导体内，电子和空穴总是成对出现的。
N型半导体和P型半导体。
在N型半导体内，电子是多数载流子；在P型半导体内，空穴是多数载流子。
载流子在电场作用下的运动称为漂移；载流子由高浓度区向低浓度区的运动称为扩散。
P型半导体和N型半导体的接触区形成PN结，在该区域中，多数载流子扩散到对方区域，被对方的多数载流子复合，形成空间电荷区，也称耗尽区或高阻区。
空间电荷区内电场产生的漂移最终与扩散达到平衡。
PN结最重要的电特性是单向导电性，PN结加正向电压时，电阻值很小，PN结导通；PN结加反向电压时，电阻值很大，PN结截止。
PN 结反向击穿包括雪崩击穿和齐纳击穿；PN结的电容效应包括扩散电容和势垒电容，前者是正向偏置电容，后者是反向偏置电容。
）二极管的V-I 特性（理论表达式和特性曲线））二极管的三种模型表示方法。
（理想模型、恒压降模型、折线模型）。
（V BE=）第四章双极结型三极管及放大电路基础）BJT的结构、电路符号、输入输出特性曲线。
（由三端的直流电压值判断各端的名称。
由三端的流入电流判断三端名称电流放大倍数））什么是直流负载线什么是直流工作点）共射极电路中直流工作点的分析与计算。
有关公式。
(工作点过高，输出信号顶部失真，饱和失真，工作点过低，输出信号底部被截，截止失真)。
）小信号模型中h ie和h fe含义。
）用h参数分析共射极放大电路。
（画小信号等效电路，求电压放大倍数、输入电阻、输出电阻）。
）常用的BJT放大电路有哪些组态（共射极、共基极、共集电极）。
各种组态的特点及用途。
P147。
（共射极：兼有电压和电流放大，输入输出电阻适中，多做信号中间放大；共集电极（也称射极输出器），电压增益略小于1，输入电阻大，输出电阻小，有较大的电流放大倍数，多做输入级，中间缓冲级和输出级；共基极：只有电压放大，没有电流放大，有电流跟随作用，高频特性较好。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
模拟电子技术复习大纲康华光5版共28页文档
6、最大的骄傲于最大的自卑都表示心灵的最软弱无力。——斯宾诺莎 7、自知之明是最难得的知识。——西班牙 8、勇气通往天堂，怯懦通往地狱。——塞内加 9、有时候读书是一种巧妙地避开思考的方法。——赫尔普斯 10、阅读一切好书如同和过去最杰出的人谈话。——笛卡儿
模拟电子技术复习大纲康华光5版
1、战鼓一响，法律无声。——英国 2、ቤተ መጻሕፍቲ ባይዱ何法律的根本；不，不成文法本 身就是 讲道理 ……法 律，也 ----即 明示道 理。— —爱·科 克
3、法律是最保险的头盔。——爱·科 克 4、一个国家如果纲纪不正，其国风一 定颓败 。—— 塞内加 5、法律不能使人人平等，但是在法律 面前人 人是平 等的。 ——波 洛克
Thank you
电子技术基础数字部分康华光第5版
也最少。
两次取反
如： Y A B A C
ABAC
用摩根定律去掉下面的非号
A B A C 用摩根定律去掉非号
A B A C 再两次取反
最简或非－或非表达式
第2章
最简与或非表达式
特点：表达式中非号下面相加的乘积项最少、并且每个乘积 项中相乘的变量也最少。
如：
面去②
Y A B A C A B A C A B AC的非
对偶式L 第2章
如：
① Y A B C
Y A B C
两变量以上Hale Waihona Puke 非号不动② YA B CD
Y A B C D
两变量以上的非号不动
③ Y A C B D Y（AB）CD
适当加括号以保证原有运算优先关系
对偶规则的意义在于：如果两个函数相等，则它们的对偶函数 也相等。利用对偶规则,可以使要证明及要记忆的公式数目减 少一半。例如：
A1DB1CD
AB
如果乘积项是另外一个乘 积项的因子，则这另外一 个乘积项是多余的。
④ 配项法【续】
（２）利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。
例： YAB A CC B A BCA BC (AB A CC B )(AB A C BC)(AB A C B)C A B A C BC
第2章
2.2 逻辑函数的卡诺图化简法
第2章
➢ 已知真值表，写出函数的最小项之和的形式
如果列出了函数的真值表，则只要将函数值为1的那些最 小项相加，便是函数的最小项表达式。
ABC Y
000 0 001 1 010 1 011 1 100 0 101 1 110 0 111 0
最小项
m0 m1 m2 m3 m4 m5 m6 m7
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-数模与模数转换器【圣才出
第9章数模与模数转换器9.1复习笔记能把模拟信号转换成数字信号的电路称为模数转换器(简称ADC或A/D转换器)；能把数字信号转换为模拟信号的电路称为数模转换器(简称DAC或D/A转换器)。
A/D转换器与D/A转换器的重要技术指标是转换精度与转换速度。
一、D/A转换器1．D/A转换器的基本原理D/A转换器的框图如图9-1所示。
输入数字量N为n位二进制代码，B为输出模拟量。
输出量与输入量之间的一般关系式为：实现数模转换的过程：将输入二进制数中为1的每1位代码按其权大小，转换成模拟量，然后将这些模拟量相加，相加的结果就是与数字量成正比的模拟量。
4位D/A转换器的原理电路如图9-2所示。
电路由电子开关、权电阻网络、求和电路、基准电压、锁存器等组成。
图9-1D/A转换器的框图图9-24位D/A转换器的原理电路n位D/A转换器的一般框图如图9-3所示。
数字量以串行或并行方式输入并存储于数码寄存器中，寄存器的输出驱动对应数位上的电子开关将相应数位的权值送入求和电路。
求和电路将各位的权值相加得到与数字量对应的模拟量。
图9-3n 位D/A 转换器的一般框图2．倒T 形电阻网络D/A 转换器4位倒T 形电阻网络D/A 转换器的原理图如图9-4所示。
图中呈倒T 形的电阻解码网络与运算放大器A 组成求和电路。
从每个节点向左看，每个二端网络的等效电阻均为R ，与开关相连的2R 电阻上的电流从高位到低位按2的负整数幂递减。
如果基准电压源提供的总电流为I ，则流过各开关支路(从右到左)的电流分别2I 、4I 、8I 和16I 。
图9-44位倒T 形电阻网络D/A 转换器输出电压：如果将输入数字量扩展到n 位，可得n 位倒T 形电阻网络D/A 转换器输出模拟量与输入数字量之间的一般关系式：要提高D/A 转换器的转换精度，电路参数的选择要注意以下几点：①基准电压REF V 的精度和稳定性对D/A 转换器的精度影响很大，在对精度要求较高的情况下，基准电压可采用带隙基准电压源；②倒T 形电阻网络中R 和2R 电阻比值的精度要高；③每个模拟开关的开关电压降要相等；④运放的零点漂移要小。
康华光电子技术基础数字部分第五版
2. 反演规则：
对于任意一个逻辑表达式L，若将其中所有的与（• ）换成或（+），或（+）换 成与（•）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得 到的结果就是原函数的反函数。
例2.1.1 试求
LABCD 0 的非函数
解：按照反演规则，得
L ( A B (C ) D )1 (A B )C ( D )
2、基本公式的证明
(真值表证明法)
例 证明 A B A B ， AB A B
列出等式、右边的函数值的真值表
A B A B A+B
00 01 10 11
11 10 01 00
0+0=1 0+1=0 1+0=0 1+1=0
A B AB A+B
1 0·0 = 1 1 0 0·1 = 1 1 0 1·0 = 1 1 0 1·1 = 0 0
康华光电子技术基础数字部分第五版
2.1.3 逻辑函数的代数法化简
1、逻辑函数的最简与-或表达式
在若干个逻辑关系相同的与-或表达式中，将其中包含的与项数 最少，且每个与项中变量数最少的表达式称为最简与-或表达式。
LACCD = A CC D
(AC)(CD)
“与-或” 表达式 “与非-与非”表达式 “或-与”表达式
康华光电子技术基础数字部分第五版
3. 对偶规则：
对于任何逻辑函数式，若将其中的与（• ）换成或（+），或（+）换成与（•）；并将1
换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 L。
例: 逻辑函数 L ( A B)( A C) 的对偶式为
L AB AC
电子技术基础(数字部分)_数电_(第五版)康华光主编[1]
![电子技术基础(数字部分)_数电_(第五版)康华光主编[1]](https://img.taocdn.com/s3/m/66203cec551810a6f5248631.png)
3、）书写简洁。
1.3 二进制的算术运算（自学）
1.3.1 无符号二进制的数算术运算
1.3.2 有符号二进制的数算术运算
1.3 二进制的算术运算（自学） 1.3.1 无符号数算术运算
1.2
数制
1.2.1十进制 1.2.2 二进制 1.2.3 二-十进制之间的转换 1.2.4十六进制和八进制
1.2 数制
数制:多位数码中的每一位数的构成及低位向高位进位的规则
1.2.1十进制
十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是
“逢十进一”。
4587.29=4103+5102+8101+7100+2101+9102
3、模拟信号的数字表示
由于数字信号便于存储、分析和传输，通常都将模拟信号转换为数字信号.
模数转换的实现
3 V
模拟信号
模数转换器 00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑 0、1数码---表示数量时称二进制数
---表示事物状态时称二值逻辑 表示方式 a 、在电路中用低、高电平表示0、1两种逻辑状态
表示一位八进制数。 例 (10110.011)B = (26.3)O
将每位八进制数展开成三位二进制数，排列顺序不变即可。 例 (752.1)O= (111 101 010.001)B
5.十六进制的优点 ：
1、）与二进制之间的转换容易；
2、）计数容量较其它进制都大。假如同样采用四位数码， 二进制最多可计至( 1111)B =( 15)D； 八进制可计至 (7777)O = (2800)D； 十进制可计至 (9999)D； 十六进制可计至 (FFFF)H = (65535)D，即64K。其容量最大。
(完整word版)数字电子技术基础-康华光第五版答案
第一章数字逻辑习题1．1 数字电路与数字信号1。
1.2 图形代表的二进制数0101101001．1．4 一周期性数字波形如图题所示，试计算:(1）周期;(2)频率；(3）占空比例MSB LSB0 1 2 11 12 (ms)解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0。
01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100％=10％1.2 数制1.2.2 将下列十进制数转换为二进制数,八进制数和十六进制数(要求转换误差不大于2−4（2）127 （4)2。
718 解：(2）（127）D= 27 —1=(10000000）B—1=（1111111）B=（177)O=（7F）H（4)(2。
718)D=(10.1011）B=（2.54）O=（2。
B）H1。
4 二进制代码1。
4。
1 将下列十进制数转换为 8421BCD 码：（1)43 (3）254。
25 解：(43）D=（01000011)BCD1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28(1）+ （2)＠（3）you (4)43解:首先查出每个字符所对应的二进制表示的ASCⅡ码,然后将二进制码转换为十六进制数表示.（1）“+”的ASCⅡ码为 0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为 1000000,(01000000）B=（40）H(3）you 的ASCⅡ码为本 1111001,1101111,1110101，对应的十六进制数分别为 79,6F，75(4)43 的ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,331.6 逻辑函数及其表示方法1。
6。
1 在图题 1. 6.1 中，已知输入信号 A,B`的波形，画出各门电路输出 L 的波形。
解: （a)为与非, （b）为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式（3)A⊕ =B AB AB+(A⊕B)=AB+AB解：真值表如下由最右边2栏可知，A⊕B与AB+AB的真值表完全相同。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-时序逻辑电路【圣才出品】
号。同步时序电路的时钟脉冲 CP 或 CP 一般是不作为输入变量考虑的。
②找出所有可能的状态和状态转换之间的关系，则建立起原始状态图。 ③根据原始状态图建立原始状态表。 （2）状态化简 原始状态图或原始状态表很可能隐含多余的状态，去除多余状态的过程称为状态化简， 其目的是减少电路中触发器及门电路的数量，但不能改变原始状态图或原始状态表所表达的 逻辑功能。 状态化简建立在等价状态的基础上：如果两个状态作为现态，其任何相同输入所产生的 输出及建立的次态均完全相同，则这两个状态称为等价状态。凡是两个等价状态都可以合并 成一个状态而不改变输入-输出关系。 （3）状态分配 对每个状态指定一个特定的二进制代码，称为状态分配或状态编码。 ①要确定状态编码的位数。
3 / 61
圣才电子书 十万种考研考证电子书、题库视频学习平台
2．米利型和穆尔型时序电路 电路输出是输入变量及触发器状态的函数，这类时序电路称为米利型电路或米利型状态 机，它的一般化模型如图 6-2 所示。 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入信号影响或没有输入变 量，这类电路称为穆尔型电路或穆尔型状态机，其模型如图 6-3 所示。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-数字系统设计基础【圣才出
第10章数字系统设计基础10.1复习笔记本章主要介绍了数字系统的基本概念，数字系统的设计方法以及数字系统的实现方法，以及两种常用的设计工具：算法状态机ASM 图和寄存器传输语言RTL 。
基本上没有学校的考研试题涉及到本章内容。
因此，读者可以简单了解，本部分也就不再整理相关的复习笔记。
10.2课后习题详解10.2算法状态机10.2.1初始状态为T 0的数字系统，有两个控制信号X 和Y ，当XY ＝10时，寄存器R 加1，系统转到第二个状态T 1。
如果XY ＝01时，寄存器R 清零，同时系统从T 0转到第三个状态T 2。
其他情况下系统处于初始状态T 0。
试画出该数字系统的ASM 图。
解：假设0T 、1T 、2T 的状态代码分别为00、01、10，则数字系统的ASM 图如图10-1所示。
图10-110.2.2一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。
计数器的各位为A4、A3、A2、A1。
系统开始处于初始状态，当信号S＝0时，系统保持在初始状态；当信号S＝1时，计数器A和触发器F清零。
从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。
A4和A3的值决定了系统的操作顺序。
当A3＝0时，触发器E清零，计数器继续计数。
当A3＝1时，触发器E置1，并检测到A4，A4＝0时，继续计数；当A4＝1时，触发器F置1，并停止计数，回到系统初始状态。
(1)试画出该系统的ASM图。
(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元。
解：（1）该系统的ASM图如图10-2所示。
图10-2（2）该系统控制单元的状态图如图10-3所示。
图10-3由于系统只有两个状态0T 和1T ，故可仅有一个D 触发器来表示，用Q ＝0表示0T 状态，用Q ＝1表示1T 状态。
该系统控制单元状态转换表如表10-1所示。
表10-1作出输入和输出的卡诺图，如图10-4所示。
图10-4由卡诺图可得：所以设计的控制单元如图10-5所示。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-第七章至第十章【圣才出品
称为字。一个字中所含的位数称为字长。为了区别各个不同的字，给每个字赋予一个编号，
称为地址。
②地址译码器
将输入的地址代码译成相应的字单元控制信号，控制信号从存储矩阵中选出指定的存储
单元，并将其中的数据送到输出控制电路。字单元也称为地址单元。
③输出控制电路
一般包含三态缓冲器，以便与系统的数据总线连接。当有数据读出时，可以有足够的能
（2）ROM 的基本结构 存储器由存储阵列、地址译码器和输出控制电路三部分组成，结构如图 7-1 所示。
1 / 96
圣才电子书
十万种考研考证电子书、题库视频学习平台
图 7-1 ROM 电路的基本结构
①存储阵列
由许多存储单元组成，每个存储单元存放 1 位二值数据。
通常存储单元排列成矩阵形式，且按一定位数进行编组，每次读出一组数据，这里的组
2．同步静态随机存取存储器 （1）SSRAM 同步静态随机存取存储器(SSRAM)是在 SRAM 基础上发展起来的一种高速 RAM。SSRAM 与 SRAM 最主要的差别是，前者的读写操作是在时钟脉冲节拍控制下完成的。因此，SSRAM 最明显的标志是有时钟脉冲输入端。 （2）其他 SSRAM ①双倍数据传输率静态随机存取存储器(DDR SRAM) DDR SRAM 是在 SSRAM 基础上进行改进的，在每个时钟周期的上升沿和下降沿各传输 一次数据，数据传输效率提高了一倍，但是读写仍不能同时进行。 ②四倍数据传输率静态随机存取存储器(QDR SRAM) QDR SRAM 进一步改进了结构，为读和写操作分别提供独立的接口，不但在每个时钟周
二、随机存取存储器 RAM 与 ROM 的最大区别就是数据易失性，一旦失去电源供电，所存储的数据立即丢失。 最大优点是可以随时从其中任一指定地址读出(取出)或写入(存入)数据。 RAM 一般用在需要频繁读写数据的场合。 RAM 可分为静态 RAM(SRAM)和动态 RAM(DRAM)。SRAM 中的存储单元是一个触发器， 有 0、1 两个稳态；DRAM 则是利用电容器存储电荷来保存 0 或 1 的，因此需要定时对其存 储单元进行刷新。 1．静态随机存取存储器 （1）SRAM 的基本结构与输入输出 SRAM 的基本结构与 ROM 类似，由存储阵列、地址译码器和输入/输出控制电路三部分 组成，其结构框图如图 7-2 所示。SRAM 的工作模式如表 7-1 所示。
电子技术基础数字部分(第五版)(康华光)全书总结归纳
1. 掌握单稳态触发器、施密特触发器、多谐振荡器的逻辑功能；
2. 掌握单稳态触发器、施密特触发器MSI器件的逻辑功能和应用；
3. 理解555定时器的工作原理，掌握由555定时器组成的单稳态触 发器、施密特触发器、多谐振荡器的电路结构、工作原理和参数 计算。
8. 脉冲波形的变换与产生
知识点
1. 单稳态触发器：单稳态触发器的工作特点，可重复触发和不
7. 存储器
教学要求
1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储
器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。
7. 存储器
知识点
可重复触发单稳态触发器，单稳态触发器的应用。
2. 施密特触发器：同相输出和反相输出的施密特触发器，正向
阈值电压 VT+和负向阈值电压 VT-的意义。
3. 多器谐振荡：多器谐振荡的功能。 4. 555定时器：由555定时器组成的多谐、单稳、施密特触发器 的电路、工作原理。
9. 模数与数模转换器
章节内容
2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用；
3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入 端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。
3. 逻辑门电路
知识点 1. CMOS电路功耗低，抗干扰能力强，广泛应用。
消除的方法。
3. 典型组合逻辑集成电路：各种 MSI 器件的功能，阅读其功能
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-逻辑门电路【圣才出品】
第3章逻辑门电路3.1复习笔记一、MOS逻辑门电路1．逻辑电路的一般特性（1）输入和输出的高、低电平数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。
当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。
（2）噪声容限噪声容限表示门电路的抗干扰能力。
在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。
通常将这个最大噪声幅度称为噪声容限。
（3）传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。
（4）功耗①静态功耗当电路的输出没有状态转换时的功耗。
静态时，CMOS电路的电流非常小，使得静态功耗非常低。
②动态功耗CMOS电路在输出发生状态转换时的功耗，它主要由两部分组成：a ．由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源VDD 经CMOS 电路流入地；b ．由于CMOS 管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。
（5）延时-功耗积理想的数字电路或系统，要求它既速度高，同时功耗低。
用符号DP 表示延时-功耗积：pd DDP t P 式中，pd t 为传输延迟时间，D P 为门电路功耗。
DP 值越小，特性越理想。
（6）扇入数和扇出数门电路的扇入数取决于它的输入端的个数。
门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。
考虑如下两种情况：①拉电流工作情况负载电流从驱动门流向外电路，输出为高电平的扇出数表示：②灌电流工作情况负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：2．MOS 开关及等效电路（1）MOS 管开关特性图3-1（a ）为N 沟道增强型MOS 管构成的开关电路。
数字电子技术基础第五版期末各章重点复习
数电课程各章重点第一、二章逻辑代数基础知识要点各种进制间的转换，逻辑函数的化简。
一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 .8421码二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非三、逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式逻辑代数常用公式：吸收律：A+A=AB消去律：BBAAB=++AABAA+=多余项定律：CAB+=+A+CABABC反演定律：BA•+=BAAB+=BA基本规则：反演规则和对偶规则，例1-5四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图会从这三种中任一种推出其它二种，详见例1-7五、逻辑函数的最小项表示法：最小项的性质；例1-8六、逻辑函数的化简：要求按步骤解答1、利用公式法对逻辑函数进行化简2、利用卡诺图对逻辑函数化简3、具有约束条件的逻辑函数化简例1.1 利用公式法化简BD++F+=()ABCD+BDCABCAA解：BD C D A B A C B A ABCD F ++++=)(例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：第三章 门电路知识要点各种门的符号，逻辑功能。
一、三极管开、关状态1、饱和、截止条件：截止：T be V V <， 饱和：βCSBS B I I i =>2、反相器饱和、截止判断 二、基本门电路及其逻辑符号与门、或非门、非门、与非门、OC 门、三态门、异或； 传输门、OC/OD 门及三态门的应用 三、门电路的外特性1、输入端电阻特性：对TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
习题2-7 5、输出低电平负载电流I OL 6、扇出系数N O一个门电路驱动同类门的最大数目第四章 组合逻辑电路知识要点组合逻辑电路的分析、设计，利用集成芯片实现逻辑函数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析和设计方法
➢ 同步时序电路的分析 ➢ 同步时序电路的设计 ➢ 异步时序电路的分析 ➢ 异步时序电路的设计
第六章 时序逻辑电路
例：试分析图示时序电路逻辑功能，写出触发器驱动方程、电路的状态
方程和输出方程，列出状态表，画出状态图。
解：
（1）根据给定的逻辑图写出驱动方程和输出方程
三种基本逻辑运算、复合逻辑
➢ 与、或、非运算、异或、同或
逻辑函数表示方法及其相互转换
➢ 逻辑图、逻辑函数、真值表、卡诺图、时序（波形）图
原码、反码、补码
➢ 正数、负数的补码
第二章 逻辑代数
基本公式、常用公式、基本规则
➢ 反演规则,对偶规则,代入规则
例:写出下列逻辑函数的对偶式及反函数 F2 AB C A BC （要求直接用对偶规则和反演规则写）
化简 变换
最 简（ 或 最 合 理） 表 达式
逻 辑图
竞争冒险
➢ 识别方法（表达式一定条件下出现 A A或者A A 就有可能） ➢ 消除方法
第四章 组合逻辑电路
分析和设计方法
➢ 由基本逻辑门组成或由集成器件组成的组合电路
集成组合器件
➢ 编码器：什么是编码？什么是优先编码？ 编码输出（原码、反 码）, 4线-2线、8线-3线优先编码器
复习要点
数字逻辑概论
★★★
逻辑代数
★★★★
逻辑门电路
★★
组合逻辑电路
★★★★★
锁存器和触发器 ★ ★ ★
时序逻辑电路
★ ★★★★★
存储器
脉冲波形的变换与产生 ★ ★
A/D、D/A变换
★★
第一章 数字逻辑概论
数字信号与模拟信号的概念 进制与码制
➢ 二进制、八进制、十进制、十六进制之间的转换 ➢ 8421BCD码、格雷码（十进制数与8421BCD码转换）
对偶式：F2 ' ( A B) C A B C
反函数： F2 (A B) C A B C
逻辑函数的公式化简法 逻辑函数的卡诺图化简法
➢ 最小项、n变量最小项个数、性质，几何相邻、逻辑相邻， 无关项
➢ 卡诺图化简规律、画圈原则，具有约束项的函数化简
第二章 逻辑代数
例：用卡诺图方法化简 F(A, B,C, D) m(3,5,8,9,10,12) d(0,1,2,13)
行为描述语句；
endmodule
逻辑功能描 述部分，其 顺序是任意的
第三章 逻辑门电路
定性理解 OD门、OC门、线与的概念，三态门（总线传输） 了解正负逻辑、双向传输门； 门电路多余输入端的处理
➢ 与门、与非门的多余输入端接高电平（“1”） ➢ 或门、或非门的多余输入端接低电平（“0”）
TTL电路多余的输入端悬空表示输入为高电平；
CMOS电路多余的输入端绝对不允许悬空，否则电 路将不能正常工作。应根据需要接地或接高电平。
第四章 组合逻辑电路
组合逻辑电路概念、特点 分析和设计方法
➢ 由基本逻辑门组成或由集成器件组成的组合电路
组合逻辑 电路
化简 逻辑表达式 变换 最简表达式
真值表
逻辑功能
实 际逻 辑 问题
真 值表
逻 辑表 达 式
用集成计数器构成任意进制计数器
➢ 反馈清零法
✓异步清零法、同步清零法
➢ 反馈置数法
✓异步置数法、同步置数法
第六章 时序逻辑电路
用集成计数器构成任意N进制计数器小结
S0
………
S1
………
SN -2
若用最开始的N个状态,可以用 反馈清零法，如果芯片的清零
端是异步清零端，则都要用SN 的状态代码得到反馈清零信号；
F BD AC AB CD
➢ 硬件描述语言Verilog基础
➢ Verilog程序的基本结构
module 模块名（端口名1, 端口名2, 端口名3,…）；
端口类型说明(input, outout, inout)； 参数定义(可选)；
说明部分
数据类型定义(wire, reg等)；
实例化低层模块和基本门级元件； 连赋值语句（assign）； 过程块结构（initial和always）
SM-1
SM-2 ……… SN
反馈清零法示意图
如果芯片的清零端是同步清零端，
第五章 锁存器和触发器
锁存器与触发器概念、特性
➢ 锁存器：对脉冲电平敏感的存储电路，在特定输入脉冲电平作 用下改变状态。
➢ 触发器：对脉冲边沿敏感的存储电路，在时钟脉冲的上升或下 降沿的变化瞬间改变状态
基本SR锁存器：与非门构成、或非门构成，有效信号、 约束条件，功能
SR触发器、D触发器、JK触发器、T和T′触发器（特性方程） ➢ 现态、次态的概念，给出现态求次态，给出现态、次态求 驱动信号
逻辑功能的描述方法：状态转换表、状态方程、状态图、时 序图、功能表、（画波形图）
各类触发器间的转换
第五章 锁存器和触发器
触发器的比较
第六章 时序逻辑电路
时序逻辑电路的概念、特点
➢ 不仅与当前输入信号有关，而且与电路原来的状态有 关
➢ 电路由组合电路和存储电路组成。 ➢ 电路存在反馈
时序电路功能的表达方法
➢ 译码器/数据分配器：74138,使能端有效时
7
Yi
mi (i 0,1,2,
, 7)
➢ 数据选择器：74HC151
Y mi Di
➢ 数值比较器
i0
➢ 算术运算电路
集成组合器件应用
➢ 二进制译码器和数据选择器均能作为通用器件来实现一般组合 逻辑电路（如：产生逻辑函数），掌握各自的设计方法和特点。
Q2n+1 Q1n+1 Q0n+1
Y
001
0
010
0
011
0
100
0
101
0
110
0
000
1
000
1
第六章 时序逻辑电路
（5）状态转换图
能自启动
（5）逻辑功能 是一个同步七进制加法计数器， Y为进位脉冲， 能够自启动。
时序图
第六章 时序逻辑电路
集成时序器件
➢ 数码寄存器、移位寄存器 ➢计数器
✓区别计数器位数、计数器的进制数、所用触发器个数 ✓同步二进制加/减法计数器、异步二进制加/减计数器 ✓环形计数器、扭环形计数器
J=? K=? （驱动方程）
Y=?
（输出方程）
第六章 时序逻辑电路
解 ：（1）根据给定的逻辑图写出驱动方程和输出方程
（2）将驱动方程代入JK触发器的特性方程， 可以得到各触发器的状态方程
（3）写出输出方程
第六章 时序逻辑电路
（4）列出状态转换表
电路的状态转换表
Qn2 Qn1 Qn0 000 001 010 011 100 101 110 111