基于F-N锁相环芯片的频率合成器设计

基于F-N锁相环芯片LMX2485E的频率合成器设计

单位或部门：XXX 作者：XXX

摘要：本文对比分析了主流的频率合成器技术，对F-N频率合成器的相位噪声和杂散指标进行了分析，设计了基于F-N锁相环芯片LMX2485E的频率合成器方案，测试表明，设计方案基本满足要求。本文从理论和工程设计两方面对设计进行了分析验证，具有一定的工程参考价值。

关键词：PLL；DDS；分数分频（F-N）；相位噪声；杂散抑制

频率合成器的功能是从一个高稳定度的基准频率产生多个高稳定度的频率输出，为其他电路单元提供高质量的本振信号或时钟信号。频率合成器的性能指标对无线通信设备的性能有重要影响，随着无线通信的快速发展，频率合成技术已经成为无线通信的关键技术之一。

1．频率合成技术概述

频率合成理论自20世纪30年代提出以来，取得了迅速的发展，形成了目前5种主要的技术：直接模拟频率合成技术、锁相频率合成技术、直接数字式频率合成技术、F-N频率合成技术。[1][2]

(1)直接模拟频率合成(DAFS)技术

直接模拟频率合成（Direct Analog Frequency Synthesis）技术是最早出现的频率合成技术，原理简单，易于实现。但由于采用大量的混频、分频、倍频和滤波等模拟硬件设备，使频率合成器的体积大、成本高、结构复杂，容易产生杂散分量，大多数硬件的非线性影响难于抑制。因此主要用于需要频率数量少的系统中，在宽带系统中一般不采用这种技术。

(2)锁相频率合成技术（PLL）

锁相式频率合成技术是基于锁相环的间接数字频率合成技术，利用负反馈跟踪环路保持VCO与参考频率的相频同步。同时，锁相环路中的环路滤波器相当于一窄带跟踪滤波器，因此能很好地选择所需频率的信号，抑制杂散分量和噪声。在环路中，设计良好的压控振荡器具有高的短期频率稳定性，而参考频率源具有高的长期频率稳定度，锁相频率合成器把这二者结合在一起，使其合成信号的长期稳定度和短期稳定度都很高。但锁相式频率合成技术的缺点是环路的调整需要一定的时间，因此频率转换时间较长。

(3)直接数字频率合成技术（DDS）

直接数字频率合成技术（DDS）是一种新的频率合成方法，它从相位量化的概念出发进行频率合成。DDS的基本原理如图1-1所示。

图1-1 DDS基本原理结构图[3]

DDS由相位累加器（PA）、正弦查询表（LUT）、数模转换器（DAC）和低通滤波器（LPF）等部分组成。DDS技术具有高的频率分辨率和很短的频率切换时间，输出信号相位连续，相位噪声低，采用全数字自动化控制，可以合成任意波形，集成度高、容易实现小型化。但缺点是输出频带受限，并且输出杂散较多。

(4)F-N频率合成技术

该技术称为分数频率合成技术，在整数PLL技术的基础上采用分数分频器，实现分数分频(或称为小数分频)，其最小步进为鉴相频率的分数倍，与PLL环路的整数分频相比，这种技术解决了相位噪声与频率步进之间的矛盾。分数分频的主要原理是采用双模分频器（或4模分频器），在控制信号的驱动下，在一定周期内不断变换分频比，从而实现平均意义上的分数分频。对于VCO来说，输出频率不会稳定在一个固定的值上，而是在所需输出频率值的上下波动，从而产生小数分频特有的小数杂散信号。[4] 2关键技术指标分析

2.1相位噪声

锁相环是一个负反馈系统，主要由VCO、分频器、鉴相器和环路滤波器组成。由锁相环的基本原理可知，环路对于参考源的相位噪声呈现低通滤波特性，当频偏小于环路截止频率

f时，参考源的相位噪声会被衰减，滤波器阶数越多，衰减的速率越快(但

c

滤波器的群时延也会相应增加，影响环路的稳定性)。对于VCO的相位噪声，系统呈现高通特性，当频偏进一步增加时，带内噪声的贡献将变得越来越小，而VCO的影响越来越大。当频偏远大于

f时，环路的相位噪声主要是VCO和缓冲放大器的噪声。

c

另一方面，影响带内相位噪声性能的三个因素：参考源、参考分频器和鉴相器属于串联关系，对环路输出的相位噪声取决于性能最差的环节。F-N锁相环芯片集成了参考分频器、主分频器和鉴相器，噪声分析模型如图2-1所示，环路的各个环节都对

噪声有所贡献。对于参考源，用()(/)ref N f dB c H z ∆表示参考源的相位噪声密度，它是

频偏f ∆的函数，可以通过测量得到。参考源的噪声是环路的输入噪声，对输出的影响主要为倍频造成的噪声恶化。

图2-1 环路噪声分析模型[5]

分频器和鉴相器的相位噪噪声主要由鉴相脉冲边沿的瞬时抖动产生，设参考分频器的抖动为r t ，主分频器的抖动为v t ，鉴相器的抖动为p d t ，那么总的抖动有效值可以

用公式(2-1)表示[5]。

σ= (2-1)

现代的频率合成芯片一般都集成了上述的两个分频器和鉴相器，在Banerjee 的著作中对此进行了详细的分析，得出了公式(2-2)的结论。

1101020log 10log floor H z c L L N F =++ (2-2)

其中flo o r L 表示环路相位噪声密度在芯片输出端的等效。

()11020log 2Hz L πσ=代表分频器和鉴相器对噪声的贡献。而1010log c F 表示鉴相频率对输出噪声的影响，假设鉴相器在

单位时间内产生c F 个噪声电流脉冲，当c F 加倍后，单位时间内的噪声电流脉冲将有2c F 个，将引起信噪比恶化3dB 。

考虑参考源的相位噪声，在鉴相器输出端的相位噪声应为：

1101020log 10log dv floor ref H z c ref L L N L N F N =+=+++ (2-3)

系统输出端的带内噪声为()out dV L L A dB =+，()A dB 表示环路滤波器的增益。 影响VCO 相位噪声的因素有1/f 噪声(闪烁噪声)、FM 热噪声、闪烁相位噪声、谐振Q 值和热噪声等。为改善VCO 的相位噪声，需要尽量提高谐振器的无载Q 值，其中主要是提高电感元件的Q 值；同时选用低噪声和低c f 晶体管作为振荡器的放大管，

并尽量要避免电路进入饱和状态。

2.2杂散控制

杂散控制是设计频率合成器需要考虑的关键问题之一，杂散主要指存在于相位噪