实验四TTL集电极开路门和三态输出门测试_图文(精)

实验四 TTL 集电极开路门和三态输出门测试

一、实验目的

1 、掌握 TTL 集电极开路门 (OC 门的逻辑功能及应用。

2 、了解集电极负载电阻 RL 对集电极开路门的影响。

3 、掌握 TTL 三态输出门 (3S 门的逻辑功能及冈山。

二、实验原理

数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。对于普通的 TTL 电路 , 由于输出级采用了推拉式输出电路 , 无论输出是高电平还是低电平 , 输出阻抗都很低。因此 , 通常不允许将它们的输出端并接在一起使用 , 而集电极开路门和三态输出门是两种特殊的 TTL 门电路 , 它们允许把输出端直接并按在一起使用 , 也就是说 , 它们都具有 " 线与 " 的功能。

1 、 TTL 集电极开路门 (OC 门

本实验所用 OC 门型号为 2 输入四与非门 74LS03, 引脚排列见附录。工作时 , 输出端必须通过一只外接电阻 RL 和电源 Ec 相连接 , 以保证输出电平符合电路要求。

OC 门的应用主要有下述三个方面 :

(l 电路的 " 线与 " 特性方便的完成某些特定的逻辑功能。图4 · l 所示 , 将两个 OC 门输出端直接并接在一起 , 则它们的输出

F=FA·FB=A1A2·B1B2 =A1A2+B1B2

图 4-1 0C 与非门 " 线与 " 电路图 4-2 0C 与非门负载电阻 RL 的确定

即把两个 ( 或两个以上〉 OC 与非门 " 线与 " 可完成 " 与或非 " 的逻辑功能。

(2 实现多路信息采集 , 使两路以上的信息共用一个传输通道 ( 总线。

(3 实现逻辑电平转换 , 以推动荧光数码管、继电器、 MOS 器件等多种数字集成电路。

OC 门输出并联运用时负载电阻 RL 的选择 :

如图 43 所示 , 电路由 n 个 OC 与非门 " 线与 " 驱动有 m 个输入端的 N 个 TTL 与 1Hl, 为保证 OC 门输出电平符合逻辑要求 , 负载屯阻 RI 阻值的选抨范围为:

式中 :IOH 一一 -OC 门输出管截止时 ( 输出高电平 VOEf 〉的漏电流〈约为 50uA

ILM 一一一 OC 门输出低电平 VOL 时允许最大灌入负载电流 ( 约为 2OmA

ItH 一一 -负载门高电平输入电流 (<5011A

Itl, 一一负载门低电平输入电流 (<1.6mA

Ec 一 -RL 外接电源电压

n 一一 OC 门个数 N 一一负载门个数

M 一一接入电路的负载门输入端总个数

RL 值须小于 RLmax, 否则 VOEt 将下降 ,RL 值须大于 RLmiI1, 否则 VOL 将上升 , 又 RL

的大小会影响输出波形的边沿时间 , 在工作速度较高时 ,RL 应尽量选取接近 RIAin 。

2 、 TTL 三态输出门 (3S 门

TTL 三态输出门是一种特殊的门电路 , 它与普通的 TTL 门电路结构不同 , 它的输出端除了通常的高电平、低电平两种状态外 ( 这两种状态均为低阻状态〉 , 还有第三种输出状态一一高阻态 , 处于高阻态时 , 电路与负载之间相当于开路。二态输出门按逻辑功能及控制方式来分有各种不同类型 , 本实验所周二态川的型号是74LSiEJ 二态输山山总线缓冲击 , 图 4-3 是三态输出四总线缓冲器的逻辑符号 , 它有一个控制端( 又称为禁止端或使能端 E ,E=0 为正常工作状态 , 实现 Y=A 的逻辑功能 :E 21 为禁止状态 , 输出 Y 是高阻态。这种在控制端加低电平电路才能正常工作的方式称低电平使能。 74LSl25 的引脚排列见附录。

图 4-3(a 图 4-3(b

图4-3 三态四总线缓冲器逻辑符号

输入输出

/E A F

0 O

1 1

1 O 高阻

右表为 74LS125 的功能表

三态电路主要用途之一是实现总线传输 , 即用一个传输通道 ( 称总线〉 , 以选通方式传送多路信息。使用时 , 要求只有需要传输信息的三态控制端处于使能态 (E =0 〉其余各门皆处于禁止状态 (E =1 〉。由于三态门

输出电路结构与普通 TTL 电路相同 , 显然 , 若同时有两个或两个以上三态门的控制端处于使能态 , 将出现与普通π L 门 " 线与 " 运用时同样的问题 , 因而是绝对不允许的。

三、实验设备与器件

1 、数字逻辑电路实验板。

2 、数字逻辑电路实验板扩展板。

3 、双踪示波器 , 数字万用表。

4 、芯片74LSOO 、74LS03 、74LS04 、74LS10 、74LS125, 电阻 200 欧、 lOK 电位器。

5 、1Hz 的连续脉冲 , 单次脉冲。

四、实验内容及实验步骤

1.TTL 集电极开路与非门 74LS03 负载电阻 RL 的确定。

图 4-4 74LS03 负载电阻的确定

将数字逻辑电路实验板扩展板插在实验板相应位置 , 并固定好 , 找一个 14PIN 的插座插上芯片 74LS03, 并在 14PIN 插座的第 7 脚接上实验板的地 (GND, 第14 脚接上电源(VCC, 逻辑电平接拨位开关。芯片的管脚分配请参考附录或其它资料。

用两个集电极开路与非门 " 线与 " 使用驱动一个 TTL 非门 , 按图 4-4 连接实验电路。负载电阻由一个 200Q 电阻和一个 lOK 电位器串接而成 , 取

Ec=5V,Vott=3.5V,VOId =0.3Vo接通电源 , 用逻辑开关改变两个 OC 门的输入状

态 , 先使 OC 门 " 线与 " 输出高电平 , 调节 Rw 至使 Uoff=3.5V, 测得此时的RL 即为 RLmax' 再使电 ; 路输出低电平 VOL=0.3V, 测得此时的 RL 即为 RL Lmin

2. 集电极开路门的应用

用 OC 门实现 FzAB +CD +EF, 实验时输入变量允许用原变量和反变量 , 外接负

载电阻 RL 自取合适的值。具体的连线方法同实验内容 1 。

3. 三态输出门

(1测试 74LS125 三态输出门的逻辑功能 : 将数字逻辑电路实验板扩展板插在实验板相应位置 , 并固定好 , 找一个 14PIN 的插座插上芯片 74LS125, 并在 14PIN 插座的第 7 脚接上实验板的地 (GND, 第 14 脚接上电源 (VCC 〉 , 三态门输入端接逻辑开关 , 控制端接单次脉冲源 , 输出接发光二极管 ( 逻辑电平显示。逐个测试集成块中四个门的逻辑功能 , 记入表 4-1 中。

表 4-1 74LS125 三态输出门的逻辑功能

输入输出

E A

O O

1

1 O

1