集成电路后端设计简介讲义教材

(a) Vgs>VT, Vds=0V
(b) Vgs>VT, Vds<Vgs-VT
(c) Vgs>VT, Vds>Vgs-VT
MOS晶体管性能分析
1. 在电学上MOS管作为一种电压控制的开关器件。
2. 当导由栅 通 于-。 源源-当电 漏源压 电-压V漏gs和间等栅加于一-开衬电启底压电电V压压dsV以而T及时分，别Vg该产s =器生V件的T时开电，始场 水平和垂直分量的作用，沿着沟道就出现了导 电分。 量源 起-着漏使电电压子（沿即沟Vd道s＞向0漏）极所运产动生的的作电用场。水随平 着源-漏电压的增加，沿沟道电阻的压降会改变 沟道的形状
1. 从漏到源是两个背对背的二极管。它们之 间所能流过的电流就是二极管的反向漏电 流。
2. 如果把源漏和衬底接地，在栅上加一足够 高的正电压，从静电学的观点看，这一正 的栅电压将要排斥栅下的P型衬底中的可动 的空穴电荷而吸引电子。
3. 引起沟道区产生强表面反型的最小栅电压， 称为阈值电压VT。
MOS晶体管的基本工作原理
︱Vgs4︱
︱Ids︱
︱Vgs3︱
︱Vgs2︱
︱Vgs1︱
︱Vds︱
简单MOS管的工艺步骤
Al栅工艺 Si栅工艺（自对准）
Al栅工艺（以NMOS为例）
（1）一次氧化 （2）S、D区扩散、氧化 （3）光刻栅区 （4）栅氧化 （5）光刻引线孔 （6）蒸铝、反刻、合金化
Si栅工艺（以NMOS为例）
第二部分 CMOS原理
MOS晶体管的基本结构
1. MOS（金属-氧化物-半导体）场效应晶体管，简称为MOS 管（或器件），其核心结构是由导体、绝缘体与构成管 子衬底的掺杂半导体这三层材料叠在一起组成的。
2. 根据形成导电沟道的载流子的类型，MOS管被分为NMOS 和PMOS。MOS晶体管实际是由两个PN结和一个栅电容组 成的，包括Cgs、Cgd、 Cgb。
输入单元主要承担对内部电路的保护， 一般认为外部信号的驱动能力足够大，输 入单元不必具备再驱动功能。因此，输入 单元的结构主要是输入保护电路。
一般来讲输入电路是由压焊快(PAD)、 电阻R、两个二极管和反相器组成。
输入电路
（1）通过D1、D2两个二极管使得输入管信 号被钳制在GND-0.7v~VDD+0.7v之间。
MOS晶体管性能分析
一个MOS管的正常导电特性可分为以下几个区域： （1）“夹断”区：这时的电流是源－漏间的泄漏电
流； （2）“线性”区：弱反型区，这时漏极电流随栅压
线性增加； （3）“饱和”区：沟道强反型，漏极电流与漏极电
压无关。 当漏极电压太高时，会发生称为雪崩击穿或穿通
的非正常导电情况。在这两种情况中，栅极电已不 能对漏极电流进行控制。
CMOS反相器电路图
它由一个NMOS晶体管和PMOS晶体管配对构成，两个 器件的漏极相连作为输出，栅极相连作为输入。NMOS 晶体管的衬底与它的源极相连并接地，PMOS晶体管的衬 底与它的源极相连并接电源。
CMOS反相器器件物理结构剖面图
图中在N型硅衬底上专门制作一块P型区域， 用来制作NMOS管，在N型衬底上制作PMOS管。 为了防止源/漏区域衬底出现正偏置，通常N型衬 底要借电路中的最低电位，N阱应接电路中最高 的电位。为保证电位接触良好，必须形成欧姆接 触，在接触点采用重掺杂结构。
3. 在MOS结构中，栅极为控制电极，它控制着漏和源之间 沟道的电流。
4. 早期的栅极材料采用的就是良导体金属铝。 5. 当代先进的MOS工艺都采用多晶硅作为栅极导电材料。 6. 所谓的CMOS则表示这样一种工艺和电路，其中nMOS和
pMOS两种类型的MOS管制作在同一芯片上。
N型MOS管物理结构和电路符号
CMOS传输门
CMOS传输门工作原理： 在图中的CMOS传输门采用了P管和N管
对，控制信号和C分别控制P管和N管，使 两管同时关断和开通。由于PMOS管对输 入信号S高电平的传输性能好，而NMOS管 对输入信号S低电平的传输性能好，从而使 信号S可以获得全幅度的传送而没有电平损 失。
CMOS传输门
MOS晶体管性能分析
（5）在电子离开沟道后，电子注入到漏区耗尽层中，接着向 漏种区情加况速为。“沟饱道和夹”断状处态的。电这压时降沟不道变电，流保受持栅在极电Vgs压－控VT制，，这 几乎与漏极电压无关。
（6）影响源极流向漏极（对于给定的衬底电阻率）的漏极电 流Ids大小的因素有：
1、源、漏之间的距离； 2、沟道宽度； 3、开启电压VT； 4、栅绝缘氧化层的厚度； 5、栅绝缘层的介电常数； 6、载流子（电子或空穴）的迁移率μ。
与非门和或非门电路
二输入或非门电路图如下：
与非门和或非门电路
或非门工作原理： 对于或非门，由类似的分析可知，当INA和 INB同时为低电平时，分压的结果使得输出 为高电平，当INA和INB有一个为高电平或 两个都为高电平时，MOS管电阻分压的结 果是输出为低电平。只不过两个NMOS管 全导通时（并联关系）的等效下拉电阻是 单管导通电阻的一半。
集成电路后端 设计简介
第一部分 简单导言
集成电路的发展
集成电路（IC：Integrated Circuit）是指通过一系 列特定的加工工艺，将晶体管、二极管等有源器 件和电阻、电容、电感等无源器件，按照一定的 电路互连，“集成”在一块半导体晶片上，并封 装在一个外壳内，执行特定电路或系统功能的一 种器件。
MOS晶体管性能分析
描述NMOS器件在三个区域中性能的理想表达式为：
0
（a）截止区
Ids＝ Vgs－VT≤0
（b）线性区
0＜Vgs－VT＜ Vds （c）饱和区
MOS器件电压-电流特性
N型MOS管和P型MOS管工作在线性区和饱 和区时的电压-电流特性曲线：
线性区 ︱Vds︱=︱Vgs－Vt︱
饱和区
CMOS反向器的工作原理
如果分别定义n沟道和p沟道晶体管的阈值电压为 V00高导将..T77使n使通VV()如，P得，，沟0nn其故.沟道沟7电Vp器道道沟)流和件晶晶道流V的体体T晶过p栅管管体(P如源的截沟管–之栅止0道导.7间极；晶通V电电)但体，。压压因管所在接超为。V以近i过＝V若Vi于oV＝0=再T时PVn0时沟继D，＞D，道。续因VT它阈当增为p 开值V加(Vii电＜升始—Vi， 压V辑一i＝个状VV截态TDpD止，，,V。不甚o=因管V至此S是S低（，V于i0为在VV任）VDT。一Dp或值逻，为得辑最V指状后SS，出态导两的下致个是，它晶，只截体任有止管非一，必种此常有时逻小 的用来电说流，从CVMDDO流S向的V低SS功，耗所是以它耗最电重很要少的。优对点高。密度应
CMOS传输门版图：
驱动电路
任何一个逻辑门都有一定的驱动能力，当它所要 驱动的负载超过了它的能力，就将导致速度性能 的严重退化。设计者可根据负载大小以及脉冲边 沿的要求决定驱动级器件尺寸，如果驱动级尺寸 很大且和前级功能电路的驱动能力不相匹配，应 该在两者之间加一些缓冲级，以达到最佳匹配。
由于驱动电路的管子W/L较大，所以往往采用折 线栅和并联管子的方法以减少面积。下图就是驱 动电路常用的一个大宽长比的非门版图。
1. 根据阈值电压不同，常把MOS器件分成增强型 和耗尽型两种器件。对于N沟MOS器件而言，将 阈值电压VT＞0的器件称为增强型器件，阈值电 压VT＜0的器件，称为耗尽型器件。
2. PMOS器件和NMOS器件在结构上是一样的，只是 源漏衬底的材料类型和NMOS相反，工作电压的 极性也正好相反。
MOS晶体管性能分析
1965年，Intel公司创始人之一的Gorden E. Moore 博士在研究存贮器芯片上晶体管增长数的时间关 系时预测，芯片上晶体管数目每隔18个月翻一番 或每三年翻两番，这一关系被称为摩尔定律 (Moore's Law)
集成电路设计方法
全定制方法（Full-Custom Design Approach）
驱动电路
大宽长比非门版图：
IO单元、无源器件及互连线的设计
任何一种设计技术，版图结构都需要焊 盘输入/输出单元（I/O PAD）。承担输入、 输出信号接口的I/O单元就不再仅仅是焊盘 （Pad），而是具有一定功能的功能块。这 些功能块担负着对外的驱动，内外的隔离、 输入保护或其他接口功能。
输入电路
半定制方法（Semi-Custom Design Approach）
是一种库单元设计方法 各个单元具有同一高度(指版图尺寸)，但宽度不等。单元本身经过精心
设计，并完成了设计规则检查和电学性能验证 设计者将所需要的单元从标准单元库中调出来，并排列成行，行间留有
可调整的布线通道。再按设计电路的功能要求将各内部单元以及输入/ 输出单元连接起来，就得到所需的芯片版图
MOS晶体管性能分析
（3）当有效栅电压（Vgs－VT）比漏极电压大时，随着Vgs的 增加，沟道变得更深，这时沟道电流Ids既是栅极电压也 是漏极电压的函数，习惯上称这个区域为“线性”区， 或“电阻”区，或“非饱和”区。
（4）如果Vds大于Vgs－VT；即，当Vgd＜VT（Vgd为栅-漏电压） 时，沟道不再伸展到漏极，处于夹断状态。在这种情况 下，导电是由于正漏极电压作用下电子的漂移机理所引 起的。
适用于要求得到最高速度、最低功耗、最省面积和最高成品率的芯片设 计
完全是由用户设计师根据所选定的生产工艺按自己的要求独立地进行集 成电路产品设计，这样可以使所设计的电路具有尽可能高的工作速度、 尽可能小的芯片面积和满意的封装
针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速 度和功耗)以及最小的芯片面积。由于这种设计方法版图布局和布线都 要用人工布置得尽可能紧凑，所以设计过程要花费大量的人力物力和时 间。不仅开始设计时如此，检验和改正设计错误也是非常艰巨的工作
（1）一次氧化