哈工大数字逻辑大作业
哈工大2012数字电路大作业题目
数字电路大作业题目说明：以下题目任选一个，以小组形式合作完成，组内人数是2～3人，最佳组合为3人。
题目1：电子密码锁的设计[设计要求]（1）设计一个开锁密码至少为4位数字（或更多）的密码锁。
（2）当开锁按扭开关（可设置8位或更多，其中只有4位有效，其余位为虚设）的输入代码等于所设密码时启动开锁控制电路，并且用绿灯亮、红灯灭表示开锁状态。
（3）从第一个按扭触动后的5秒内若未能将锁打开，则电路自动复位并发出报警信号，同时用绿灯灭、红灯亮表示关锁状态。
（4）密码锁上带有数字时钟，当操作者开始按动按钮能进行倒计时显示。
注：附加功能根据本人能力自行添加（如：密码锁中的4位密码可以修改，等等）题目2：乒乓球比赛模拟机的设计乒乓球比赛模拟机用发光二极管（LED）模拟乒乓球运动轨迹，是由甲乙双方参赛，加上裁判的三人游戏（也可以不用裁判）。
[设计要求]（1）至少用8个LED排成直线，以中点为界，两边各代表参赛双方的位置，其中一个点亮的LED（乒乓球）依次从左到右，或从右到左移动，“球”的移动速度可以调节。
（2）当球（被点亮的那只LED）移动到某方的最后一位时，参赛者应该果断按下自己的按扭使“球”转向，即表示启动球拍击中，若行动迟缓或超前，表示未击中或违规，则对方得一分。
（3）设计甲乙双方自动记分电路，用数码管显示得分，每记满11分为一局。
（4）甲乙双方各设一个发光二极管表示拥有发球权，每得5分自动交换发球权，拥有发球权的一方发球才能有效。
（5）能显示发球次数。
注：附加功能根据本人能力自行添加（如：一方得分，电路自动提示3秒，此期间发球无效，等铃声停止后方可比赛等等）题目3：液体点滴速度监控装置的设计设计医用点滴速度自动控制装置。
假设已在漏斗处设置了一个由红外发射、接收对管构成的传感器，将点滴信号非电量转换成电脉冲信号。
[设计要求]（1）检测点滴速度，并与预定速度值比较，通过控制电机的转向使吊瓶作上升、下降、停止的动作（可以使用红绿黄指示灯表示），从而调整点滴速度，直到实测数据和预置数据相等时为止。
哈工大数字逻辑电路与系统实验报告
哈工大数字逻辑电路与系统实验报告引言本实验旨在通过对数字逻辑电路与系统的学习与实践，加深对数字逻辑电路原理和应用的理解，掌握数字逻辑电路实验的设计与调试方法。
本报告将详细介绍实验步骤、实验结果以及实验心得体会。
实验目的1.掌握基本的数字逻辑电路设计方法；2.熟悉数字逻辑电路的布线和调试方法；3.学会使用EDA软件进行数字逻辑电路的仿真和验证。
实验器材•FPGA开发板•EDA软件实验过程实验一：逻辑门的基本控制本实验采用FPGA开发板进行实验，以下是逻辑门的基本控制步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，依次放置与门、或门、非门和异或门，并连接输入输出引脚；4.面向测试向量实现逻辑门的控制和数据输入；5.运行仿真并进行调试。
实验二：数字逻辑电路实现本实验以4位全加器为例，进行数字逻辑电路的实现，以下是实验步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，放置输入引脚、逻辑门和输出引脚，并进行连接；4.根据全加器的真值表，设置输入信号，实现加法运算；5.运行仿真并进行调试。
实验三：数字逻辑电路的串联与并联本实验旨在通过对数字逻辑电路的串联与并联实现，加深对逻辑门的理解与应用。
以下是实验步骤：1.打开EDA软件，新建工程；2.选择FPGA开发板型号，并进行相应配置；3.在原理图设计界面上，放置多个逻辑门，并设置输入输出引脚；4.进行逻辑门的串联与并联连接；5.根据逻辑门的真值表，设置输入信号，进行运算；6.运行仿真并进行调试。
实验结果经过实验测试，实验结果如下：1.实验一：逻辑门的基本控制–与门的功能得到实现；–或门的功能得到实现；–非门的功能得到实现；–异或门的功能得到实现。
2.实验二：数字逻辑电路实现–4位全加器的功能得到实现；–正确进行了加法运算。
3.实验三：数字逻辑电路的串联与并联–逻辑门的串联与并联功能得到实现；–通过逻辑门的串联与并联，实现了复杂的逻辑运算。
数字逻辑第一次大作业
数字逻辑第一次大作业一．“七段数码管字形发生器”真值表（支持共阴极，1亮0灭）输入变量输出变量数码管显示A B C D a b c d e f g0000 1111110 0000 1 0110000 10010 110110 1 2001 1 111100 1 30100 011001 1 4010 1 101101 1 50110 101111 1 6011 1 1110000 71000 111111 1 8100 1 111101 1 91010 111011 1 A101 1 001111 1 B1100 1001110 C110 1 011110 1 D1110 100111 1 E111 1 100011 1 F二．卡诺图化简：A B C D a 0000 1000 1 0 0010 1001 1 1 0100 0010 1 1 0110 1011 1 1 1000 1100 1 1 1010 1101 1 0 1100 1110 1 0 1110 1ABCD00 01 11 1000 1 0 1 101 0 1 0 111 1 1 1 010 1 1 1 1Fa=B̅D̅+A̅BD+A B̅C̅+A̅C+BC+A D̅111 1 1 A B C D b0000 1 000 1 1 0010 1 001 1 1 0100 1 010 1 0 0110 0 011 1 1 1000 1 100 1 1 1010 1 101 1 0 1100 0 110 1 1 1110 0 111 1 0A B C D c 0000 1 000 1 1 0010 0 001 1 1 0100 1 010 1 1 0110 1 011 1 1 1000 1 100 1 1 1010 1 101 1 1 1100 0 110 1 1 1110 0 111 1 0ABCD00 01 11 1000 1 1 0 101 1 0 1 111 1 1 0 010 1 0 0 1Fb=B̅D̅+B̅C̅+A̅C̅D̅+A̅CD+A C̅DABCD00 01 11 1000 1 1 0 101 1 1 1 111 1 1 0 110 0 1 0 1Fc=A̅C̅+A̅D+A̅B+A B̅+C̅DA B C D f 0000 1 000 1 0 0010 0 001 1 0 0100 1 010 1 1 0110 1 011 1 0 1000 1 100 1 1 1010 1 101 1 1 1100 1 110 1 0 1110 1 111 1 1A B C Dg 0000 0 000 1 0 0010 1 001 1 1 0100 1 010 1 1 0110 1 011 1 0 1000 1 100 1 1 1010 1 101 1 1 1100 0 110 1 1 1110 1 111 1 1三．在Quartus 中，建工程，采用原理图设计方法，画整体电路图，AB CD 00 01 11 10 00 1 1 1 1 01 0 1 0 1 11 0 0 1 1 10111F=AC+A B̅+B D ̅+C ̅D ̅+A ̅B C ̅ AB CD 00 01 11 10 00 0 1 0 1 01 0 1 1 1 11 1 0 1 1 101111Fg=A B̅+C D ̅+AD+B ̅C+A ̅B C ̅设定I/O，编译纠错第一次编译出错，Input与Output中部分名称重复，改Input中“A”为“In-A”，B、C、D同理。
哈工大电大数字电子技术基础大作业
哈工大电大数字电子技术基础大作业
H a r b i n I n s t i t u t e o f T e c h n o l o g y
数字电子技术基础大作业
课程名称：数字电子技术基础
设计题目：血型与状态机
院系：
班级：
设计者：
学号：
哈尔滨工业大学
血型逻辑电路设计
一实验目的
1.掌握采用可编程逻辑器件实现数字电路与系统
的方法。
2.掌握采用Xilinx_ISE软件开发可编程逻辑器件
的过程。
3.学会设计血型能否输血的数字电路。
4.掌握Verilog HDL描述数字逻辑电路与系统的方
法。
二设计要求
1.采用BASYS2开发板开关，LED，数码管等制作验
证能否输血的电路。
2.采用Xilinx_ISE软件进行编程、仿真与下载设
计到BASYS2开发板。
三电路图
1.电路模块图（简化）
应用：
2.内部电路组成（简化）。
哈工大数字逻辑第6单元
Hazards in Combinational Logic
Gate Delays
Static hazard
Judge static hazards using Algebraic Method Judge static hazards using K. maps Eliminate static hazards
Gate Delays Static hazard
Judge static hazards using Algebraic Method
Judge static hazards using K. maps Eliminate static hazards
Hazards in Combinational Logic
Find neighboring cells between 1-sets ( or 0-sets) in map.
F1 = A'C + B C '
When A = 0, B = 1 : F1 = C + C '
F 2 = A'+C B + C'
When A = 1, B = 0 : F 2 = C C '
——Combinational Circuit Design
张彦航
School of Computer Science Zhangyanhang@
Unit 6 Combinational Circuit Design
Design of Circuits with Limited Gate Fan-In Hazards in Combinational Logic
哈工大数字电路大作业
班级：学号：姓名：一、利用Verilog HDL设计一个电路，对输入的一串二进制数，用于检测序列中连续3个或者3个以上的1，状态转换图如图所示。
状态转换表如图所示由题目要求可知，选择Moore型状态机实现功能。
通过quartusII 仿真验证功能。
源程序如下：module zuoye_1(clk,din,op);input clk,din;output op;reg[1:0]current_state,next_state;reg op;parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;always@(posedge clk)begincurrent_state <= next_state;endalways@(current_state or din)begincase(current_state)S0: beginop=0;if(din==0)next_state=S0;elsenext_state=S1;endS1: beginop=0;if(din==0)next_state=S0;elsenext_state=S2;endS2: beginop=0;if(din==0)next_state=S0;elsenext_state=S3;endS3: beginop=1;if(din==0)next_state=S0;elsenext_state=S3;enddefault:beginop=0;next_state=S0;endendcaseendendmodule编写激励文件如下：预置输入为：1001101110111101111100001101110`timescale 1 ns/ 1 psmodule cj_1_vlg_tst();reg clk;reg din;wire op;cj_1 i1 (.clk(clk),.din(din),.op(op));initialbeginclk=0;din=1; 1001101110111101111100001101110 #1 din=0;#2 din=1;#2 din=0;#1 din=1;#3 din=0;#1 din=1;#4 din=0;#1 din=1;#5 din=0;#1 din=0;#1 din=0;#2 din=1;#2 din=0;#1 din=1;#3 din=0;#1 $stop();$display("Running testbench");endalwaysbegin#(0.5) clk=~clk;endendmodule以下为仿真逻辑原理图：RTL VIEWERTechnology map viewer（mapping）Technology map viewer（fitting）以下为仿真波形图：。
哈工大数字逻辑与数字电子试题
2003春季学期数字电子期末试题（远程）教学站 班级 姓名一、 按要求回答下列问题： 1. 用代数法化简(1) )()(1C B A C B A C B A P ++⋅++⋅++=(2) P 2=AB +C B C A +2. 对逻辑运算判断下述说法是否正确，正确者在其后（ ）内打对号，反之打×。
（1） 若X+Y=X+Z ，则Y=Z ；( ) （2） 若XY=XZ ，则Y=Z ；( )（3） 若X ⊕Y=X ⊕Z ，则Y=Z ；( )3. 函数式F=C B A ⊕⊕写成最小项之和的形式，结果应为m ∑( )。
4. 用卡诺图化简:D C A C B A D C D C A ABD ABC F +++++=5填空：（1） 由TTL 门组成的电路如图1所示，已知它们的输入短路电流为I is ＝1.6mA ，高电平输入漏电流I iH ＝40μA 。
试问：当A=B=1时，G 1的（拉，灌） 电流为 mA ；A=0时，G 1的（拉，灌） 电流为 mA 。
3G AB图1（2） TTL 门电路输入端悬空时，应视为 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 （3.5V ，0V ，1.4V ）。
（3） 集电极开路门（OC 门）在使用时须在 之间接一电阻（输出与地，输出与输入，输出与电源）。
（4）8位D/A 转换器当输入数字量只有最高位为高电平时输出电压为5V ,若只有最低位为高电平，则输出电压为 。
（5）就逐次逼近型和双积分型两种A/D 转换器而言， 抗干扰能力强； 转换速度快。
（6）半导体存储器按功能分有 和 两种。
（7）某EPROM 有8数据线，13位地址线，则其存储容量为 。
6. 由TTL 门组成的电路如图2所示，G 1和G 2为三态门，分别写出R=100Ω和R ＝100k Ω时输出Y 的表达式。
XG 1图2二、图3是由八选一数据选择器构成的电路，试写出当G 1G 0为各种不同的取值时的输出Y 的表达式。
数字逻辑设计习题参考答案 (第2章)
数字逻辑设计习题册班级：学号：姓名：哈尔滨工业大学（威海）计算机科学与技术学院体系结构教研室第2章 逻辑代数基础2—1 填空1．摩根定理表示为：=⋅B A ＿B A +＿＿；=+B A ＿B A ⋅＿＿。
2. 函数表达式D C AB Y ++=，则其对偶式为='Y ＿D C B A ⋅⋅+)(＿＿＿＿＿＿＿。
3．根据反演规则，若C D C B A Y +++=，则=Y C D C B A ⋅++)(。
4．函数式CD BC AB F ++=写成最小项之和的形式结果为()15,14,113,12,11,7,6,3∑m ，写成最大项之积的形式结果为)10,9,8,5,4,2,1,0(∏M。
5. （33.33）10 =（100001.0101 ）2 =（ 41.2 ）8 =（ 21.5 ）162—2 证明1．证明公式()()A BC A B A C +=++成立。
2．证明此公式B A B A A +=+成立。
3．证明此公式)()()()()(C A B A C B C A B A +⋅+=+⋅+⋅+成立。
左边 (由分配律得)右边BCA BCB C A BC BA AC AA C A B A +=+++=+++=++)1())((BA A AB B B A B A B A AB AB B A B A AB BA B B A +=+++=+++=++=++=)()()(ACBC A B C A AC B C A C B B A ++=+⋅+=+⋅+⋅+=)()()()()(ACBC A B BC A B AC A A ++=+++=4. 证明此公式1))(((=+++⋅++C B D B A C B D C C B A 成立。
左边5.证明此公式D C D C B A D AC D C B D C A ⊕=+++⊕)(成立。
左边2—3 用代数法化简下列各式 1．B A BC A F +=1 2．D C A ABD CD B A F ++=2F 1 F 23．CD D AC ABC C A F +++=3 F 34．)()(4C B A C B A C B A F ++⋅++⋅++=F 41))((0))((=+++=+++⋅=C B D B A C B C B D B A C B D C C B A DC DC BD C D C D C A D C B D C A D AC D C A D C B D C A D AC A B D C D C A D AC B A B D C D C A ⊕=++=⊕++⊕=+++⊕=+++⊕=+++⊕=)()()()()()()(1=++++=B A C B A ADC B C B AD C B C B AD =+=++=)()(CDA CDC B C A CD AC AB C A D A C B C A D D A C BC C A +=+++=+++=+++=+++=)()()()()(CB AC B C B A A C A C B A C A C B A +=++=++=+++=)()(x y x y x =+⋅+)()(5．C DE C BE CD B B A AC F ++++=5F 56．C B A AD C B A CD AB F ++++=6F 67．D BC A BD A BD CD B B A C A F +++++=7F 78. D D C C A B A F +++=8F 8 1=++++=D D C C A B A9. D AC D C A D C B D C D C A F ++++=)(9F 9CE B AC CE D B B AC C E D B AC B AC C E D B C A B AC C E D B D B C B B A AC C E D B D C B B A AC ++=+++=+++=++++=++++=+++++=)()()(DC B A AD B C AB AD D C B C AB AD A A C B D C AB +++=++++=++++=+++++=)()(1)()()()()(=++++=+++++=+++++=+++++=+++++=+++++=A CD B BD A C A A CD B BD B B A C A A CD B B A D A B C A A CD B B A BD D B A C A A BD CD B B A D B C A BD A BD CD B B A D BC C A DC D C D C B D C D C D C D C A D C B D C D C A +=++=++++=)()(10.D B AB C D B AB F +++++=10(y x y x x +=+)2—4用卡诺图化简下列各式1．C B A AB C B F ++=1 2．C B BC B A F ++=2F 1ABC += F 2B A +=3．C B C B C A C A F +++=3F 3C B B A C A ++=4．D C A C B AD C D C A ABD ABC F +++++=4D A F +=4111111111111AB CD0001111000011110D B AB C DB ABCD B AB ++=++⋅⋅=5．D B A AC C B A F ++=5 6．C B A AD C B A D C AB F ++++=6AC D B B A F ++=5 A C B DC F ++=6 7．D BC A BD A CD B B A C A F +F 7=18．D B D B C A C A F +++=8D)⊙(B C)⊙(8⋅=+++=A D C B A ABCD D C B A D C B A F11111111AB CD 00011110000111109．D C B A D AC D C B D C A F +++⊕=)(9D C D C F +=9 10. ))((10C AB B A F ++=C B C A F +=1011. C B AC D C A B A F +++=11AC C B B A F ++=1112．∑=mC B A P )7,6,5,2,1,0(),,(1AC C B B A P ++=2 13．=D C B A P )14,11,10,9,8,7,6,4,3,2,1,0(),,,(2D C C A D A B P +++=2 14．∑=mD C B A P )15,14,13,12,10,9,8,6,4,1,0(),,,(3D A D B C B AB D C P ++++=315. ∑=m D C B A P )15,14,13,11,9,7,6,5,3,1(),,,(4F 15=D+BC2—5 用卡诺图化简下列带有约束条件的逻辑函数 1．∑∑+=d mD C B A P )15,14,13,2,1,0()12,11,9,8,6,3(),,,(1CD A D B C A P ++=1 2．∑∑+=d mD C B A P )15,14,13,10,9,8()12,11,6,5,4,3,2,0(),,,(2C B C BD P ++=23．D C B A D C B A D C A P ++++=3， 约束：0=+AC ABD C B D C A D C A P ++=34．CD B A CD B A P +=4， 约束：A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1。
哈工大 数字逻辑电路与系统实验报告
Harbin Institute of Technology数字逻辑电路与系统课程名称：数字逻辑电路与系统院系：电子与信息工程学院班级：姓名：学号：教师：吴芝路哈尔滨工业大学2014年12月实验二时序逻辑电路的设计与仿真3.2 同步计数器实验3.2.1 实验目的1. 练习使用计数器设计简单的时序电路2. 熟悉用MAXPLUS II 仿真时序电路的方法3.2.2 实验预习要求1. 预习教材《6-3 计数器》2. 了解本次实验的目的、电路设计要求3.2.3 实验原理计数器是最基本、最常用的时序逻辑电路之一，有很多品种。
按计数后的输出数码来分，有二进制及BCD 码等区别；按计数操作是否有公共外时钟控制来分，可分为异步及同步两类；此外，还有计数器的初始状态可否预置，计数长度（模）可否改变，以及可否双向等区别。
本实验用集成同步4 位二进制加法计数器74LS161 设计N 分频电路，使输出信号CPO 的频率为输入时钟信号CP 频率的1/N，其中N=(学号后两位mod 8)+8。
下表为74LS161 的功能表。
3.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP3_2.gdf。
2. 按照实验要求设计电路，将电路原理图填入下表。
3. 新建一个波形仿真文件，命名为EXP3_2.scf，加入时钟输入信号CP 及输出信号CPO，并点击MAXPLUS II 左侧工具条上的时钟按钮，将CP 的波形设置为周期性方波。
4. 运行仿真器得到输出信号CPO 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。
3.3 时序电路分析实验3.3.1 实验目的练习用MAXPLUS II 进行时序逻辑电路的分析。
3.3.2 实验预习要求1. 预习教材《6-3-1 异步二进制计数器》2. 了解本次实验的目的、电路分析要求3.3.3 实验原理分析如下时序电路的功能，并判断给出的波形图是否正确。
3.3.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP3_3.gdf。
哈工大数据结构_大作业1_多项式加法
i++; pb = pb->expnxt; } else { sum.coef = pa->data.coef+pb->data.coef; sum.expn = pa->data.expn; if((sum.coef) != 0) {
一元多项式算法伪代码如下： 1. 工作指针 p、q 初始化； 2. while（p 存在且 q 存在）执行下列三种情形之一
2.1 如果 p->exp<q->exp，则指针 p 后移; 2.2 如果 p->exp>q->exp，则
2.2.1 将结点 q 插入到结点 p 之前； 2.2.2 指针 q 指向原指结点的下一个结点； 2.3 如果 p->exp=q->exp，则
在用线性链表来存储一个多项式时，多项式中的每个非零项系数对应一个结点，结点由
数据元素项和指针组成。数据元素项中包含系数和指数值， 设计中先定义定义数据元素中的数据，其中有指数、系数级指针 next 等。并要先构造一
元多项式。在定义输出、删除、合并等模块。 假设指针 qa 和 qb 分别指向多项式 A 和 B 中当前进行操作的某个结点，比较这个结点的
多项式加法报告书
一、作业题目：
多项式加法
二、作业目的：
学会用线性链表表示多项式并实现排序
三、作业要求：
将两个一元高次多项式 A、B 从外部无序输入，处理成降序排列，最后相加得到一降序 多项式，再输出。
哈工大数电2000-2021打印
哈工大数电2000-2021打印哈尔滨工业大学硕士研究生入学考试试题二OOO 年数字逻辑电路试题一、回答下列各题（每小题5分，共25分） 1 写出图1所示电路的逻辑表达式。
A B Rc Rb 图1+Ec T �� FCP D1 Q1 D2 Q2 D3 Q3 D4 Q4 C D 图22 移位寄存器型计数器如图2所示，若起始状态为Q1Q2Q3Q4=0001，请写出从Q4输出一个周期的m序列。
3 画出下图电路在CP和D的作用下，Q1、Q2的输出波形，初态为00。
Sd Rd Sd Rd二、由8选1数据选择器CT4151构成的电路如下图所示，请写出该电路输出函数Y的逻辑表达式，以最小项之和(Σm(┅，┅， ))形式表示。
如果要实现逻辑函数Y=Σm(1，2，5，7，8，10，14，15)，则图中接线应怎样改动？(10分)三、某大厅有一盏灯和分布在不同位置的四个开关（A、B、C、D）。
试利用四选一数据选择器为大厅设计一个电灯开关控制逻辑电路，使得人们可以在大厅的任何一个位置控制灯的亮或灭。
例如：可以用A开关打开，然后用B（或C、D、A）开关熄灭。
（15分）CP四、脉冲分配电路一般由计数器和译F1码电路组成，试用D触发器和与F2 非门设计如图所示波形的脉冲分F3F4配器电路。
（15分） F5 五、试用JK触发器和门电路设计一自动售饮料机的时序控制电路。
其投币口每次只能投入一枚5角或1元的硬币，投入1.5元硬币后，自动售货机给出一瓶饮料。
如投入两元硬币，则在给出一瓶饮料的同时，退出一枚5角硬币。
（20分）要求：1 状态设置合理，状态图标注清楚； 2 画出逻辑电路图；3 检验自启动。
39哈尔滨工业大学硕士研究生入学考试试题二OO一年数字逻辑电路试题一、解答下列各题（每小题5分，共25分）1. 将D触发器转换成JK触发器，画出逻辑电路图。
2. 试画出111序列检测器的状态图，当连续输入三个1时输出为1，否则输出为0。
哈工大数字逻辑第4单元
given function may have two different minimum sum-ofproducts forms, each with the same number of terms and the same number of literals.
Minimum Forms of Switching Functions
2. A minimum products-of-sum expression
(a) has a minimum number of factors ( gates )
(b) has a minimum number of literals (gate inputs).
Unlike the maxterm expansion for a function,
How to fill K. maps?
Truth Table
① Given truth table
② Given sum-of-products ③ Given product-of-sums
AB C 00 0 00 1 01 0 011 100 101 110 111
F 0√ 0√ 0√ 1 √ 0√ 1 √ 1 √ 1 √
—— Karnaugh Maps
张彦航
School of Computer Science Zhangyanhang@
Unit 4 Karnaugh Maps
Minimum Forms of Switching Functions
Multi-Variable K. Maps Fill Karnaugh maps K. maps Method of Simplification
哈工大数字逻辑电路与系统实验报告
哈工大数字逻辑电路与系统实验报告Harbin Institute of Technology Harbin Institute of Technology数字逻辑电路与系统课程名称, 数字逻辑电路与系统院系, 电子与信息工程学院班级,哈尔滨工业大学2014年11月实验一组合逻辑电路的设计与仿真 2.1 实验要求本实验练习在 Maxplus II 环境下组合逻辑电路的设计与仿真，共包括5 个子实验，要求如下:节序实验内容要求2.2 三人表决电路实验必做2.3 译码器实验必做2.4 数据选择器实验必做2.5 ‘101’序列检测电路实验必做2.6 ‘1’的个数计算电路实验选做2.2 三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II 原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材《第四章组合逻辑电路》2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为:三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。
输入:A、B、C，为’1’时表示同意，为’0’时表示不同意;输出:F，为’0’时表示提案通过，为’1’时表示提案不通过;电路的真值表如下:要求使用基本的与门、或门、非门在MAXPLUS II 环境下完成电路的设计与波形仿真。
2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_2.gdf。
2. 按照实验要求设计电路，将电路原理图填入下表。
三人表决电路原理图3. 新建一个波形仿真文件，命名为EXP2_2.scf，加入所有输入输出信号，并绘制输入信号A、B、C 的波形(真值表中的每种输入情况均需出现)。
4. 运行仿真器得到输出信号F 的波形，将完整的仿真波形图(包括全部输入输出信号)附于下表。
三人表决电路仿真波形图2.3 译码器实验2.3.1 实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。
哈工大数电习题册答案
9、对逻辑运算判断下述说法是否正确，正确者在其后（ ）内打对号，反之打×。 （1） 若 X+Y=X+Z，则 Y=Z；( × ) （2） 若 XY=XZ，则 Y=Z；( × ) （3） 若 X Y=X Z，则 Y=Z；(√ ) 【3-2】用代数法化简下列各式 (1) F1 = ABC AB 1 (2) F2 = ABCD ABD ACD AD
【4-7】已知 TTL 逻辑门 UoH=3V，UoL=0.3V，阈值电平 UT=1.4V，试求图 4.9 电路中各电压 表的读数。 解： 电压表读数 V1=1.4V，V2=1.4V，V3=0.3V，V4=3V，V5=0.3V。
3.6 V
0. 3 V 3. 6 V
1.4V
V1
V2 1.4V
V3
0.3V
A B C F
A B C
(a) 图 4.7 (b)
解： 当 C 1 时， F AB ； 当 C 0 时， F A B A B 。 于是，逻辑表达式 F ABC ( A B )C F 的波形见解图所示。
A B C F
【4-6】图 4.8 所示电路中 G1 为 TTL 三态门，G2 为 TTL 与非门，万用表的内阻 20kΩ/V， 量程 5V。当 C=1 或 C=0 以及 S 通或断等不同情况下，UO1 和 UO2 的电位各是多少？请填入 表中，如果 G2 的悬空的输入端改接至 0.3V，上述结果将有何变化？
A B C F
【4-9】由 CMOS 传输门和反相器构成的电路如图 4.11(a)所示，试画出在图(b)波形作用下的 输出 UO 的波形（UI1=10V UI2=5V）
C
U I1 Uo 10V O UO
TG
数字逻辑设计_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年
数字逻辑设计_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年1.十进制数28，将它表示为余3码是（）答案:010110112.利用公式化简法将逻辑函数表达式AC’+ABC+ACD’+CD，化简为最简与或式的结果是（）。
答案:A+CD3.利用卡诺图求逻辑函数 F(ABCD)=（A+C')(A+B)(A'+C)(B+D')(B+C')的最简或与式(和之积)为（）。
答案:F = B(A'+C)(A+C')4.设计可以实现函数F(A, B, C, D) = Σm(5, 10, 11, 12, 13)的最简三级与非门电路。
下面给出的设计正确的是（）。
答案:5.设计一个3变量排队电路，要求：三个输入信号A,B,C单独输入时，分别输出、、；当多个输入信号同时输入时，任一时刻只能输出优先级最高的一个信号，优先级顺序依次是A，B,C。
下面电路设计过程中有错误的是（）。
答案:设计完成的逻辑图为：6.逻辑函数F = (A + C)(A′+ D′)(B′+ C′+ D)，在输入变量为特定取值时，共有（）处相邻的卡诺圈会产生险象。
答案:共有4处，如下图7.如图所示，当AB的值为（）时，当输入变量C发生变化时，可能产生错误的“0”。
答案:118.下图是由8选1数据选择器构成的电路，当取值为01时，输出端Y的表达式为（）。
答案:Y = A⊕B9.将下图中的JK触发器转换为D触发器，则红色方框中应添加的逻辑门是（）。
答案:非门10.电路如下图所示，设触发器的初态为“0”，边沿触发。
给定触发器的输入波形，下面给出的结论正确的是（）。
答案:输出端波形：11.利用隐含表找出下面表中所有的等价状态（）。
答案:a ≡ c,b ≡ d, b ≡ e, d ≡ e12.根据给出的状态表，隐含表填写正确的是（）。
答案:13.某同步时序电路的状态图如下图所示，要求使用T触发器设计实现，假设电路的初始状态为Q3Q2Q1=100。
哈工大数字电路大作业2
哈工大数字电路大作业2数电大作业（二）1120410104 周胜阳一、题目要求题目：利用Verilog HDL设计一个逻辑控制电路，用于对某备进行模式切换控制，设备模式共三种，控制方式为：a) 直通模式：高电平为直通有效，接地为直通无效；b) 跳频模式：接地为跳频模式有效，高电平跳频无效；c) 调谐模式：接地为调谐模式有效，高电平调谐无效。
设备的同一时刻只有且必须有一个模式有效，其他两个无效。
为防止同时多个模式有效，模式切换之间应有较小的延时，利用按键作为三种模式切换输入（按键最好有消除抖动的措施）二、设计思路1、整体思路：本题可以视为一个Moore型状态机。
通过op的位数控制直通、调谐、调频模式的转换。
当选择直通模式时，op 为100；选择调频模式时，op为001；选择调谐模式时，op 为010。
2、按键消抖：在检测出键闭合后执行一个延时程序，5ms～10ms的延时，让前沿抖动消失后再一次检测键的状态，如果仍保持闭合状态电平，则确认为真正有键按下。
当检测到按键释放后，也要给5ms～10ms的延时，待后沿抖动消失后才能转入该键的处理程序。
本题中，我们将延时设为3个时钟周期三、程序设计1.代码：module zsy2(clk,anjian,out);input clk,anjian;output [2:0] out;reg [2:0] out;reg [2:0] mode1=3'b111,mode0=3'b111;wire anjian_done; //按键触发parameter D=3'b010，Z=3'b100,T=3'b001,; //定义了三个模式Z为直通，T为跳频，D为调谐reg shake1,shake2,shake3; //定义消抖用的三个变量always@(posedge clk) //上升沿触发beginshake1<=anjian;shake2<=shake1;shake3<=shake2;mode1=mode0; //这个模块用于消抖，程序来源于百度out=mode1;endassign anjian_done = (shake1 | shake2 | shake3);always@(anjian_done)begin //下面的部分就是一个状态机，和作业1一样。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
汽车尾灯控制器
信安一班
1150320101-孙晨1150810613-李秋豪1152210121-路祥鹏
（按笔画顺序排列）
注：任何人可以自由的复制、修改、分发本文。
但是如果您的版本中含有附录的参考图片：1.在用于非商业、非盈利、非广告性目的时需注明作者及出处“百度百科”。
2.在用于商业、盈利、广告性目的时需征得作者同意，并注明作者姓名、授权范围及出处“百度百科”。
GMT+8 2016-12-07 20:20
一、目录
设计要求------------------------------------------------------------- 3 工作原理，系统方框图----------------------------------------------- 3 各部分选定方案及说明----------------------------------------------- 5 总体设计图与仿真结果----------------------------------------------- 9 设计心得与总结------------------------------------------------------ 17 参考文献------------------------------------------------------------- 17 附录：总体器件表及其功能表、管脚分布----------------------------- 18
二、设计要求
设计一个汽车尾灯控制器。
汽车尾部左右两侧各有3个指示灯。
根据汽车运行情况，指示灯有4+2种显示模式：
（1）汽车正向行驶，所有指示灯全部熄灭。
（2）汽车右转弯，右侧的三个指示灯按右循环模式顺序点亮。
（3）汽车左转弯，左侧的三个指示灯按左循环模式顺序点亮。
（4）临时刹车，左右两侧的指示灯同时处于闪烁状态。
（5）倒车状态，右侧的三个指示灯按右循环模式顺序点亮，同时左侧的三个指示灯按左循环模式顺序点亮。
（6）故障状态，所有灯全亮且不闪烁。
三、工作原理，系统方框图
大致原理：(详细介绍见第四部分)
该器件有六种状态，所以应该使用三个开关状态L1、L2、L3来表达。
对于正常行驶状态，灯全灭，即对所有的灯给低电平。
对于汽车右转弯，右侧的三个指示灯按右循环模式顺序点亮，可以采取三进制计数器（十进制改造）+三八译码器来实现，其中三进制计数器的输出作为译码器的输入，译码器的输出决定三个右侧灯的亮暗。
对于汽车左转弯，原理同汽车右转弯的实现方法。
对于临时刹车，可以使用CP信号直接决定六个灯的亮暗，达到闪烁的目的。
对于故障状态，对所有的灯置高电平。
通过与门、与非门等门将上述芯片、导线连接，实现功能。
状态表：
电路真值表：
方框图：
四、各部分选定方案及电路组成、相关器件说明
译码器1：三个开关控制端作为译码器1（低有效）的输入，000控制正在行驶状态，001控制右转弯状态，010控制左转弯状态，011控制刹车状态，100控制倒车状态，101、110、111控制故障状态。
计数器：时钟端CP作为计数器的输入，触发计数器产生00->01->10状态循环，然后将这两个输出接到译码器2和译码器3的B、A输入端。
译码器2、3：译码器2（低有效）和译码器3（低有效）的输入端C接地，B、A 接计数器的两个输出端；使能端G（高使能）都由译码器1的输出端控制。
两个译码器的输出端都仅有Y0、Y1、Y2连入电路，且经过一些连线后分别接到3、2、1和4、5、6号灯上。
最后输出电平到信号灯时，经过三输入与非门，三路输入分别是：
1）、1输入接在译码器2或3的输出端Y0或Y1或Y2上，由译码器2、3的输出控制；
2）、2输入：译码器1的Y5、Y6、Y7相与，仅有其中一个被选中为低电平时，此输入才为低电平；其他情况，此输入一直为高电平，可以不考虑。
3）、3输入：时钟端CP、开关控制端i3的非、i2、i1相与非，仅有开关控制端为011时，当CP端为高电平时，此输入为低电平，当CP端为低电平时，此输入为高电平，即仅有开关控制端为011时，此输入根据时钟端CP在高、低电平之间变化。
其他情况，此输入一直为高电平，可以不考虑。
6种状态的具体实现：
1）、正在行驶：三个输入端为000，经过译码器1选中Y0（仅有Y0为低电平），Y0接在译码器2和译码器3的使能端G（高使能）上，所以两个译码器不使能，输出端都是高电平，经过三输入与非门后，输出端都是低电平，6个指示灯全灭。
2）、右转弯：三个输入端为001，经过译码器1选中Y1（仅有Y1为低电平），Y1接在译码器2的使能端E（高使能）上，所以译码器2不使能，译码器2输出端都是高电平，经过三输入与非门后，译码器2输出端都是低电平，1、2、3号指示灯全灭；而译码器3正常工作，输出端为011->101->110循环，经过三输入与非门后，输出端为100->010->001循环，实现4、5、6号指示灯按右循环顺序点亮。
3）、左转弯：三个输入端为010，经过译码器1选中Y2（仅有Y2为低电平），Y2接在译码器3的使能端G（高使能）上，所以译码器3不使能，译码器3输出端都是高电平，经过三输入与非门后，译码器3输出端都是低电平，4、5、6号指示灯全灭；而译码器2正常工作，输出端为011->101->110循环，经过三输入与非门后，输出端为100->010->001循环，实现3、2、1号指示灯按右循环顺序点亮，即1、2、3号指示灯按左循环顺序点亮。
4）、刹车状态：三个输入端为011，经过译码器1选中Y3（仅有Y3为低电平），Y3接在译码器2和译码器3的使能端G（高使能）上，所以两个译码器不使能，输出端都是高电平，而此时三输入与非门输入端3为高、低电平互换，所以输出也是高、低电平互换，即实现6个指示灯闪烁。
5）、倒车状态：三个输入端为100，经过译码器1选中Y4（仅有Y4为低电平），Y4与译码器2和译码器3之间没有接线，所以两个译码器都工作，经过三输入与非门后输出端即实现1、2、3号指示灯按左循环顺序点亮，又实现4、5、6号指示灯按右循环顺序点亮。
6）、故障状态：三个输入端为101、110、111，经过译码器1选中Y5、Y6、Y7（Y5或Y6或Y7为低电平），所以三输入与非门输入端2为低电平，输出端即为高电平，实现6个指示灯全亮。
五、总体设计图与仿真结果
注：从上至下为LED3、LED2、LED1，有的图中写反了
000（前进）：
001（右转）：
010（左转）：
011（刹车）：
100（倒车）：
101、110、111（故障）：
六、设计心得与总结
孙晨：学习了一学期的数字逻辑基础，我发现这门课程相对于理论来说更加注重的是实际操作。
经过了几次的上机实验和一次有关八段数码管的设计考试，我发现这门课程的很多乐趣。
我们通过设计汽车尾灯充分的利用了自己所学习过的知识，并结合生活实际，完成了本次大作业的设计。
李秋豪：通过完成这次大作业，我不仅加深了对书本知识的理解，也有了一定的实践设计经历（比如芯片的异步置零在实际过程中会有一些“跳位“；断路有时候也是“低位”，要视情况而定），同时我的团队合作和调度能力也得到了加强。
路祥鹏：通过此次设计，我学会了如何把理论知识运用到实践中，当然，从设计过程中的种种问题中，我也学会了要将知识活学活用，不能太死板。
七、参考文献
1. Fundamentals of Logic Design (7th Edition)C harles H. Roth,Jr. Larry L.Kinney
解晓萌杨清洪译清华大学出版社2016年1月第1版
2. 器件图片来源：
/Tech_news/Detail/895952.html
/link?url=xaMXqfAfvqgbNbDs2CjMZwrW4odm3cvqHMl1b3 3kK-ptMrSVeqqMr7_MMMIWcqFQF68UvShwaaUJKO8atKmmVa
创建者：疯狂答题手历史：https:///historylist/74HC138/5574130
八、附录：总体器件表及相关器件的功能表、管脚分布
三八译码器：74hc138
十进制计数器：74hc90。