多功能数字钟的电路设计
多功能数字钟电路设计
多功能数字钟电路设计1、功能要求：①基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
2、设计步骤与要求：①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；②设计各单元电路，并用Multisim软件仿真；③在通用电路板上安装电路，只要求显示时分；④测试数字钟系统的逻辑功能；⑤写出设计报告。
设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。
3、给定的主要器件：74LS00（4片），74LS160（4片）或74LS161（4片），74LS03（OC，1片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），发光二极管（2只），555（2片）。
4、仪器和设备:稳压电源（或数字逻辑学习机），双宗示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
5、设计报告要求（1）写出各单元电路的工作原理、设计过程及器件选择；（2）画出完整的电路原理图，并标明各元器件的参数值；（3）绘出电路中的时序波形，整理实验数据，并加以说明；（4）写出设计过程中出现的故障现象及其解决办法；（5）设计心得、体会及建议。
6、参考文献:1、《电子技术基础课程设计指南》清华大学出版社、焦宝文主编；2、《电子线路设计大全》华中科技大学出版社、陈碗儿主编3、《数字电子技术基础》清华大学出版社、阎石主编4、《TTL集成电路大全》电子工业出版社7、数字电子钟的设计提示1）、数字电子计时器组成原理图1数字电子计时器的结构框图2)、用74160实现12进制计数器3)、校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
多功能数字钟电路报告
目录一、设计总体思路 (1)1．1．1、晶体振荡电路及分频器电路 (1)1．1．2、时间计数器电路 (1)1．1．3、译码驱动电路以及LED显示电路 (1)1．1．4、校时电路 (1)1．1．5、整点报时电路 (2)二、工作流程图 (2)三、单元电路设计......................................................................错误！未定义书签。
3．1．1、时间脉冲电路.....................................................错误！未定义书签。
3．1．2、计数电路 (4)3．1．3、LED显示译码电路 (7)3．1．4、校时电路 (7)3．1．5、整点报时电路 (8)四、总电路图 (9)五、电路的安装调试 (10)六、故障分析与改进 (11)七、心得体会 (11)八、附录（元件清单） (12)九、参考文献 (13)一、设计总体思路1．1．1、晶体振荡电路及分频器电路：数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
1．1．2、时间计数器电路：时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是时个位和时十位计数器电路构成。
（1）六十进制计数电路。
秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器（2）二十四进制计数电路。
时个位和时十位计数为24进制计数器。
1．1．3、译码驱动电路以及LED显示电路：译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。
需要注意的是译码驱动电路的选择和数码管LED要配套使用。
用74LS48为高电平输出有效，对应选择LED为共阴极数码管。
若选用74LS47，则选择LED为共阳极数码管。
1．1．4、校时电路：数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。
多功能数字钟电路设计实验报告
多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。
实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。
2. 按键输入：使用按键进行时间的调节和选择功能。
3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。
实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。
2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。
3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。
4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。
5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。
实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。
使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。
实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。
实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。
通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。
推荐-多功能计时电路的设计数字钟的实验设计 精品
实验1多功能计时电路的设计——数字钟1.1 实验目的1．通过实验掌握十进制加法计数、译码、显示电路的工作过程。
2．通过实验深入掌握电路的分频原理和数字信号的测量方法。
3．熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。
1.2 实验要求1．秒信号发生电路：为计时器提供秒信号2．计时电路：完成0分00秒～9分59秒的计时功能。
3．清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。
4．译码显示电路：显示计时电路产生的数字信息。
5．系统级联调试：将以上电路进行级联完成计时器的所有功能。
1.3 实验原理及框图图1.1 三位计时器示意图计时电路示意图如图1.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。
原理框图如图1.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。
计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。
图1.2 数字钟的原理框图1.4 单元电路设计1．秒信号发生电路图1.3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图1.3所示。
为提供较为精确的秒信号，本设计中振荡电路采用215Hz 的石英晶体管为主体的晶振电路，并作为电路的秒信号源。
由于振荡电路产生的源信号为215Hz ，而秒的基准信号频率为1Hz ，则需要对215Hz 信号进行分频，得到1Hz 信号。
分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各管脚功能如表1.1所示，功能表如表1.2所示。
虽然CD4060内部有14级由T 触发器构成的二分频器，但实际输出端只有10个：Q 4~Q 10、Q 12~Q 14。
Q 1~Q 3以及Q 11并不引出。
CP 1̅̅̅̅、CP 0̅̅̅̅̅、CP 0为晶振电路的引出端，需接外部石英晶体。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
多功能数字钟电路设计 - 多功能数字中电路设计
多功能数字钟电路设计一功能要求1 基本功能：⑴准确计时，以数字形式显示时、分、秒的时间；⑵小时的计时要求为24进位，分和秒的计时要求为60进位；⑶校正时间，时、分快校（1HZ）。
2 扩展功能：⑴定时报，时间自定，闹1分钟（1KHZ）；⑵仿广播电台正点报时；⑶报整点时数；二主体电路设计数字钟电路系统由主体电路和扩展电路两大部分组成。
其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
其组成框图如下：显示器及译码器部分为板载，因此只需要设计计数器，校时电路和扩展电路。
1.小时计数器时计数器是一个24进制计数器，其计数规律为00—01—…—22—23—00…即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。
原理图如下：使用了两片74LS161（4位二进制同步加法计数器）来实现小时计数，即模24的计数器。
HOUR[0]~HOUR[3]为小时个位，HOUR[4]~HOUR[7]为小时十位。
2. 分秒计数器分和秒计数器都是模60的计数器。
其计数规律为00—01—…—58—59—00…其原理图如下：秒计数器与上图相同，图略。
分别使用了两片74LS161来实现分和秒的计数，均为。
其中MIN[0]~MIN[3]为分个位，MIN[4]~MIN[7]为分时位，SEC[0]~SEC[3]为秒个位，SEC[4]~SEC[7]为秒时位。
3. 校时电路当数字钟接通电源或者计数出现误差时，需要校正时间（或称校时）。
校时是数字中应具备的基本功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；再分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对１Hz的校时脉冲计数。
“慢校时”使用手动产生单脉冲作校时脉冲。
本实验只要求实现“快校时”。
其原理图如下：4. 定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”。
多功能数字钟电路设计
课程设计课程名称电子技术课题名称多功能数字钟专业班级学号姓名指导教师2012年12月3日设计内容与设计要求一．设计内容：1、准确计时，以数字形式显示时、分、秒的时间；2、小时计时要求“24翻1”，分和秒的计时为60进制。
3、可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。
4、整点报时：整点报时电路要求在每个整点前鸣叫5次低音（500HZ）,整点时再鸣叫1次高音（1000HZ）。
5、闹铃功能。
二、设计要求：1、思路清晰，给出整体设计框图和总电路图；2、单元电路设计，给出具体设计思路和电路；3、写出设计报告；主要设计条件1．提供调试用实验室；2．提供调试用实验箱和电路所需元件及芯片；说明书格式1．课程设计封面；2．任务书；3．说明书目录；4．设计总体思路，基本原理和框图（总电路图）；5．单元电路设计（各单元电路图）；6．安装、调试步骤；7．故障分析与电路改进；8．总结与体会；9．附录（元器件清单）；10．参考文献11、课程设计成绩评分表进度安排第14周星期一:课题内容介绍和查找资料；星期二:总体电路设计和分电路设计；星期三:电路仿真,修改方案星期四:确定设计方案，拟订调试方案,画出调试电路图,安装电路；星期五:安装、调试电路；第15周星期一~二: 安装、调试电路；星期三：验收电路；星期四~五:,写设计报告，打印相关图纸；星期五下午:带调试电路板及设计报告书进行答辩；整理实验室及其它事情。
一设计总体思路 (1)1.总体思路 (1)2.基本原理和框图 (2)3.总电路图 (3)二单元电路设计 (4)1.秒计数单元 (4)2.分计数单元 (5)3.时计数单元 (5)4.调时电路 (6)5.闹钟电路 (7)6.分频器 (9)7.整点报时模块 (10)三安装、调试步骤 (11)四故障分析与电路改进 (12)五总结和体会 (12)一设计总体思路1．总体思路数字钟由函数脉冲发生器、分频器、计数器、译码显示、报时等电路组成。
【图文】多功能数字钟电路设计.
4. 触摸报整点时数电路的设计在有些场合（如夜间），不便于直接看显示时根据功能要求，不难设想在图5.5.8所示电间，希望数字钟有触摸报时功能。
即触摸数字钟路的基础上，增加一触发脉冲控制电路，或将的某端，能够报当时的整点时数。
图5.5.8所示的电路的自动报时改为触摸报时电路即可。
产生触摸控制脉冲的电路有单次脉冲产生器，555集成电路定时器，单稳态触发器等，这些电路已在第二章中介绍过。
五、设计任务功能要求给定的主要器件 74LS00 4片，74LS90 2片， 74LS03（OC） 2片，74LS92 2片，74LS04 2片，基本功能以数字形式显示时、分、秒的时间，为节省器 74LS93 2片，74LS20 2片，74LS191 2片，74LS48 件，其中秒的个位和小时的十位均用发光二极管指示，灯亮为“1”，灯灭为“0”。
小时计数器的计时要求为“12翻1”，1” 0” 12 1” 4片，发光二极管 4只，74LS74 2片，数码显示器但不要直接采用图5.5.5所示的电路，应采用其它方案设计 BS202 4只，555 2片。
“12翻1”电路。
要求手动快校时、快校分或慢校时、慢校分。
可编程逻辑器件---- GAL16V8 3片。
扩展功能（其电路尽可能不与前述电路相同）定时控制，其时间自定；仿广播电台正点报时，触摸报整点时数或自动报整点时数。
周任务：振荡和分频出1Hz信号。
信号。
第4周任务：1000Hz振荡和分频出周任务振荡和分频出信号五、设计任务--设计步骤与要求设计任务设计步骤与要求①拟定数字钟电路的组成框图，要求电路的基本功能与扩展功能同时实现，使用的器件少，成本低；②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试；③测试数字钟系统的逻辑功能，同时满足基本功能与扩展功能的要求；④画出数字钟系统的整机逻辑电路图；⑤写出设计性实验报告。
实验与思考题 5.5.3 若用OC门实现图5.5.7所示报时电路功能，应 5.5.1 你所设计的数字钟电路： 5.5.7 为什么数字电路的布线可以平行走线？如何设计电路？①标准秒脉冲信号是怎样产生的？振荡器的 5.5.8在图5.5.8所示报整点时数电路中，两级反相器数字电路系统中，有哪些因素会产生 5.5.4 稳定度为多少？脉冲干扰？其现象为何？结合数字钟的实 G3与G4校时电路在校时开关合上或断开时，是否②有何作用？不接这两级反相器会出现什么现验现象举例说明。
多功能数字钟电路设计
多功能数字钟电路设计
1.使用4个74LS47或者74LS247芯片来驱动4个7段数码管。
2.将4个74LS47或74LS247芯片的BCD输入引脚连接到一个4位
BCD计数器芯片（例如74LS90）的输出引脚，以实现时间的计数功能。
3.使用一个555定时器芯片作为时钟源，通过调整电阻和电容值来实
现所需的时间间隔。
4.将555定时器芯片的输出连接到74LS90计数器芯片的时钟输入引脚，以驱动时间的累加。
5.通过连接开关和辅助电路来实现设置时间、闹钟和其他功能。
例如，可以使用一个74LS148编码器芯片和开关来设置钟表的时间。
7.使用逻辑门芯片（例如74LS32）来实现闹钟功能，可以通过设置
的开关来触发警报。
8.连接驱动电路和7段数码管，以实现显示功能。
这是一个基本的多功能数字钟电路设计，可以根据具体需求进行进一
步修改和扩展。
多功能数字钟的电路设计
多功能数字钟电路设计摘要：多功能数字钟是一种用数字电路技术实现时、分、秒计时的装置。
在日常生活和工业应用计时领域，都发挥着重要的作用。
本系统进行了各单元的设计和调试，可以完成准确的计时过程。
电路由LM555CN振荡器、74LS192N组成的分频器、74LS191等组成计数器、74LS48译码电路和七段共阴数码管显示器组成。
本电路具有走时精度高，稳定性好，使用方便，价格便宜等特点。
关键词：LM555CN振荡器分频器计数器数字钟一、引言在当今社会，时间是非常重要，尤其是随着信息大爆炸时代的来临，人们的时间观念越来越强，人们一切都是围绕时间来安排自己计划。
数字钟的数字显示清晰直观就能够为我们的日常生活提供便利。
它集成度高,时间准确,体积小,携带方便,应用十分广泛。
二、系统设计与论证1.总体设计思路利用LM555CN产生定度高的方波信号，将方波经分频电路分频为1HZ的脉冲，输入到六十进制的秒计数器，秒计数器和分计数器都是由一个个位十进制和十位六进制组成，此时显示有LED灯闪烁代替，当秒计数器的十位在清零时也向分六十进制的计数器个位发一个脉冲使分计数器加1，当分计数器的十位在清零时也同时向二十四进制时和十二进制计数器的个位发一个脉冲，使其加1。
将时，分，秒计数器的输出端分别接上译码器和显示器，最大显示值为11小时59分，再输入一个秒脉冲后，显示复零。
2.方案论证与选择振荡器设计电路方案选择方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图 1 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
石英晶体振荡器的作用是产生时间标准信号。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
图2 石英晶体振荡器图综上分析，由于课程学习要求，选择方案一作为时钟振荡器的电路。
3.方案确定本设计进行了各单元的设计和调试，可以完成准确的计时过程。
多功能数字钟电路设计
多功能数字钟电路设计摘要：多功能数字钟是一种用数字电路技术实现时、分、秒计时的装置。
无论是日常生活还是在工业应用计时领域，都发挥着重要的作用。
本系统进行了各单元的设计和调试，可以完成准确的完成计时、定时和校时。
电路由晶体振荡器、分频器、计数器、译码显示器和校时电路以及报时电路组成。
总体方案设计由主体电路和扩展电路两大部分组成。
本电路具有走时精度高，稳定性好，使用方便，价格便宜等特点。
关键词：石英晶振；分频器；计数器；校时；报时；数字钟1 引言在当今社会，时间是非常重要，尤其是随着信息大爆炸时代的来临，人们的时间观念越来越强，人们一切都是围绕时间来安排自己计划。
数字钟的数字显示清晰直观就能够为我们的日常生活提供便利。
它集成度高,时间准确,体积小,携带方便,而且报时功能，应用十分广泛。
2 总体设计方案2.1 设计思路利用石英晶振产生稳定度高的高频方波信号，将高频方波经分频电路分频为1HZ的脉冲，输入到六十进制的秒计数器，秒计数器和分计数器都是有一个个位十进制和十位六进制组成，当秒计数器的十位在清零时也向分六十进制的计数器个位发一个脉冲使分计数器加1，当分计数器的十位在清零时也同时向二十四进制时和十二进制计数器的个位发一个脉冲，使其加1。
将时，分，秒计数器的输出端分别接上译码器和显示器，最大显示值为23小时59分59秒，再输入一个秒脉冲后，显示复零。
并且能通过开关实现12与24的时时转换和上下午显示。
利用校准电路分别对时，分校准电路进行设计，另外又增加了报时电路。
本电路的报时电路利用秒个位计数器的状态进在接收分计数器和秒计数器的信号后完成在整点的报时。
2.2 总体设计框图本电路的设计由三部分组成，第一部分是晶振经过分频后产生的1HZ基脉冲；第二部分是主体电路完成多功能数字钟的显示功能；第三部分电路由校时和整点报时构成的扩展功能。
具体方框图如图1所示。
图1总体设计框图3 设计原理分析3.1秒脉冲产生电路脉冲产生电路如图2所示，为了保证基准时间的准确，采用了数字表中常用的32768晶体振荡产生电路发生器，该电路具有价格便宜，产生脉冲稳定性好的特点，这里选用R2为10M,R3为470k，R4为10K，C1为15pF，C2为也为15pF。
多功能数字钟电路设计指导书及仿真图
课题一数字电子钟逻辑电路设计一、简述数字电子钟就是一种用数字显示秒、分、时、日得计时装置,与传统得机械钟相比，它具有走时准确,显示直观、无机械传动装置等优点，因而得到了广泛得应用。
小到人们日常生活中得电子手表,大到车站、码头、机场等公共场所得大型数显电子钟。
数字电子钟得电路组成方框图如图1、１所示.图1、１数字电子钟框图由图１、1可见，数字电子钟由以下几部分组成:石英晶体振荡器与分频器组成得秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制)计时计数器;秒、分、时得译码显示部分等。
二、设计任务与要求用中、小规模集成电路设计一台能显示日、时、分、秒得数字电子钟,要求如下：1.由晶振电路产生1Ｈｚ标准秒信号。
2.秒、分为０0~59六十进制计数器。
３、时为０0~2３二十四进制计数器。
４、周显示从1~日为七进制计数器。
5、可手动校时:能分别进行秒、分、时、日得校时。
只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入得校正.6、 整点报时。
整点报时电路要求在每个整点前呜叫五次低音(500Hz ）,整点时再呜叫一次高音(1０00Ｈz)。
三、可选用器材1、 通用实验底板2、 直流稳压电源3、 集成电路：C Ｄ4060、７4LS7４、74LS １61、7４L Ｓ2４8及门电路4、 晶振:32768 Ｈz5、 电容：１00μＦ／16V 、22pF 、3～2２pF 之间6、 电阻:200Ω、10K Ω、22ＭΩ7、 电位器：2、2K Ω或４、７K Ω8、 数显：共阴显示器L Ｃ５0１１—119、 开关:单次按键 1０、 三极管:８０50 １1、 喇叭：1 W /4，8Ω四、设计方案提示根据设计任务与要求，对照数字电子钟得框图，可以分以下几部分进行模块化设计。
1. 秒脉冲发生器脉冲发生器就是数字钟得核心部分,它得精度与稳定度决定了数字钟得质量，通常用晶体振荡器发出得脉冲经过整形、分频获得1Hz 得秒脉冲.如晶振为32７68 Hz ，通过15次二分频后可获得1H ｚ得脉冲输出，电路图如图1、２所示。
多功能数字钟电路设计
多功能数字钟电路设计
多功能数字钟电路可以用来显示时间、日期、闹钟和定时器等功能。
下面是一个简单的多功能数字钟电路设计，它基于CD4511七段译码器和CD4543 BCD-七段译码器。
1. 时间显示功能
为了显示时间，我们需要使用CD4543 BCD-七段译码器。
该译码器接收来自实时时钟（RTC）模块的BCD编码输出。
RTC模块可以用来跟踪时间和日期，它通常包括一个晶体振荡器、计数器和存储器。
BCD 编码输出通过CD4543译码器转换为七段LED显示。
2. 日期显示功能
类似于时间显示功能，日期显示也需要使用RTC模块。
RTC模块可以提供年份、月份和日期的BCD编码输出。
这些编码输出通过CD4543译码器转换为七段LED显示。
3. 闹钟功能
闹钟功能可以通过计时器和比较器实现。
我们可以使用555定时器作
为计时器，它可以生成一个固定的时间间隔。
然后，我们可以使用一个比较器来比较当前时间和闹钟时间。
如果它们匹配，闹钟就会响起。
4. 定时器功能
定时器功能可以通过555定时器来实现。
我们可以设置计时器的时间间隔，并使用CD4511七段译码器来显示剩余时间。
当定时器完成计时时，它可以触发一个报警器或执行其他操作。
总之，多功能数字钟电路可以实现时间、日期、闹钟和定时器等多种功能。
这些功能可以通过RTC模块、CD4511七段译码器、CD4543 BCD-七段译码器和555定时器等元件来实现。
多功能数字钟电路设计
多功能数字钟电路设计二．设计任务和要求1.设计任务用给定的主要集成电路器件：74LS00，74LS04，74LS90，74LS92， 74LSl91，74LS48，74LS74，数码显示器BS202，555等设计多功能数字钟电路。
综合运用本课程知识，利用集成电路器件设计实现一些电子电路，以复习巩固课堂所学的理论知识，提高集成电路器件实现系统、绘制系统电路图的能力，为实际应用奠定一定的基础。
2．设计要求⑴以数字形式显示时、分、秒的时间。
⑵小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
⑶要求手动快速校时、校分。
⑷要求具有整点报时功能，报时声响为四低一高，最后一响为整点。
⑸要求具有定时控制（定小时）功能。
三．整体构思如图1所示，数字钟电路系统由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能：报时和定时功能。
该数字钟系统的工作原理是：振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
时1 时时时时时时时时时时时时四．电路设计（一）单元电路的基本原理 1．振荡器振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
一般来说振荡器的频率越高，计时精度越高。
在这里选用555与RC 组成的多谐振荡器，产生频率 f=1kHz 的方波信号，则可设计出相应的电路，如图2所示，其中RP 可微调振荡器的输出频率f 。
555由电阻分压器、电压比较器、基本R-S 触发器、放电三极管和输出缓冲器5部分组成。
555的功能如表1所示。
多谐振荡器电路的工作原理如下：接通电源的瞬间，电容C1上的电压不能突变，故TH 端的电压小于2/3V CC ，TR 端的电压小于1/3 V CC ，输出端OUT 的状态为1，放电三极管T 截止，电源V CC 经过电阻对电容C 充电，VC 逐渐上升，电路处在第一个暂稳态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多功能数字钟的电路设计目录：一、设计题目二、设计任务和要求三、电路原理分析与程序设计四、元器件五、仿真图六、心得体会七、参考文献资料1 / 11八、实物图一、题目：多功能数字钟的电路设计二、设计任务与要求。
、“秒”）时钟显示功能，能够以十进制显示“时”1、“分”）具有校准时、分的功能。
2 。
）整点自动报时，在整点时，便自动发出鸣叫声，时长1s3 选做： 1）闹钟功能，可按设定的时间闹时。
“日”。
）日历显示功能。
将时间的显示增加“年”、“月”、2三，电路原理分析与程序设计 1．数字钟的构成）进行计数的计数电路。
由于计数的1HZ数字钟实际上是一个对标准频率（起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时时间信号必须做到准确稳定。
通常使用石英晶体振荡器1HZ电路，同时标准的电路构成数字钟。
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器“秒”译码器译码，并通过显示器显示时间。
、、“分”计数，计数结果通过“时”数字钟的整机逻辑框图如下：路示电译码显秒计数器时计数器分计数器振荡器多级分频器报时电路校时电路2 / 111)555秒脉冲发生电路与晶振秒脉冲发生电路的比较555与RC组成的多谐振荡器，产生频率 f=1kHz的方波信号，则可设计出相应的电路，其中RP可微调振荡器的输出频率f。
555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。
要产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。
但是相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，所以最后决定采用晶振脉冲发生电路。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2)分频器电路时间标准信号的频率很高，要得到秒脉冲，需要分频电路。
分频器电路将（）次分频后得到1Hz的方波信号供秒计3276832768Ｈz的高频方波信号经数器进行计数。
分频器实际上也就是计数器。
3)时间计数器电路整个计数器电路由秒计数器、分计数器、时计数器串接而成。
秒计数器和分计数器各自由一个十进制计数器和一个六进制计数器串接组成，形成两个六十进制计数器。
时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数它的逻辑电路图如图：芯片，这次的试验我取用了器。
74390引脚图：4)译码驱动电路3 / 11译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
译码器由六片74LS48组成，74LS48驱动器是与8421BCD编码计数器配合用的7段译码驱动器。
一片74LS48驱动一只数码，74LS48是集电极开路输出，为了限制数码管的导通电流，在72LS48的输出与数码管的输入端之间均应串有限流电阻。
74LS48的引脚图为：5)数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
用七段发光数码管来显示译码器输出的数字，发光数码管有两种：共阳极或共阴极。
74LS48驱动器是高电平输出，采用共阴极数码管。
数码管的引脚如图：6）校时电路刚接通电源或走时不准时，都需要进行时间校准。
实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种，其中采用74LS00和74LS04芯片，它们的引脚如图：4 / 11总的电路如图：校时电路2，数字钟的工作原理：1）秒脉冲晶体振荡器晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C1、C2均为20pF。
当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz5 / 11的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将３２７６８Ｈz的振荡信号分频为１ＨZ的分频倍数为３２７６８（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。
常用的２进制计数器有７４LS74等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
ＣＤ４０６０计数为１４级２进制计数器，可以将３２７６８ＨZ的信号分频为２ＨZ。
CD4060秒脉冲振荡发生器2）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。
一般采用10进制计数器74HC390来实现时间计数单元的计数功能。
为减少器件使用数量，可选７４ＨＣ３９０，其内部逻辑框图如图所示。
该器件为双２—５－１０异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
74HC390(1/2)内部逻辑框图秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。
ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。
将１０进制计数器转换为６进制计数器的电路连接方法如图6 / 11所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。
利用１片７４ＨＣ３９０实现24进制计数功能的电路。
3）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用LED数码管作为显示单元电路。
4）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
如图所示为校时电路，7 / 11校正电路5）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在整点前1秒钟内开始整点报时，即当时间在59分59秒时，报时电路报时控制信号。
报时电路选74HC30，选蜂鸣器为电声器件。
四、元器件5V电源，电路板 1块，跳线若干，共阴数码管 1个，100Ω电阻 42个，3.3K Ω电阻 2个，22MΩ电阻 1个，20PF电容 2个，0.01uF 1个，32.768k时钟晶体 1个，蜂鸣器 1个，CD4060 1个，74LS74 1个，74LS30 1个，74LS488 / 112个。
74LS08 1个，74LS04 1个，开关个，个，674LS390 3个，74LS00 3 五、仿真图所以秒脉冲和校时信有的元件并不能被利用，由于所用的仿真器所限制，号都用了波形发生器代替了。
六、设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才9 / 11 这还需要自己去做出一实际接线的。
但是最后做出来的并不是与仿真时一样的，些调整。
因为，再实际接线中有着各种各样的条件制约着。
而且，在仿真中无法实际的元器此外，成功的电路接法，在实际中因为芯片本身的特性而能够成功。
从中找出在设计时应考虑两者的差异，件的引脚与仿真器中的是不同的。
所以，让我对各种尤其要注意在电路板上的布局。
通过这次学习，最适合的设计方法，对于这些电路还是应该自所以说，坐而言不如立而行，电路都有了大概的了解，在动手制作之前由于对一些关于所做电路的资己动手实际操作才会有深刻理解。
料、原理，以及如何检测电路的方法，还有关于检测芯片的方法都不太熟悉，所如果在开始的时候有这方面的资料那就以很容易会选错芯片或者出现一些错误。
会有助于我们进一步的进入状况，完成设计。
七、参考文献《数字电子技术基础》《电工电子技术试验》八、实物图10 / 1111 / 11。