电子技术基础第五版第五章

4）任意一个十进制数，都可按其权位展开成多项式的形式 （N）10=（Kn-1 K1 K0。 K-1 K-m）10
=Kn-1 10 ++K110 +K010 +K-1 10 ++K-m 10
n-1 1 0 -1
-m
n 1 K 10i i i m
第五章
2. 二进制
门电路及组合逻辑电路
TTL”与非”门的典型电路
A
B V5 V1 V6
C1
V2 E2
V7
Y
V4
R3
第五章
门电路及组合逻辑电路
TTL与非门逻辑功能小结
输入端全为高电平，输 出为低电平
输入至少有一个为低电 平时，输出为高电平 由此可见电路的输出和 输入之间满足与非逻辑 关系
A B V5 +UCC
R1 C2 V1 V6 C1
+UCC
= UA + Ube1 = 1V， V2、V4
截止， UY≈UCC 输出高电平
0.3V A 3.6V B
V2
E2 R3
V7 Y V4
TTL”与非”门的典型电路
第五章
门电路及组合逻辑电路
TTL与非门逻辑功能分析
输入端全为高电平
R1 R2 C2
R4 V3
+UCC
V1 、 V5 、 V6 管截止 ，这 时Uc1 ≈ Ucc V2、V4饱和导 通， UY≈0 输出低电平
门电路及组合逻辑电路
“１”和“０”没有数值大小的概念，仅
表示事物相互对立的两种状态。
第五章
门电路及组合逻辑电路
§5-2 集成门电路
1. 了解TTL、CMOS门电路的特点，掌握其逻辑功
能，并能根据逻辑功能写出相应的逻辑符号、逻 辑表达式和真值表。 2. 了解CMOS传输门和模拟开关电路，掌握其逻 辑符号。 3. 了解常用的国际和国外逻辑符号及其对应关 系。
VN、VP中至少有一只管子导通，使 Uo=Ui，这相当于开关接通，传输 门传输信息
输出 1 0
逻辑符号
止 门控制信号
由此可见传输门相当于一个理想的
开关，且是一个双向开关
第五章
门电路及组合逻辑电路
传输门
（2）CMOS模拟开关 a）电路结构 当C=1时，传输门导通， 开关接通，Uo=Ui 当C=0时，传输门截止， 开关断开 b）逻辑符号
第五章
门电路及组合逻辑电路
中间级是放大级，由V2、R2和R3组 成，V2的集电极C2和发射极E2可以 分别提供两个相位相反的电压信号
+UCC
输入级由多发射极晶体管 V1 、 二极 一、 TTL与非门电路 管 V5 、 V6 和基极电组 R1 组成，它 实现了输入变量A、B的与运算
R1
R2 C2
R4 V3
形下降沿50% 幅值处所需要的时间。 输入信号VI
截止延迟时间 tPLH ： 从输
入波形下降沿 50% 幅值处到 输出波形上升沿 50% 幅值处 所需要的时间， 输出信号V0
平均传输延迟时间tpd：
t pd
t
PLH
t PHL 2
通常tPLH ＞tPHL ，tpd 越小，电 路的开关速度越高。 一般tpd = 10ns～40ns
PMOS管的栅极相连
通 通
1 0
电路实现“或非”逻辑功能 Y=A+B
通 止 止 止
两个并联的 NMOS管 VN1、VN2
第五章
门电路及组合逻辑电路
3. CMOS传输门与模拟开关
（1）CMOS传输门 工作原理： a）当C 为低电平时，
VN、VP截止，传输门相当于开 关断开，传输门保存信息 止
b）当C为高电平时，
1. “与非”门
门电路及组合逻辑电路
Y1 A B
逻辑功能：有0出1，全1出0
第五章
门电路及组合逻辑电路
2. “ 或非”门
Y2 A B
逻辑功能：有1出0，全0出1
第五章
门电路及组合逻辑电路
3. “异或” 门
Y3 A B A B A B
__
__
逻辑功能：相同出0，不同出1
第五章
R2
R4 V3
V2 E2 R3
V7 Y V4
TTL”与非”门的典型电路
F AB
第五章
2. 主要参数
输出高电平UOH： 输出低电平UOL：
门电路及组合逻辑电路
当输入端有“0”时，在输出端得到的输出电平。 一般， UOH ≥3.2V 当输入端全为“1”时，在输出端得到的输出电平。 一般， UOL≤0.35V 在额定负载条件下，使输出为“0”所需的最小输入 高电平值。 一般， UON ≤1.8V
A B
A B
Y
A B
=1 Y A B A B

Y
Y
第五章
门电路及组合逻辑电路
§5-3 逻辑代数基础
1. 能熟练地掌握二进制数和十进制数之间的转换，掌握
逻辑代数的基本运算法则，会进行数制间的转换，熟悉
8421BCD码的编码规则。 2. 掌握逻辑代数的基本定律、公式和规则，能运用逻辑
代数法化简逻辑函数，掌握由真值表写逻辑表达式的方法，
开门电平UON：
关门电平UOFF：
在额定负载条件下，使输出为“1”所需的最大输入 低电平值。
一般，UOFF ≥0.8V 正常工作时能驱动的同类门的数目。 一般，N O≥8V
扇出系数NO：
第五章
门电路及组合逻辑电路
平均传输延迟时间tpd:
导通延迟时间 tPHL：输入波形上升沿的 50%幅值处到输出波
V1
UCC
+5V
R
0 A 1
V2
Y 0 1
1 0B
二极管“与”门电路
与门的逻辑功能：“全1出1，有0出0”
第五章
二、 “ 或”门电路
2. “或”逻辑关系 真值表 A 0 B 0 Y 0
门电路及组合逻辑电路
决定一事件结果的诸条件中，只要有一个或一个以 上具备时，事件就会发生的逻辑关系。 开关A
0
1
1 0 1
当决定一事件的所有条件都具备时，事件才发生的逻 辑关系。
开关A
开关B
A 断
功能表 B Y
断
合 断 合
灭
灭 灭 亮
电源
灯Y
断 合
与逻辑关系
合
第五章
与逻辑的表示方法：
真值表
门电路及组合逻辑电路
功能表 A 0 B 0 Y 0 A B Y
断
断
断
合 断 合
灭
灭
0
1 1
1 0
1
0
0 1 逻 辑 符 号
合
合 A B
PMOS
漏极相连 做输出端
NMOS
FA
第五章
（2）与非门
门电路及组合逻辑电路
止 止 通 止
两个并联的 PMOS 管VP1、VP2
二输入“与非”门电路结构如图 a）当A和B为高电平时: 输出低电平
b ）当 A 和 B 有一个或一个 以上为低电平时: 电路输出高电平
1 0
1 0
止 通 通 通
两个串联的 NMOS VN1、VN2
1
1 1
电源
开关B
灯Y
1
逻辑函数式
Y AB
逻 辑 符 号
或逻辑关系
A B
≥1
或门
Y
第五章
2. 二极管“或”门电路
门电路及组合逻辑电路
或门电路：实现或逻辑关系的电路 （1）A、B均为0时 输出为“0” （2）A为0，B为1时 输出为“1” （3）A为1，B为0时 输出为“1” （4）A为1，B为1时
n 1 K 2i i i m
第五章
门电路及组合逻辑电路
U CC 4 A 14 13
4B 12
4Y 11
3A 10
3B 9
3Y 8
74LS00
1 1A
2 1B
3 1Y
4 2A
5 2B
6 2Y
7 GND
TTL“与非”门的引脚图
第五章
门电路及组合逻辑电路
二、MOS集成门电路
1. MOS管的开关特性
数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点： NMOS管：
第五章
门电路及组合逻辑电路
§5-1 分立元件门电路 §5-2 集成门电路 §5-3 逻辑代数基础 §5-4 组合逻辑电路
第五章
门电路及组合逻辑电路
前面学习的是模拟电子电路，它的工作信号是模拟信号，这种信号在时间 上和数量上都是连续的。 从本章开始学习数字电子电路，它的工作信号是数字信号，这种信号在 时间上和数量上都是离散的。
1）用0和1两个数码来表示 2）基数为2，逢二进一，即1+1=10 3）二进制数的权值为2i，i由所在的位数决定。 4）任意一个二进制数，都可按其权位展成多 项式的形式 （N）2=（Kn-1 K1 K0。 K-1 K-m）2
=Kn-1 2n-1++K121+K020+K-1 2-1+K-m 2-m
并能对逻辑电路图、逻辑表达式、真值表三者进行互换。
第五章
一、数制与码制
１. 数制及其相互转换 位置计数法
门电路及组合逻辑电路
按权展开式
（1）十进制
(369)10 =3 102 + 6 101+ 9 100
权 权 权 特点： 1）有0～9十个数码，基数是10 2）基数10，逢十进一，即9+1=10 3）不同数位上的数具有不同的权值10i。
R1
A B V5
V1 V6
C1 V2
V7 Y V4
E2
R3
V1
输入级
R1
中间级
输出级
TTL”与非”门的典型电路
第五章
门电路及组合逻辑电路
TTL与非门逻辑功能分析
输入端至少有一个为低 电平 V1管、 V5导通 ，这时Uc1
TTL器件型号的符号和意义举例
R1 C2 V1 V5 V6 C1
R2
R4 V3
当|UGS|>|UT| 时，管子导通，导通电阻很小，相当于开关闭合
当|UGS|<|UT| 时，管子截止，相当于开关断开 PMOS管与NMOS管相反。
CMOS器件型号的符号和意义举例
第五章
门电路及组合逻辑电路
（1）非门 工作原理： a）输入为低电平“0”时 衬底与漏源间的 PN 结始终处于反偏， VP导通， VN截止 NMOS 管的衬底总是接到电路的最低电 位， PMOS 管的衬底总是接到电路的最 输出Y 为高电平“ 1” 高电位 b)输入为高电平“1”时 VP截止，VN导通 输出为低电平“0”。 实现逻辑“非”功能 柵极相连做 输入端
门电路及组合逻辑电路
§5-1 分立元件门电路
1. 理解与、或、非三种基本逻辑关系。
2. 掌握与门、或门、非门基本逻辑门的逻辑功
能，熟悉其图形符号。 3. 掌握与非门、或非门、异或门等复合逻辑门
的逻辑功能，熟悉其图形符号，会写逻辑表达式
和真值表。
第五章
一、“与”门电路
1. 与逻辑关系
门电路及组合逻辑电路
数字电路与模拟电路的比较
模拟电子电路 工作信号 三极管工作状态 分析工具 研究的主要问题 基本单元电路 主要电路功能 模拟信号（连续的） 放大状态 图解法、等效电路法 放大性能 放大器 放大作用 数字电子电路
数字信号（离散的）
饱和或截止状态 逻辑代数 逻辑功能 逻辑门、触发器 算术运算、逻辑运算
第五章
第五章
逻辑符号对照 国标符号
门电路及组合逻辑电路
曾用符号
美国符号
A
B A B
& Y A B
A B
Y
A B
A B A
Y
≥1
Y A B A
B 1
Y A
Y
Y
A
A
Y
Y
第五章
国标符号
门电路及组合逻辑电路
曾用符号 美国符号
A B
&
Y A B
A B
Y
A B
Y
A
B
≥1
Y A B
A
B
Y
反相器
CMOS模拟开关
第五章
门电路及组合逻辑电路
三、其他类型集成门电路
1. 集电极开路与非门（OC门）
第五章
门电路及组合逻辑电路
第五章
门电路及组合逻辑电路
第五章
门电路及组合逻辑电路
一般门电路的输出端是不可直接相 连的，因为那可能会使门电路损坏。只有 OC门的输出端才能直接相连， 从而实现 线与的功能。
0 1 A V2 0 1 B
R
V1
Y 01
UCC
-5V
二极管“或”门电路
输出为“1”
或门的逻辑功能：“全0出0，有1出1”
第五章
三、“非”门电路
1. “非”逻辑关系 真值表
门电路及组合逻辑电路
只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。 R
A
0
Y
1
电源
开关A
灯Y
1
0
非逻辑关系 逻 辑 符 号
灭
亮
逻辑函数式
&
与门
Y
Y A B AB
第五章
2. 二极管“与”门电路
门电路及组合逻辑电路
与门电路：实现与逻辑关系的电路 “0”表示低电位（<0。35V）； “1”表示高电位（>2。4V）。 （1）A、B均为0时 输出为“0” （2）A为0，B为1时 输出为“0” （3）A为1，B为0时 输出为“0” （4）A为1，B为1时 输出为“1”
1 电路实现“与非”逻辑功能 每个输入端与一 个 NMOS
F AB管和一个 PMOS 管的栅极相
连
第五章
（3）或非门
门电路及组合逻辑电路
两个串联的 PMOS 管VP1、VP2
输入“或非”门电路结构如图 a）当A和B为低电平时： 输出高电平
止 通
0 1
b）当A和B有一个或一个以上 每个输入端与一 0个 为高电平时： 个 NMOS 管 和 一 电路输出低电平
逻辑函数式
YA
A
1 非门
Y
第五章
门电路及组合逻辑电路
2. 三极管“非”门电路 非门电路：实现非逻辑关系的电路
+UCC +5V
（1）A为0时
Y为“1” （2）A为1时
RB1
RC Y V
0 1
0 1
A
RB2 -5V -Fra Baidu bibliotekBB
Y为“0”
三极管非门电路
非门的逻辑功能：“有0出1，有1出0”
第五章
四、复合逻辑门电路