Cadence16.5学习笔记之(一)—器件库、原理图
candence学习笔记
candence学习笔记主要学习以下内容：（1）利用OrCAD Capture CIS 进行原理图设计（2）利用Cadence PCB Editor 进行PCB布局布线（3）光绘文件（Artwork）制作，如何生成Gerber文件。
1. 工具介绍PCB Edtor 绘制PCB的工具PCB Librarian 制作PCB原件库的工具PCB Router自动布线的工具PCB SI 和SigXplorar 电路板信号完整性仿真的工具2 . OrCAD Capture CIS启动改工具后，会打开如下界面，通常选择OrCAD Capture CISOrCAD Capture CIS 与OrCAD Capture相比的优势是，在画原理图时对原理图中所有元件的管理会很方便。
3.DSN文件，是建立工程的数据库文件，包含了工程的所有数据。
Design Cache，每在原理图中放置一个元件，就会在该文件下将该元件保存下来，当下次再放置同一个文件时，就可以很方便的从这里来选取相关元件。
Library，包含元理图用到的库4. OrCAD Capture 的菜单是上下文相关的，对不同的窗口操作，菜单是不同的。
5. 原理图文件的创建(1) 选原理图文件夹，Design---->New Schematic Page----->.........(2) 选原理图文件夹，右键单击------>New Page--------->...........6. 原理图文件的删除(1) 选中要删除的原理图文件，Design---->Delete----->.........(2) 选中要删除的原理图文件，按Delete键7. 原理图文件的重命名(1) 选中要得命名的原理图文件，Design---->Rename----->.........(2) 选中要得命名的原理图文件，右键单击------>Rename--------->...........8. 原理图文件的放大和缩小(1) i：放大o：缩小都是以鼠标所在位置为中心(2) 通过菜单操作(3) Ctrl + 鼠标滚轮选中某元件后，就会以该元件为中心来进行放大或者缩小1. 打开Orcad capture CIS 后，在创建原理图前，需要做一些设置：（1）Options------>Design T emplate2.修改原理图的背景色：Options---->Preferences------>Background3.对单个原理图页面设置Options-------Schematic Page Properties4.元件库的建立在OrCAD Capture CIS中，选择File------New-----Library 。
cadence自带原理图元件库
cadence自带原理图元件库1.路径：安装盘\Cadence\SPB_16.6\tools\capture\library2.AMPLIFIER.OLB共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。
3.ARITHMETIC.OLB共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。
4.ATOD.OLB共618个零件，存放A/D转换IC，如ADC0804，TC7109等。
BUS5.DRIVERTRANSCEIVER.OLB共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。
6.CAPSYM.OLB共35个零件，存放电源，地，输入输出口，标题栏等。
7.CONNECTOR.OLB共816个零件，存放连接器，HEADER，CON AT62，RCA JACK等。
8.COUNTER.OLB共182个零件，存放计数器IC，如74LS90，CD4040B。
9.DISCRETE.OLB共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。
10.DRAM.OLB共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。
ELECTRO11.MECHANICAL.OLB共6个零件，存放马达，断路器等电机类元件。
12.FIFO.OLB共177个零件，存放先进先出资料暂存器，如40105，SN74LS232。
13.FILTRE.OLB共80个零件，存放滤波器类元件，如MAX270，LTC1065等。
14.FPGA.OLB存放可编程逻辑器件，如XC6216/LCC。
GATE.OLB共691个零件，存放逻辑门（含CMOS和TLL）。
TCH.OLB共305个零件，存放锁存器，如4013，74LS73，74LS76等。
LINE DRIVER16.RECEIVER.OLB共380个零件，存放线控驱动与接收器。
Cadence学习笔记
Cadence学习笔记Cadence软件简介：DeignEntryCIS（主要用OrCADCaptureCIS）原理图的绘制，PCBEditorPCB布局布线，PCBLibrarion元件封装库制作，PCBRouter自动布线工具，PCBSI和Sig某plorer电路完整性信号仿真。
原理图的创建：选中SCHEMATIC文件夹右键选择NewPage，或者选中原理图，在Deign选项卡下的NewSchematicPage;原理图的删除：选中原理图，按住键盘上Del键，或者选中原理图，在Deign选项卡下的Delete;栅格点的设置：Option菜单栏下Preference选项卡下的GridDiplay 设置；在每个原理图子页里也能设计每个原理图子页界面的一些属性Option->SchematcPagePropertie和Preference；PlacePinArray放置Pin组，矩阵管脚的放置；元件原理图的分割创建可以通过右键单击元件库NewPart或者NewPartFromSpreadheet；选中元件，按住Ctrl拖拽能直接复制元件；元件放置导线后默认娃儿连接的，选中元件后按住Alt可以拖动单独元件；快捷放置元件P；放置网络标号N；放置总线管脚(BuEntry)E;放置地或电源G或F;快速查询本地元件和网上获取元件原理图Z；放置导线W；按住Ctrl键后可以进行多选，单击选择的元件可以取消已经选择的；Ctrl+I选择滤波器SelectionFilter；H左右镜像或翻转，V上下镜像翻转；注：选中元件同样在Edit菜单下都有相应的操作，例Rotate(R)、Mirror(M)的，但对于文本这一类的是无法镜像选择的；放置文本框输入文字时Ctrl+E换行；总线放置BaeName不能以数字结尾；其中F4可以连续放置BuEntry，总线与导线连接必须要BuEntry，总线与总线可以梯形连接或者Junction；画任意角度的连线在放置连线前按住hift；Junction接头或交叉点；如果想在交叉点上去除一个Junction，只需要重复添加一个就行，电气上也就失去了连接；或者先按住键盘上的S 键，选中Junction然后Del；放置总线时，总线的名字和信号线的标号(BaeName)必须一致，开始和结尾的数字必须与总线的定义一致,并且只能通过Netlab连接；不同页面的电气连接要用off-PageConnecter；按住Alt拖动元件可以实现单个拖动，Cadence中默认的是一起；Cadence在处理电气链接关系时利用的就是Netlab网络标志；对原理图元件属性的编辑，在选中所需修改的元件后右键选择EditPropertie可以统一修改属性，快捷键Ctrl+E；选中Piovt可以更改元件属性表格排列方式；元件封装信息的添加：对于单个元件，在原理图中可以在右键编辑元件属性时在PCBFootprint属性栏添加，也可以在元件库中把元件的PCBFootprint添加上，然后通过ReplaceCache添加；对于批量元件，选中一组所需要修改的元件，单击右键选择EditPropertie出现批量修改属性表格，选中PCBFootprint属性栏，全选，右键单击Edit出现EditPropertyValue对话框，就可以进行对选中元件统一修改，也可以选中某个原理图页面右键选择EditObjectPropertie进行元件封装的修改；在选择Browe选项之后可以选择浏览表格的所有元件信息然后使用EditPropertie来更改元件属性，选中第一个，然后按住hift选中最后一个可以全选；使用Find查找，选中所需更改元件也可以更改元件属性，快捷键ctrl+hift+E；在元件属性中可用于元件属性的修改；DeignCache文件夹选项，左键单击DeignCache的元件名，其中ReplaceCache全局替换元件（可以改变元件库的一种连接关系），会弹出一个替换元件对话框，可以更具自己的需要更改，有Preervechematicpartpropertie（但是选择这种方式无法替换封装）和Replacechematicpartpropertie分别是保留与更新原理图也面下该元件的属性；UpdateCache全局更新元件；右键单击DeignCache文件夹，选择CleanupCache全局清除已经不存在的元件历史文件；这对于全局浏览所用的元件非常有效。
Cadence软件学习：绘制原理图
Cadence软件学习：绘制原理图基本操作：1、 Place Part（P）：放置元件2、 Place wire（W）：连接相连的pin脚3、 Place Auto wire：自动连线4、 Place bus（B）：总线连接5、 Place junction（J）：交叉点连接，两条wire相交有两种连接关系：连或不连，加J为连6、Place bus entry（E）：可以理解为总线入口，有bus必有entry7、 Place net alias（N）：相当于wire，用于连接距离远的Pin 脚，仅限于同一page电气连接8、 Place power（F）：放置电源9、 Place ground（G）：放置地10、 Place off-page connector：类似alias，但alias仅用于同一页面，而off-page用于不同页面之间的电气连接11、Place no connect（X）：用于无电气连接的pin脚，不放会报错12、 Place text（T）：放置文本常用操作：1、按住Ctrl滚动鼠标滚轮放大缩小原理图（以鼠标指针为中心）；直接滚动鼠标滚轮上下移动；按住Shift滚动左右移动2、改变原理图尺寸大小：options->Schematic Page Properties->Page Size3、旋转器件：放置器件前直接按R可旋转，放置后选中按R旋转4、选中单个或者多个器件，按住Ctrl，鼠标左键在选择器件上按住拖动可复制所选器件5、连线时改变连线角度需先按shift键6、元件镜像：选定后V键（垂直）和H键（水平）7、鼠标右键选End mode结束当前操作8、连线时，终点如不是管脚脚，双击结束9、管脚之间不要直接相连，通过线连接以防出错（软件设置不允许连接的方法：Options/Preferences->Miscellaneous->Wire Drag 打钩去掉）10、总线命名规则：后期处理：1、浏览原理图：选中 .dsn , edit->browse可以浏览parts、nets等，主要检查是否有漏掉的信息，双击可以打开原理图并高亮显示所选内容2、元件替换和更新：右键需要修改的元件，选择Replace cache 或Update CacheReplace cache：用于替换Update Cache：用于更新1、 Cleanup Cache：右键Design Cache选择Cleanup Cache 用于检测Design Cache与原理图是否一致，并删除多余的内容2、移动：默认连线与移动元件一同移动，按住Alt 移动仅元件移动3、自动编号：右键.dsn 选Annotate 。
cadence学习笔记
cadence学习笔记1. Allegro中我设置了highlight的颜⾊为⽩⾊，但选中后颜⾊是⽩蓝相间的，很不⽅便查看。
是什么地⽅需要设置，哪位⼤虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就⾏了。
2. 不⼩⼼按了Highlight Sov后部分线⾼亮成⽩⾊，怎样取消？答：这个是⽤来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地⽹络，然后再按Highlight Sov刷新即可。
3. 如何更改Highlight⾼亮默认颜⾊？答：可以在Display->Color/Visibility->Display->Temporary Highlight⾥修改即可，临时修改颜⾊可以点Display->Assign Color 来实现。
4. 如实现Highlight⾼亮部分⽹络，⽽背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer 即可。
5. 快速切换层快捷键答：可以按数字区⾥的“-”或“+”来换层。
6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight 错误等？答：OrCAD输出⽹表，Allegro导⼊⽹表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight某元件，在Orcad中变会选中该元件。
1.ORcad :⾸先打开orcad和allegro分别占1/2的窗⼝界⾯。
然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的Options中设置导出⽹表的路径。
cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）
cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）1、亲手操作教程内容2、OrCAD Capture CIS进行原理图设计3、Cadece PCB Editor 进行PCB布局布线4、光绘文件（Artwork）制作，如何生成Gerber文件OrCAD Capture CIS与OrCAD Capture的区别元件的管理非常方便一、原理图的创建、重命名、删除1、cadence原理图的创建第一种方法：首先先选中原理图文件，然后点击菜单栏上的Design--New Schematic Page输入原理图名称第二种方法：先选中原理图文件，然后右键单击，选择New Page输入原理图名称2、删除原理图文件第一种方法：首先选择你要删除的原理图文件，然后点击菜单栏上的Edit---Delete,点击Delete之后，就会弹出下面的对话框。
点击确定之后，原理图2就删除了。
第二种方法:首先选择你要删除的原理图文件，然后鼠标右键点击Delete，如下图所示弹出如下所示,点击确定，原理图即删除。
3、cadence原理图的重命名第一种方法：选择需要更改原理图文件名的文件，然后点击菜单栏中的Design---Rename在弹出的对话框中，输入名称，点击OK即可。
第二种方法：选择需要更改原理图文件名的文件，然后右键点击Rename弹出对话框，在弹出的对话框中，输入名称，点击OK即可。
二、原理图的放大、缩小方法一: 直接按下快捷---i /o方法二：选择需要放大、缩小的原理图，然后选择菜单栏上的View---Zoom----In 放大Out 缩小方法三：按住键盘上的CTRL键，鼠标上的滑轮，向前滑动，原理图放大；向后滑动，原理图缩小。
如果原理图放的很大，可以移动滚动条进行原理图的上下左右的滚动。
也可以利用快捷键进行滚动条的移动，按住CTRL+PAGEUP，原理图向左移动；按住CTRL+PAGEDOWN，原理图向右移动；按住PAGEUP，原理图向上移动；按住PAGEDOWN，原理图向下移动。
Cadence学习笔记1__原理图
cadence学习笔记1__原理图打开Design Entry CIS或OrCAD Capture CIS组件，选择OrCAD Capture CIS（不要选择OrCAD Capture，因为少了一些东西），如果勾选了左下角的“Use as default”复选框，下次就不用选择了，如果要使用其他的部分，就在打开后点击File→Change Product，会弹出一个“Cadence Product Choices”窗口：元器件库File→New→Library新建一个库，如下图，显示了路径和默认库名library1.olb，右击选择Save As可以改变路径和库名，右击新建一个元件，可以选择New Part或者是New Part From Speadsheet，是两种不同的方式，先介绍New Part的操作。
右击选择New Part后，弹出下面的对话框，在Name中填入元件名，还可以指定PCB Footprint，下面Parts per Pkg表示这个元件有几部分，1表示普通的元件，如果元件是两部分组成的分裂元件就写2，这里先操作1，点击ok。
中间的虚线框是这个元件的区域，右边会有一个工具栏，画直线、方框、圆、曲线，也可以输入一些字符，或者点放置一组引脚，放置结束后鼠标右击选择End Mode或按键盘左上角Esc键使命令结束，放置一组引脚的时候，还可以设置引脚的类型，比如输入、输出、双向、电源等等，这个没有区分电源和地，电源和地都是power型的，现在输入下面的几个数字，线型都是默认的Passive，引脚间距Pin Spacing设为1，点击ok，放置好后成为下面的样子，有些部分不需要显示，双击空白处弹出一个属性对话框，虚框里面的数字是PinName，虚框外面的数字是PinNumber，如果可视属性改成False就不显示了。
如果想改变其中一个引脚的引脚名、引脚编号、引脚类型，选中该引脚，右击选择Edit Properties，或者双击该引脚，如下图：画直线的时候，这里默认是按照栅格点为最小单位的，可以改变这种限制，画出任意长度任意角度的线，在工具栏Options Grid Display中，不要勾选Pointer snap to grid就可以了，记得画完想要的任意直线后，再将这里勾选，这是一个好习惯，可以让画出的线更规则整齐。
Cadence每日一学
Cadence每日一学文章目录•1.创建元器件（原理图）库•2.绘制简单分裂元器件•o 2.1.创建元器件o 2.2.开始绘制o▪ 2.2.1.放置引脚▪ 2.2.2.修改引脚名称▪ 2.2.3.绘制边框•3.创建homogeneous类型元器件•o 3.1.创建homogeneous元器件o 3.2.绘制第1(A)部分o 3.3.绘制其余部分•4.创建heterogeneous类型元器件最近在学习小马哥的Cadence课程，该系列课程为学习笔记：使用Cadence Allegro绘制小马哥DragonFly四轴飞行器(STM32F4主控)PCB四层板教程。
1.创建元器件（原理图）库这样元器件库就创建好了library1.olb，接下来可以向库中添加元器件。
2.绘制简单分裂元器件这里我以常用的AT24C02这个IC为例，演示如何绘制简单的分裂元器件原理图~2.1.创建元器件然后在此处开始绘制元器件的原理图：2.2.开始绘制2.2.1.放置引脚8个引脚放置完成，如图：2.2.2.修改引脚名称这里是个重点！•当芯片引脚较少的时候，可以逐个直接双击引脚修改名称；•当芯片引脚较多的时候，可以采用批量修改的方法；2.2.3.绘制边框这样一个元器件就绘制完成了，保存即可：3.创建homogeneous类型元器件homogeneous类型元器件是指一些集成电路IC有多个相同类型的部分，这在运放IC和逻辑门IC中比较常见。
比如常见的运算放大器LM358，其中就包含两个同样的运算放大器：3.1.创建homogeneous元器件3.2.绘制第1(A)部分创建homogeneous类型元器件后软件自动弹出第一部分的原理图绘制界面，按照数据手册绘制原理图：3.3.绘制其余部分在第一部分绘制完成后，这个时候可以直接按ctrl+N切换到下一部分（按ctrl+B切换到上一部分），也可以手动切换：在切换到下一部分之后会惊喜的发现软件已经帮我们画好了，只是引脚标号没有标，这就是homogeneous类型元器件的作用：接下来添加引脚编号即可：绘制完成。
学习笔记-candence16.6-原理图部分
学习笔记目录一、原理图设计部分1.针对原理图界面的操作2.对原理图进行编辑3.对制作原件的编辑4.生成网表5.生成清单和打印设置针对原理图界面的操作Design entry CIS:进行板级设计时用来画原理图的。
PCB Editor:cadence进行布局布线的软件。
Cadence product choices-----OrCAD capture CIS进行原理图页面个性化设置（整体设置）Options-->design template..（即原理图页面模板）. 进行原理图页面个性化设置（单页设置）Options-->schematic page propertise..5. .drn文件是建立的工程的数据库文件，包括电路原理图（schematic）、元件库（design cache）、输出文件（outputs）。
6.工具栏的显示、隐藏和自定义View-->toolbar7.更改原理图背景颜色Option-->Preferences..8.原理图的放大、缩小快捷键i、o。
View-->zoom-->in/out按住ctrl，滚动鼠标。
对原理图进行编辑旋转元器件：快捷键R画线：places -->wire快捷键W任意角度画线：画线时按住shift网络节点：junction删除网络节点：按住“s”键，鼠标左键单击节点，此时出现一个方框，这时按“delete”键，即可删除。
浏览命令browse整体浏览：选中.drn文件Edit-->browse-->parts/nets......点击原件标号可以直接定位到该原件。
对制作原件的编辑1.批量放置管脚：place--pin array2.批量修改管教：选中需要修改的管脚---右键---editproperties..3.查看元件的属性：options-->part propertise..Options-->edit part propertise..(可以改写footprint)相同的不同的4.查看一个package里的几个部分：View--packageView--package propertisesCtrl+B:package的上一级Ctrl+N:package的下一级5.画线时任意起点和终点画线：options--->prefences..-->grid display---取消pointer snap to grid6.按组编号：Tool-->annotate..四、生成网表Netlist---PCB Editor生成清单和打印设置TOOLS---Bill OF materials针对allegro原理图界面的操作allegro的5种应用模式（application mode)general edit 普通模式Placement edit 排零件模式。
CadenceAllegro16.5详细教程ppt课件
28
Areas
包括设计中所有区域信息的显示，例如约束区域、允许布局/布线区域、 禁止布局/布线区域、禁止打过孔区域等。
29
Board Geometry
与电路板相关的元素信息，常用的如电路板框、尺寸标注信息、规划电 路板时设置的ROOM、自动布局时设置的格点等
30
Package Geometry
视窗窗口：显示整个电路板的轮廓，并且显示高亮元素/对象的位置。
通过鼠标左键框选不同的区域，可以在工作窗口中放大显示框选区域，以查看其详细 信息。
10
工作界面介绍 3--控制面板：
悬浮或固定窗口
通过View->Windows打开或关闭控制面板
11
•
•
Option控制面板：
这功能是体现Allegro控制操作方便性，用户不用去记忆每个命令的相关 参数在哪设置，执行具体命令后Option的相关参数就显示当前命令有关 的设置。 不同命令下Option控制面板举例：
Allegro根据不同性质功能的文件类型保存不同的文件后缀，主要的类型可以 参照下表：
文件后缀名 .brd .dra .pad .psm .osm .bsm .fsm .ssm .mdd .tap .scr .art .log .color .jrl 普通的板子文件 Symbols或Pad的可编辑保存文件 Padstack文件，在做symbols时可以直接调用 Library文件，存package symbols Library文件，存format symbols Library文件，存mechanical symbols Library文件，存flash symbols Library文件，存shape symbols Library文件，存module definition 输出的包含NC drill数据的文件 Script 和macro 文件 输出的底片文件 输出的一些临时信息文件 View层面切换文件 纪录操作Allegro的事件 文件类型
cadence学习笔记-画原理图库
cadence学习笔记-画原理图库Candence 学习笔记龚昌盛2014.04.11⼀、使⽤OrCAD Capture CIS来画原理图1.基本操作1).使⽤OrCAD Capture CIS2).原理图的放⼤缩⼩：I、OCtrl + ⿏标，滚轮。
⿏标所在位置，它以⿏标所在的位置为中⼼进⾏放⼤和缩⼩。
3).原理图上下滚动，Page UP、Page Down4).原理图左右滚动，Ctrl + Page UP、Ctrl + Page Down2.简单设置在画原理图之前，进⾏简单设置，Options -> Design Template，⽤于原理图的模版设置。
3.创建⼯程⽂档1.修改背景颜⾊Options ->Preferences ->Colors/Print -> Background2.修改原理图⼤⼩、栅格、单位Options ->Schematic Page Properties⼆、使⽤OrCAD Capture CIS来画规则的元件库→创建库→创建元件→1.基本操作File ->New ->Library2.更换路径选中C:\Library1.olb，File -> Save As或右键Save As ，MyLib.OLB3.创建新元件选中MyLib.OLB，右键，New PartPart Reference Prefix，器件的索引Parts per Pkg：⼀个元器件分成多个⼩部分来画。
4.放引脚5.放引脚排6.批量修改引脚信息选择引脚后，右键，Edit ProportiesNC，可以选择SHOT属性。
7.放⽅形BODY8.调整引脚位置9.修改⽅形BODY⼤⼩10.保存11.熟悉元件属性Options →Part ProportiesOptions →Package ProportiesView → Package⽤于显⽰⼀个元件有多少个⼦部分。
Cadence学习笔记1__原理图
新建元件时选择Heterogeneous，A部分和上面的一样画法，但是按键盘上的ctrl+N切换到B部分时，B部分是空白的，需要再画一次。
不管是Homogeneous还是Heterogeneous，点击工具栏ViewPakage，可以将A和B同时显示出来，如下图：
保存后，一个元件就画好了，画原理图时直接调用即可。
如果是由两部分组成的分裂元件，要在新建元件时在Parts per Pkg写2，这里分为Homogeneous和Heterogeneous两种。Homogeneous是只要画出A部分，B部分会默认的和A部分完全一样，Heterogeneous是画好A部分后，B部分仍然是空白的，需要再画。如果一个芯片包含了2个功能完全相同的部分，像下图中NE5532中的两个运放，就需要用到Homogeneous了，这里先选Homogeneous，点击ok。
元器件
FileNewLibrary新建一个库，如下图，显示了路径和默认库名library1.olb，右击选择Save As可以改变路径和库名，右击新建一个元件，可以选择New Part或者是NewPart From Speadsheet，是两种不同的方式，先介绍New Part的操作。
右击选择New Part后，弹出下面的对话框，在Name中填入元件名，还可以指定PCBFootprint，下面Parts per Pkg表示这个元件有几部分，1表示普通的元件，如果元件是两部分组成的分裂元件就写2，这里先操作1，点击ok。
点击左侧工具栏make图标 ，所有的横线和竖线都变成粉红色的，这就生成了一个表格，鼠标右击选择Tag Pin Name，在引脚名这一列点一下，会在这一列最上面出现“Name”，同样的，右击选择TagPin Number，在引脚编号这一列点一下，会在这一列最上面出现“Num”，如果放错了，比如说该放Name的地方放成了Num，可以在放Num之后再点一次，Num就消失了，产生的结果如上图右。
cadence 原理图学习笔记
Design Entry CIS ：板基设计的原理图设计Design Entry HDL Rules Checker 芯片设计工具Design Entry HDL 芯片设计工具PCB Editor：PCB布局布线的软件PCB Router：自动布线的工具PCB SI：线路板的完整性分析SigXplorer：线路板的完整性分析平时画原理图工具：OrCAD Capture CIS原理图模板设置：创建原理图元件库新建的原理库存储到指定的位置新建元件库元件新建元件的属性，包括名称，索引号，封装，多元件共体，等信息元件库原理图编辑界面单个引脚放置：弹出引脚属性设置阵列引脚放置：单个引脚双击修改属性多个引脚选中后在spreadsheet一起修改。
放置填充多边形按住shift可以画任意角多边形双击调出多边形属性选择实体就好了放置元件方体画方框结束鼠标重复放置命令，右击End Mode 或者Esc元件属性，设置引脚管脚显示等。
元件封装属性修改，原理图与pcb封装的映射就在这里修改。
多元件共体浏览分裂元件浏览。
不规则元件第3讲：分裂元件制作创建Homogereous双运放元件，每个单元件都一摸一样，引脚编号不同，电源脚编号可以重复。
新建元件画好第一个单元件快捷键Ctrl+n 自动生成另一部分单元件。
需要全部重新定义引脚编号。
引脚名称隐藏快捷键Ctrl+b 可以返回查看A部分元件图形。
创建Heterogeneous元件，每部分图形可以不一致。
快捷键Ctrl+n 会完全留空，全部要重新画。
分裂元件整体浏览第4讲分裂元件的自动编号的问题解决。
分裂元件的组定义，在元件库中操作，使同组元件具备同一属性。
第一步：创建元件第二步：给元件创建一个可以区分“分组”的属性完成了单个元件的新属性的创建依次创建同组的其它元件的新属性。
要求同名同参数第三步：在原理图中双击元件使同组的元件都新属性参数相同即可。
配对时不能冲突，比如双运放就只能有两个运放，同一参数有三个运放相同的话就出错了。
cadence应用笔记
cadence应用笔记1、原理图封装库设计（扩展名：.OLB）2、原理图设计（Design Entry CIS）①绘制原理图；②DRC检查；执行菜单命令Tools→Design Rules Check...③为元器件自动编号；单击按钮或执行菜单命令Tools→Annotate...④为元器件添加PCB封装（PCB Footprint）；⑤生成网络表和BOM；单击按钮或执行菜单命令Tools→Create Netlist...生成网络表（网络表文件：pstchip.dat、pstxnet.dat、pstxprt.dat）注：在制作网络表之前，必须确认以下事项：元器件序号是否排列？电路图是否通过DRC检查？属性数据是否完整，每个元器件是否有元器件封装？原理图的封装引脚与PCB封装库中元件封装引脚一致，否则在PCB Editor中Place元件时，元件不会显示，另外一个原因就是PCB封装库里没有这个元件封装或者封装库的搜索路径没有设置。
单击按钮或执行菜单命令Tools→Bill of Materials...生成BOM清单（可添加自定义属性，如下图所示）3、PCB设计（PCB Editor）①焊盘（.psm）制作（Pad Designer）和PCB封装（.dra）制作（PCB Editor）；焊盘制作：注：Solder Mask Layer（阻焊层）一般比Paste Mask Layer（助焊层）或者Regular Pad 大0.15mm（6mil）；在画通孔焊盘时，孔比引脚大0.2mm（10mil），孔的外径比内径大0.4mm （20mil）以上；BGA封装球Pad一般设置为元件球引脚大小的80%。
PCB封装制作：放置元件焊盘添加元件焊盘后，添加Assembly_Top（装配层，用来表示元件实体大小）然后，添加Silkscreen Layer（丝印层，表示元件的外框及名称标识）然后，添加Place Bound Layer（元件实体范围，用来防止两个元件叠加在一起不会报错）最后，添加元件Labels：添加装配层元件序号Layer→Labels→Ref Des添加丝印层元件序号Layer→Labels→Ref Des设定元件高度注：制作自定义图形的焊盘（视频教程22讲、23讲）；制作通孔封装、热风焊盘（Flash symbol）和包含非电气连接的引脚封装（如定位孔）。
cadence学习笔记2--Cadence原理图项目文件的创建、元件库的创建(持续更新)
Cadence原理图项目文件的创建、元件库的创建、元件的原理图的绘制等等操作一、创建工程文件 (2)1、创建工程： (3)2、元件库的创建 (6)1、放置管脚 (10)2、放置元件的body (13)3、元件属性的编辑 (14)11月3号学习内容：进入原理图设计阶段、一、创建工程文件在做原理图设计之前，进行简单的设置首先点击菜单栏的Options---Design Template（工程中原理图创建的模板）图2.1图2.2这个界面，可以对原理图的属性进行设置，如原理图的大小，原理图的Title Block文件等等属性。
1、创建工程：点击菜单栏中的File---New--Project图2.3创建原理图项目文件然后在弹出的对话框中，输入项目的名称然后对文件进行一些设置新建好的项目由于原理图的背景色默认是白色，时间长了，看起来不舒适，那么可以对原理图的背景颜色进行设置。
如下图所示操作：如果想对原理图右下角的内容进行修改，可以点击菜单栏的Options的Schematic Page Properties单独对某一个原理图的右下角内容进行修改。
可以修改原理图图纸的大小等等具体的操作，需要自己去亲手操作一遍。
2、元件库的创建点击菜单上File--New--Library，生成的库文件是直接存放到C盘的图2.5元件原理图库的创建可以选择库文件点击右键，然后将文件保存到指定目录下。
创建元件两个种方式，如下所示方式1：通过菜单栏创建，如图所示方式2：通过下图所示创建点击确定，输入元件名称然后点击确定。
文件中显示的原件如下图所示:虚框是元件的body画元件原理图的步骤：①查看元件的PDF文档；②查看每个管脚的属性，是输入还是输出、电源管脚等等查看CY2303.PDF文档，画原理图具体的操作：1、放置管脚图2.6点击图示的图标，即可在元件上放置管脚也可以点击Pin array图标,放置组形式的管脚图 2.7点击Pin array图标,放置组形式的管脚编辑管脚的属性，可以左键选中管脚，然后右键点击Edit Properties,然后跳出下图所示窗口。
Cadence学习笔记
Cadence学习笔记1__焊盘一、焊盘前期准备在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。
元件封装大体上分两种，表贴和直插。
针对不同的封装，需要制作不同的Padstack。
名词解释不同层的名词解释：Begin Layer：最上面的铜Default Internal：中间层End Layer：最下面的铜Solder Mask：阻焊层、绿油层。
是反显，有就是没有。
等于是开了个小孔不涂绿油，是为了把焊盘或是过孔露出来，不涂绿油就是亮晶晶的铜，也就是在板子上看到的焊盘，或者是一个个的孔，其它的部分都上阻焊剂，也就是绿油，其实不光是绿色的，还有红色的、黑色的、蓝色的等等。
Paste Mask：助焊层、钢网层、锡膏防护层、锡膏层，也叫胶贴、钢网、钢板。
是正显，有就是有。
等于是钢网开了个窗，过波峰焊时机器就在此窗口内喷上焊锡了。
这一层是针对表面贴装（SMD）元件的，其实不光是表贴，通孔也要用到，因为通孔的表面上也有个焊盘，该层用来制作钢板﹐而钢板上的孔就对应着电路板上的SMD器件的焊点。
在表面贴装（SMD）器件焊接时﹐先将钢板盖在电路板上（与实际焊盘对应）﹐然后将锡膏涂上﹐用刮片将多余的锡膏刮去﹐移除钢板﹐这样SMD器件的焊盘就加上了锡膏，之后将SMD器件贴附到锡膏上面去（手工或贴片机）﹐最后通过回流焊机完成SMD器件的焊接。
通常钢板上孔径的大小会比电路板上实际的焊盘小一些。
Film Mask：预留层，用于添加用户自定义信息，根据需要使用。
不同焊盘的名词解释：Regular Pad：实际焊盘、规则焊盘，正片中使用，也是通孔焊盘的基本焊盘。
可以是：Null、Circle 圆型、Square 方型、Oblong 拉长圆型、Rectangle 矩型、Octagon 八边型、Shape形状（可以是任意形状）。
Thermal Relief：热焊盘、热风焊盘、花焊盘、防散热焊盘。
Cadence16.5学习笔记之（一）—器件库、原理图
Cadence16.5学习笔记之（一）—器件库、原理图Cadence16.5学习笔记之（一）—器件库、原理图一、简单快捷键R—旋转器件方向(选中时)V—元件的镜像（水平）H—元件的镜像（竖直）F—放置电源G—放置地W—放置连线J—放置节点N—放置网络标号T—放置文本备注（Ctrl + Enter:换行）B—放置总线X—放置电器不连接F4—自动放置线，一直按一直放。
元件的复制：Ctrl + C或按住Ctrl，拖动元件即可。
放置全局网络标号(级联多个原理图)：Place—Off-Page Connector放置线、总线时，任意角度走线—按住Shift键，再走线。
二、查找元件、网络连接等对整个工程、或单个的页面进行如下类似操作。
Edit->Browse->Parts：原理图画好了，选中工程，检查、查找定位器件Edit->Browse->Nets：网络连接，对于检查电源连接有帮助Edit->Browse->Off-Page Connector：显示工程中所有，原理图页面之间的网络连接（即归纳显示出所有全局网络标号）Edit->Browse->DRC Markers:DRC检查，显示出DRC电器检查的错误。
（删掉这些错误：Tools->Designe Rules Cheak->Yes->Action->Delete existing DRC marker->Yes）Ctrl + F：搜索定位元件、网络，如在PCB布局、布线时（勾选）。
以下类型选项：Parts:查找元件Nets:查看网络连接Power/GND:查看电源、地的网络连接Flat Nets:查看电源、地的网络连接(功能更强大)三、元件的更新或替换选择工程对话框中的File ->Design Cache->右键->Replace Cach->....->是否保留元件的遗留属性，可以将封装更新过来同样的操作，如果器件库中器件属性有改动，则更新元件（但不能将封装更新过来）：File ->Design Cache->右键->Updata Cach四、选中元件1、单个选中、Ctrl + 选中元件、区域选中（整体移动），移动时电气连接是存在的，如果按住Alt再移动，则电气连接断开。
CadenceAllegro16.5培训教程
CadenceAllegro16.5培训教程Cadence Allegro 165 培训教程在当今电子设计领域，Cadence Allegro 165 作为一款强大的 PCB 设计软件，被广泛应用于各类电子产品的研发和制造中。
对于想要掌握这一工具的初学者来说，一份系统而全面的培训教程是必不可少的。
本教程将带你逐步了解 Cadence Allegro 165 的基本操作和实用技巧，帮助你快速上手并提高设计效率。
一、软件安装与环境设置在开始使用 Cadence Allegro 165 之前，首先需要正确安装软件并进行必要的环境设置。
安装过程中，要确保你的计算机满足软件的系统要求，包括操作系统版本、内存、硬盘空间等。
按照安装向导的提示逐步进行操作，注意选择合适的安装组件和路径。
安装完成后，需要进行环境设置。
这包括设置工作目录、字体显示、单位制等。
合理的环境设置可以提高工作效率，减少错误。
二、界面介绍与基本操作打开 Cadence Allegro 165 ，你会看到一个复杂但功能强大的界面。
界面主要分为菜单栏、工具栏、工作区和状态栏等部分。
菜单栏包含了各种命令和功能选项，工具栏提供了常用操作的快捷按钮。
工作区是进行设计的主要区域，状态栏则显示当前操作的相关信息。
掌握基本操作是至关重要的。
例如，如何缩放、平移视图，如何选择、移动、复制对象等。
这些操作可以通过鼠标、键盘快捷键或菜单命令来实现。
三、原理图设计原理图是 PCB 设计的基础，在 Cadence Allegro 165 中，原理图设计有着丰富的功能。
首先，需要创建新的原理图文件，并添加所需的元件库。
元件库中包含了各种常见的电子元件符号，你可以根据设计需求选择并放置元件。
然后，通过连线将各个元件连接起来，形成完整的电路原理图。
在连线过程中，要注意信号的流向和连接的正确性。
此外，还可以为元件添加属性、标注等信息，以便更好地描述电路的功能和特性。
四、PCB 布局完成原理图设计后，接下来就是 PCB 布局。
Cadence原理图库设计
Cadence原理图库设计一.工具及库文件目录结构Cadence提供Part Developer库开发工具供大家建原理图库使用。
Cadence 的元件库必具备如下文件目录结构为:Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table)Sym_1:存放元件符号Entity:存放元件端口的高层语言描述Chips:存放元件的物理封装说明和属性Part-table:存放元件的附加属性,用于构造企业特定部件我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。
二.定义逻辑管脚在打开或新建的Project Manager中,如图示,打开Part Developer。
然后出现如下画面,点击Create New,下图新菜单中提示大家选择库路径,新建库元件名称及器件类型。
点击ok后,Part Developer首先让大家输入元件的逻辑管脚。
一个原理图符号可以有标量管脚和矢量管脚。
标量管脚在符号中有确定位置,便于检查信号与管脚的对应,但矢量管脚却可使原理图更简洁,适用于多位总线管脚。
点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式(A1; 1A; 1A1)进行选择,一但选定,编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。
管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。
按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效,点击ADD即可加入新的管脚。
(注:不论是标量或矢量管脚,均可采用集体输入,如在Pin Names栏可输入A1-A8, 1C-16C)三.加入封装相关信息点击Packages,按右键,选择New,出现如下画面。
在Gerneral的各项填入相关信息,选择Specify Package Type可指定封装类型,在Reference Designator中填入或选择位号标识,JEDEC_TYPE和ALT_SYMBOLS分别可填入对应的PCB封装类型及替代封装。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cadence16.5学习笔记之（一）—器件库、原理图
一、简单快捷键
R—旋转器件方向(选中时)
V—元件的镜像（水平）
H—元件的镜像（竖直）
F—放置电源
G—放置地
W—放置连线
J—放置节点
N—放置网络标号
T—放置文本备注（Ctrl + Enter:换行）
B—放置总线
X—放置电器不连接
F4—自动放置线，一直按一直放。
元件的复制：Ctrl + C或按住Ctrl，拖动元件即可。
放置全局网络标号(级联多个原理图)：Place—Off-Page Connector
放置线、总线时，任意角度走线—按住Shift键，再走线。
二、查找元件、网络连接等
对整个工程、或单个的页面进行如下类似操作。
Edit->Browse->Parts：原理图画好了，选中工程，检查、查找定位器件
Edit->Browse->Nets：网络连接，对于检查电源连接有帮助
Edit->Browse->Off-Page Connector：显示工程中所有，原理图页面之间的网络连接（即归纳显示出所有全局网络标号）
Edit->Browse->DRC Markers:DRC检查，显示出DRC电器检查的错误。
（删掉这些错误：Tools->Designe Rules Cheak->Yes->Action->Delete existing DRC marker->Yes）
Ctrl + F：搜索定位元件、网络，如在PCB布局、布线时（勾选）。
以下类型选项：Parts:查找元件
Nets:查看网络连接
Power/GND:查看电源、地的网络连接
Flat Nets:查看电源、地的网络连接(功能更强大)
三、元件的更新或替换
选择工程对话框中的File ->Design Cache->右键->Replace Cach->....->是否保留元件的遗留属性，可以将封装更新过来
同样的操作，如果器件库中器件属性有改动，则更新元件（但不能将封装更新过来）：File ->Design Cache->右键->Updata Cach
四、选中元件
1、单个选中、Ctrl + 选中元件、区域选中（整体移动），移动时电气连接是存在的，如果按住Alt再移动，则电气连接断开。
2、修改元件属性
3、批量添加元件封装：
①单个修改，双击添加
②单个批量修改：修改元件库的封装属性好—>用Replayce的方法
③所有批量修改：选中页或工程的，Edit Object Properties
五、生成网表(非常重要，不能出任何错误)
1、检查工程所有电气连接（Design Rulse Cheak）
2、工程全部重新索引编号（Unconditional reference updata:无条件重编）
3、创建网表：Creat NetList—>PCB Editor—>默认设置OK:等待网表生成结束
六、生成元件清单、制作PDF原理图
1、法1元件清单：Report—>CIS Bill of Materials—>Standard，选择所需要的输出属性(快捷键:Shift + S)
2、法2元件清单：Tools—>Bill of Materials—>默认OK
3、打印原理图：根据需要设置打印要求。