数字电路与数字逻辑练习题
数字电路逻辑设计1
第一阶段练习题一、填空题1．BCD码都以四位二进制数来表示1位十进制数，常用的BCD码有8421码、2421码、余3码等.2．8421码01000101。
1001对应的十进制数为45.9 ，余3码为01111000.1100。
3．通常将逻辑量在形式上数字化，即用逻辑“ 1 ”表示逻辑“真”，用逻辑“ 0 ”表示逻辑“假”。
4。
基本的逻辑关系有“与 " 逻辑、“或”逻辑及“非”逻辑三种。
5．当决定一事件结果的所有条件都满足时，结果才发生,这种条件和结果的关系就称为逻辑“乘”或者“与”运算。
6．“与"运算的含义是：只有输入变量都为1时，输出变量才为 1 ；反之，只要输入变量中有一个为0,输出变量便为0 。
7．在决定一事件结果的所有条件中，只要有一个或一个以上满足时结果就发生,这种条件和结果的关系就称为逻辑“加”或者“或”运算。
8．或运算的含义是：只要输入变量中有一个或者一个以上为1，输出变量就为1；反之,只有输入变量都为0 时,输出变量才为0.9．一事件结果的发生，取决于某个条件的否定，即只要条件不成立结果就发生,条件成立结果反而不发生。
这种条件和结果的关系就称为逻辑“非”。
10．逻辑函数的描述方法有逻辑表达式、真值表和逻辑图三种形式.11．假定F、G都是具有n个相同变量的逻辑函数，对于这n个变量的2n种组合中的任意一组输入，若F和G都有相同的输出，便称这两个函数相等。
可以看出，两逻辑函数相等的实质是它们的真值表完全相等。
12．逻辑代数表达式都是由“与"、“或"、“非”这三种基本运算组成的,其中“非”运算优先级别最高，“或 "运算优先级别最低。
13．与运算及或运算的分配律分别为:A(B+C）= AB+AC ,A + B C = （A+B）(A+C)。
14．若B= 0 ,则A + B = A ，A B = 0 。
15．若B= 1 ，则A + B = 1 ,A B = A 。
[东北师范大学]《数字电路与数字逻辑》20春在线作业1-4
![[东北师范大学]《数字电路与数字逻辑》20春在线作业1-4](https://img.taocdn.com/s3/m/bfc252b6453610661fd9f47c.png)
【奥鹏】-[东北师范大学]数字电路与数字逻辑20春在线作业1 试卷总分:100 得分:100第1题,组合逻辑电路的输出和（）的状态有关。
A、输出B、输入C、输入和输出正确答案:B第2题,逻辑代数由逻辑变量集、逻辑常量及其()构成.A、逻辑运算B、程序C、符号D、伪代码正确答案:A第3题,将十六进制数E3.14B转换为二进制数是：()A、10011110.001011100010B、11000111.010*********C、11100011.000101001011D、11101010.110010110101正确答案:C第4题,ispEXPERT设计输入不可采用（）A、原理图B、硬件描述语言C、功能模拟D、混合输入正确答案:C第5题,555定时器不可以组成( )A、多谐振荡器B、单稳态触发器C、施密特触发器D、JK触发器正确答案:D第6题,组合电路（）。
A、可能出现竞争冒险B、一定出现竞争冒险C、状态改变时，可能出现竞争冒险正确答案:C第7题,电路具有两个稳定状态，在无外来触发信号作用时，电路将()。
A、自动变化B、保持原状态不变C、不确定正确答案:B第8题,PLSI器件的实现功能的核心部分是（）A、通用逻辑块（GLB）B、总体布线池（GRP）C、输出布线池（ORP）D、输入输出单元正确答案:A第9题,描述小规模时序逻辑电路的有效的方法是()A、方程法B、状态表/状态转换表C、状态图/状态转换图D、时序图方法正确答案:A第10题,组合电路是由（）。
A、门电路构成B、触发器构成C、A和B正确答案:A第11题,下列关于GAL说法正确的是()A、与阵列可编程B、或阵列可编程C、或阵列固定D、与阵列可固定正确答案:A,C第12题,PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）A、全局时钟结构B、I/O单元C、输出使能结构D、输出布线池结构正确答案:A,B,C,D第13题,最常用的两种整形电路是（）。
数字逻辑、数电试卷【含答案】 (25)
第3章习题一、单选题1．1个触发器可记录一位二进制代码，它有（C ）个稳态。
A）0 B）1 C）2 D）32．对于JK触发器，若J=K，则可完成（C ）触发器的逻辑功能。
A）D B）RS C）T D）T'3．对于JK触发器，若K=J则可完成（A ）触发器的逻辑功能。
A）D B）RS C）T D）T'4．基本RS锁存器输入端禁止的情况为（A ）。
A）R=1 S=1 B）R=1 S=1C）R=0 S=0 D）RS=05．触发器的异步置位端Set、Clr不能同时取值为（A ）。
A）Set=1，Clr=1 B）Set=0，Clr=0C）Set=1，Clr=0 D）Set=0，Clr=16．JK触发器在J、K端同时输入高电平，处于（D ）功能。
A）置0 B）置1 C）保持D）翻转7．时序逻辑电路的特点是（C ）。
A）仅由门电路组成B）无反馈通路C）有记忆功能D）无记忆功能8．4个触发器构成的8421BCD码计数器共有（A ）个无效状态。
A）6 B）8 C）10 D）49．4位二进制计数器计数容量为（C ）。
A）4 B）8 C）16 D）1010．要构成五进制计数器，至少需要（D ）个触发器。
A）2 B）3 C）4 D）511．N进制计数器的特点是设初态后，每来（C ）个Clk，计数器又重回初态。
A）N-1 B）N+1 C）N D）2N12．将两片4位二进制同步加法计数器芯片级联，最大可构成（C ）进制计数器。
A）16 B）255 C）256 D）10013．由4个触发器组成的二进制加法计数器，当初始状态为1010时，经过（C ）个Clk脉冲，计数器的状态会变为0101。
A）4 B）10 C）11 D）1614．触发器符号中Clk输入端的小圆圈表示（D ）。
A）高电平有效B）低电平有效C）上升沿触发D）下降沿触发二、判断题1. 触发器有互补的输出，通常规定Q=1、Q=0称触发器为0态。
（✗）2. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
数字逻辑10套题
《数字逻辑电路》试题一一、填空题1．（）10=（）2=（）8=（）16。
2．（）2=（）10。
3．（）10=( ) 8421-BCD。
4．A⊕0= 。
5．大体门电路包括、、。
6．A⊙B= 。
7．N各逻辑变量组成某个逻辑函数，那么其完整的真值表应有种不同的组合。
8．数字逻辑电路包括两类，别离是电路和电路。
9．JK触发器的特性方程是。
10．任何时刻，电路的输出，不仅与该时刻电路的输入有关，而且还与电途经去的输入有关的电路，称为电路。
11．F(A,B,C,D)=CD,它包括了个最小项。
12．A(A+B)= 。
13．F=AB+AC,这种形式的逻辑函数表达式称为。
14．F=A·B·A·C这种形式的逻辑函数表达式称为。
15．有18个信息需用二进制代码来表示它们，那么最少需要位二进制。
16．与将JK触发器作成T’（翻转）触发器，应使其J= , K= 。
17．设计一个25进制计数器，最少需要个触发器。
二、选择题1．已知字符T的ASCII码值的十进制数表示为84，若是将最高位设置为奇校验位，那么字符T的ASCⅡ码值设置奇校验位后，它的二进制表示为( )A 01001101B 11001101C 01101011 D2. 以下个数中最大的是（）A (.0101) 2B 16C 10 C 83. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。
当且仅当X=一、Y=0时，V=0,那么V的逻辑表达式为（）A X+YB X·YC X·YD X+Y4. A·A·B·B·C=( )A ABC C 1D 05. A+BC+AB+A=( )A AB AC 1D 06. F(A,B,C)=ABC+ABC+ABC=( )A ∑m（0,2,4）B ∑m（3,5,7）C ∑m（1,3,5）D ∑m（4,5,7）7. A⊕B=( )A AB+ AB B AB + ABC A BD A B8. 对正逻辑而言，某电路是与门，那么对负逻辑而言是（）A 与门B 与非门C 或非门D 或门触发器在同步工作时，假设现态Q n=0，要求抵达次态Q n＋1=1,那么应使JK=( )A 00B 01C 1XD X110.图（1）中要求输出F=B，那么A应为( )A 0B 1 A =1 FC B BD B 图（1）三、化简以下函数表达式一、代数化简：Y=（AB+A B+A B）（A+B+D+A B D）二、Y=AB+A B+A B3、卡诺图化简：F=(A,B,C,D)=∑m(0,1,2,3,4,6,8,9,10,11,12,14)四、芯片的应用1．别离用74138和74153实现逻辑函数表达式F=AB+BC+AC2．用1．用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。
东师《数字电路与数字逻辑16秋在线作业2
B.提高D/A转换速度
C.提高D/A转换速度
D.增加可靠性
正确答案：
10.触发器可以记忆（）位二值信号。
A. 1
B. 2
C. 4
D. 8
正确答案：
数字电路与数字逻辑16秋在线作业2
二、多选题（共10道试题，共30分。）
1.下列哪些属于用卡诺图化简逻辑函数时的步骤：（）。
A.将逻辑式化为标准“与或”式
A.错误
B.正确
正确答案：
4.逻辑函数Y=A + B+ C+B已是最简与或表达式。
A.错误
B.正确
正确答案：
5.占空比的公式为：q = t w / T，则周期T越大占空比q越小。
A.错误
B.正确
正确答案：
6.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
A.错误
B.正确
正确答案：
7. RAM能随时读出RAM中所存的内容，又能随时将新的内容写入RAM中
二、多选题（共10道试题，共30分。）
1. RAM的典型结构由哪几部分组成（）
A.地址译码
B.存储矩阵
C.读出电路
D.读/写控制
正确答案：
2. 555定时器电路可以应用于哪些方面（）
A.自动控制
B.定时
C.仿声
D.防盗报警
正确答案：
3.最大项具有下列性质：（）。
A.在输入变量的任何取值下必有一个最大项，而且仅有一个最大项的值为0。
A.错误
B.正确
正确答案：
14.主从JK触发器,边沿JK触发器和同步JK触发器的逻辑功能完全相同
A.错误
B.正确
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字电路与数字逻辑4时序逻辑电路习题解答
4 62习 题1．解：QQRS3．解： CP =0时，R D =S D =0，Q n+1=Q n ； CP =1时，S R R =D ，S D =S ；1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合，锁存器均不会出现非正常态。
5．解：（1）系统的数据输入建立时间t SUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR +t pdXOR + t SU - t pdAND =18ns+22ns+20ns -16 ns =44ns 。
（2）4 63当C =1时， J =X X K = X Q K Q J Q n n n =+=+1 为D 触发器9． 解：当EN =0 ，Q n+1=Q n ；当EN =1，Q n+1=D ，则D EN Q EN Q n n ⋅+⋅=+11，令D EN Q EN D n ⋅+⋅=1即可。
10．解：根据电路波形，它是一个单发脉冲发生器，A 可以为随机信号，每一个A 信号的下降沿后；Q 1端输出一个脉宽周期的脉冲。
12．解：（1）（2）4 6415． 解：X =0时，计至9时置0000：03Q Q LD =，D 3D 2D 1D 0=0000X =1时，计至4时置1011：23Q Q LD =，D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=，D 2=0，D 3=D 1=D 0=X16．解：当片1计数到1001时，置数信号LD 为低电平，这时，再来一个CP 脉冲，下一个状态就进入0000。
应该等到片0和片1的状态同时为1001时，片1的下一个状态才能进入0000。
改进后电路为：对改进后电路的仿真结果：17.解：4 6518．解：19． 解：从图所示电路图可知，S 1S 0=01，根据表4.8-3所示的74LS194功能表，电路处于右移功能。
右移数据输入端的逻辑表达式为：32IR Q Q D =。
数字电路与数字逻辑(高起专)
离线考核《数字电路与数字逻辑（高起专）》满分100分一、解答题（每小题10分，共30分。
）1、利用卡诺图法化简：)11,10()14,13,9,8,7,6,5,2,1,0(),,,(d m D C B A L 。
答：F=C B A BC A C AB ABC =m 3d 3+m 5d 5+m 6d 6+m 7d 7则d 3 d 5 d 6 d 7为1，其他为0，画图略。
2、用译码器74138和适当的逻辑门实现函数C B A F 。
答：F = Y 3 Y 4Y 5 Y 73、分析此组合逻辑电路的逻辑功能：答：)(BC A BD A D B D C D C B A 或Y Y Y Y F 7421•••B A F 异或操作二、画图题（每小题10分，共30分。
）1、 下降沿触发的主从RS 触发器输入信号波形如下图所示，请画出输出端Q 、的对应波形。
（设触发器初态为0）答：2、 上升沿触发的维持-阻塞D触发器输入信号波形如下图所示，请画出输出端Q、的对应波形。
（设触发器初态为0）答：3、如题下图所示的电路和波形，试画出Q端的波形。
设触发器的初始状态为Q=0。
答：三、分析题（共10分）1、分析如下时序电路，写出驱动方程、输出方程、状态方程、列出状态转换表、画出状态转换图。
答：分析=D3=D2D= +1Z====+DZ10 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 1 1 0 1 01 0 1 1 0 1 1 10 1 1 0 1 1 0 01 1 0 0 1 0 0 11 0 0 0 0 0 0 11 1 1 1 1 1 1 1四、设计题（每题15分，共30分。
）F ，1、设计一个带控制端的组合逻辑电路，控制端X=0时，实现F=A+B，控制端X=1时，实现AB请用74LS138 和必要的门电路实现。
答：（1）、真值表X A B F0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0（2）、代数式：，，，F，m51(，4)632（3）、画电路图：2、画出符合以下关系的010序列检测器的状态转换图，X为序列输入，Z为检测输出。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
数字逻辑与数字电路复习题
数字逻辑复习题 *红色表示知识点说明文字01数制码制和逻辑代数533多选题341．下列BCD码中有权码有( )。
A．8421BCD B．余3BCDC．5211BCD D．格雷(循环)码\\AC2．下列BCD码中无权码有( )。
A．8421BCD B．余3BCDC．5211BCD D．格雷(循环)码\\BD3．下列二进制数中是奇数的有( )。
A．0001 B．0000C．1 D．101\\ACD4．下列8421BCD码中是偶数的有( )。
A．0 B．0C．0 D．0001\\BC5．下列十六进制数中是奇数的有( )。
A．37F B．2B8C．34E D．FF7\\AD6．下列十六进制数中是偶数的有( )。
A．37F B．2B8C．34D D．F3E\\BD7．比十进制数大的数是( )。
A．二进制数 B．8421BCD码C．八进制数 D．十六进制数\\AC8．比十进制数10D小的数是( )。
A．十六进制数10H B．二进制数10BC．8421BCD码00010000 D．八进制数10Q\\BD9．5211BCD码的特点是( )。
A．具有逻辑相邻性 B．具有奇偶校验特性C．是一种有权码 D．按二进制数进行计数时自动解决了进位问题\\CD10．余3BCD码的特点是( )。
A．当作二进制码看比等值的8421BCD码多3 B．是一种有权码C．按二进制进行加法时自动解决了进位问题 D．具有逻辑相邻性\\AC11．格雷(循环)码的特点是( )。
A．逻辑相邻 B．折叠性C．是一种有权码 D．反射性\\ABD12．下列二进制数中能被4整除的有( )。
A．000 B．0000C． D．101\\AC13．下列十六进制数中能被4整除的有( )。
A．37C B．2B8\\AB14．下列八进制数中能被4整除的有( )。
A．3732 B．3614C．5216 D．6710\\BD15．下列十六进制数中能被8整除的有( )。
A．37C0 B．2B7C．348 D．F3E\\AC16．下列代码中那些属于BCD码( )。
《数字电路与数字逻辑》练习题
《数字电路与数字逻辑》练习题一一、填空1．将下列二进制数转为十进制数（1001011）B =（）D （11．011）B =（）D2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（）真值=（）原码=（）反码=（）补码3．把下列4个不同数制的数(376.125)D 、(110000)B 、(17A)H 、(67)O （按从大到小的次序排列（）>（）>()>()。
将下列各式变换成最简与或式的形式=+B AB （）=+AB A （）=++BC C A AB （）4．将下列二进制数转为十进制数（101000）B =（）D （11．0101）B =（）D5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）=（）B =（）O =（）H（254．25）=（）B =（）O =（）H6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（）真值=（）原码=（）反码=（）补码（—42）=（）真值=（）原码=（）反码=（）补码7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。
8．当j i ≠时，同一逻辑函数的最小项=⋅j i m m _________；两个最大项=+j i M M ___________。
9．（43.5）10=（_________）2=（_________）16。
10．n个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。
11.将下列二进制数转为十进制数（1010001）B=（）D（11．101）B=（）D12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254.25）=（）真值=（）原码=（）反码=（）补码13.把下列4个不同数制的数(76.125)D、(27A)H、(10110)B、(67)O按从大到小的次序排列（）>（）>()>()。
数字逻辑与数字电路习题【有答案】
《数字逻辑与数字电路》习题案例（计算机科学与技术专业）2011年7月计算机与信息学院计算机科学技术系一、选择题1．十进制数33的余3码为 。
A. B. C. D.2．二进制小数-0.0110的补码表示为 。
A ．0.1010B ．1.1001C ．1.0110D ．1.10103．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1B ．两个同时为0C ．两个互为相反D ．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？A ． 9B ．7C ．16D ．不能确定5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 67. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A )(B9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门)(C 集电极开路OC 门 )(D 一般CMOS 门10．以下代码中为无权码的为 。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11．以下代码中为恒权码的为 。
A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码12．一位十六进制数可以用 位二进制数来表示。
A . １B . ２C . ４D . 16CP QCP QCPQ 0 CP13．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.D.1010114．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）1015．与十进制数（53.5）10等值的数或代码为。
《数字电路与数字逻辑》练习题答案
《数字电路与数字逻辑》练习题一答案一、 填空 1、75 3.375 2、11110103、（17A ）H >（376.125）D >（67）O >（11000）B4． 40，3．31255． 0．1101B ，0．61O ，0．DH11111110．01B ，376．4O ，FE ．4H6． +1111101，01111101，01111101，01111101 —101010，1101010，1010101，10101107．))()((C A D C B A +++ ))()((C A D C B A +++ 8．0 19．101011.1 2B.8 10．n2 1 11、81，3.62512、11111110.01， 11111110.01， 11111110.01， 11111110.01 13、（27A ）H >（76.125）D >（67）O >（10110）B14、Q n , 1 15、9, 8 16、4 17、(3FFF)H18、B A A+B AB+C 19、32进制20． 56，2．812521． 100101B ，45O ，25H101．0101B ，5．24O ，5．5H22． +1111100，01111100，01111100，01111100—11101，111101，100010，100011 23． A B ，A，AB + AC ，A+B C24.（4E.4）16=(1001110.01)2=(116.2)8=(1111000.00100101)842125、(10011001)余3码 (1010101)格雷码26.10101 11010 1101127、输入原来状态28、(A+C)(B+C)29、10，830、T触发器31、随机存取存储器RAM 只读存储器ROM32、833、CBACABABC++34、CBBA+++35，6．562536． 110011，63，33；101．0101，5．24， 5．5 37． +1101000，01101000，01101000，01101000；－100111，1100111，1011000，101100138．A B，A， A + B ， A +BC二、单项选择题：12345678910A B C C C D B C C C三简答题1．2.（1）)(BCABDADBDCDCBA或++++（2）BAF⊕=异或操作3.分析以下电路，说明电路功能。
数字逻辑电路试题及答案
数字逻辑电路试题及答案一、填空题（每空1分,共10分）1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。
2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__．3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。
4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）．5．逻辑代数中的三种基本逻辑运算是与、或、非。
6．1个触发器可以存放 1 位二进制数，它具有记忆功能。
二、选择题（每小题2分,共10分）1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。
(A)A⊙B (B)A?B(C) (D)2．用0，1两个符号对100个信息进行编码，则至少需要 B 。
(A)8位(B) 7位(C) 9位(D) 6位3.下列电路中属于组合电路的是 D 。
(A)集成触发器(B)多谐振荡器(C)二进制计数器(D)3—8译码器4.下列电路中只有一个稳定状态的是 C 。
(A)集成触发器(B) 施密特触发器(C)单稳态触发器(D) 多谐振荡器5.为产生周期性矩形波，应当选用 C 。
(A) 施密特触发器(B) 单稳态触发器(C) 多谐振荡器 (D) 译码器三、逻辑函数化简（共10分）用卡诺图法化简下列逻辑函数，结果为最简与或式。
(每题5分，共10分) ．解：四、分析题（共45分）１．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。
⒉列真值表：（2分）2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟解：３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。
解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1，⑵写状态方程(2分) ，)⑶列全状态转换表(2分) ⑷画全状态转换图(2分⑸功能(2分)：该电路为一个三进制同步计数器，并且具有自启动功能。
数字电路与数字逻辑练习题
一、填空 1. 数制变换：a) 将十进制数175转换成二进制数为____、十六进制为 、八进制为 。
b) 二进制数(111010010)2对应的十六进制数是____、八进制为 、十进制为 。
c) （16.52）8=（ ）2 =（ ）16=（ ）10 d) （17）10=（ ）2 =（ ）16=（ ）8 2. 编码：a) （1000）自然二进制码=（ ）余3码 ,（110100）2=（ ）BCD 。
b) （15.5）10=（ ）8421BCD =（ ）余3 BCD 。
c) （38）10用8421BCD 码表示为 。
d) 二进制数(-100000)的原码为___、补码为___。
e) [X] 反=10111，则[X]补= ，[X]原= ，[X] 真值= 。
g) [X] 补=10110，则[X]反= ，[X]原= ，[X] 真值= 。
3. 一种进位计数包含两个基本因素：_____和_____。
4. 常见的BCD 编码中，有权码有____、____，无权码有___、___。
5. 如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____，偶校验位应为_____。
6. 逻辑代数的基本运算有：___、___、___。
7. 当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为“____”逻辑关系，或称为___关系。
8. 真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式 。
9. 逻辑函数B A A F +=以最小项形式表示为____，可化简为 。
10. 逻辑函数B A B A F +=的对偶函数='F __，反函数=F 。
11. 逻辑函数)D A (C C B B A F +++=的对偶函数='F ___，反函数=F 。
12. 逻辑函数)D A (C B A F ++= 的对偶函数='F ，反函数=F 。
13. 为使A =F ，则B 应为何值（高电平或低电平）？B ： B ： B ：14. 设C A C B A Y +=，则A 、B 、C 的取值组合有 种，其中有 种的取值组合使Y=1，分别是A 、B 、C 的取值组合为： ；若把该函数表示为最小项的形式，则Y=____。
《数字电路与数字逻辑》练习题
《数字电路与数字逻辑》练习题一一、填空1．将下列二进制数转为十进制数（1001011）B = （ ）D （11．011）B = （ ）D2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3．把下列4个不同数制的数(376.125)D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的次序排列（ ）>（ ）>( )>( ) 。
将下列各式变换成最简与或式的形式=+B AB （ ）=+AB A （ ）=++BC C A AB （ ）4．将下列二进制数转为十进制数（101000）B = （ ）D （11．0101）B = （ ）D5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）= （ ）B = （ ）O = （ ）H（254．25）= （ ）B = （ ）O = （ ）H6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（—42）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。
8．当j i ≠时，同一逻辑函数的最小项=⋅j i m m _________；两个最大项=+j i M M ___________。
9．（43.5）10=（_________）2=（_________）16。
10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。
11.将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码13.把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与数字逻辑》练习题一一、填空1．将下列二进制数转为十进制数（1001011）B = （ ）D （11．011）B = （ ）D2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3．把下列4个不同数制的数D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的次序排列（）>（ ）>( )>( ) 。
将下列各式变换成最简与或式的形式=+B AB （ ）=+AB A （ ）=++BC C A AB （ ）4．将下列二进制数转为十进制数（101000）B = （ ）D （11．0101）B = （ ）D5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）= （ ）B = （ ）O = （ ）H（254．25）= （ ）B = （ ）O = （ ）H6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（—42）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。
8．当j i ≠时，同一逻辑函数的最小项=⋅j i m m _________；两个最大项=+j i M M ___________。
9．（）10=（_________）2=（_________）16。
10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。
11.将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码13.把下列4个不同数制的数D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。
14.对于D 触发器，欲使Qn+1=Qn ，输入D=（ ），对于T 触发器，欲使Qn+1=Qn ，输入T=（ ）15.一个512*8位的ROM 芯片，地址线为（ ）条，数据线为（ ）条。
16.对32个地址进行译码，需要（ ）片74138译码器。
17.存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。
18.将下列各式变换成最简与或式的形式 （ ） （ ） （ ）19．五级触发器的进位模数最大为（ ）进制。
20.十进制数（）10转换成十六进制数是（ ），转换成二进制数是（ ），转换成八进制数是（ ），转换成8421BCD 码为（ ）。
21.将二进制1100110转换成余3码为（ ），转换成格雷码为（ ）。
22.设真值X= —0101，则X 的原码为（ ），反码为（ ），补码为（ ）。
23.卡诺图是（ ）的一种特殊形式。
利用卡诺图法花剑逻辑函数比（ ）法更容易得到简化的逻辑函数表达式。
24.函数L=AC+BC 的对偶式为：（ ）。
25.一个1024*16位的ROM 芯片，地址线为（ ）位，数据线为（ ）位。
26.对于JK 触发器，若J=K ，可完成（ ）触发器的逻辑功能。
27.组合逻辑电路中部包含存储信号的（ ）元件，它一般是由各种（ ）组合而成的。
28.对64个地址进行译码，需要（ ）片74138译码器。
+AC 化成最小项的形式为（ ）。
30.将变换成或非的形式为（ ）。
31.数制转换10=( )2 2=( )1032.将下列有符号的十进制数转换成相应的二进制数真值﹑原码﹑反码和补码 (+11/32)=( )真值=( )原码 =( )反码=( )补码(-15/64)=( )真值=( )原码 =( )反码=( )补码 33.把下列3个数D ﹑(27A)H ﹑(67)O 按从大到小的次序排列 ( )>( )>( )34.已知二进制数1100101，将其转换成格雷码为( )。
35.已知格雷码编码为1100101，将其转换成二进制数为( )。
26.将下列二进制数转为十进制数（101001）B = （ ）D （110．1001）B = （ ）D 36.将下列十进制数转为二进制数，八进制数和十六进制数（51）= （ ）B = （ ）O = （ ）H （5．3125）= （ ）B = （ ）O = （ ）H 37.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+104）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 （—39）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码 38.将下列各式变换成最简与或式的形式 A +B =A + AB = A + A B = （A + B ）（A +C ）=二、选择题1． 和二进制数等值的十六进制数学是( )。
(A) (B) (C) (D) 2． 是8421BCD 码的是（ ）(A)1010 (B)0101 (C)1100 (D)1111 3．和二进制码1100对应的格雷码是（ ） (A)0011 (B)1100 (C)1010 (D)0101 4． 如右图，电路实现的逻辑功能F=（ ） (A)AB (B)0 (C)A+B (D)15． TTL 电路中，高电平V H 的标称值是（ ） (A) (B) (C) (D)5V6． 和逻辑式ABC A +__相等的式子是( ) (A)ABC (B)1+BC (C)A (D)BC A +___7． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ） (A) 任何时候最多只能有一个电路处于三态，其余应处于工作态。
(B) 任何时候最多只能有一个电路处于工作态，其余应处于三态。
(C) 任何时候至少要有两个或三个以上电路处于工作态。
(D) 以上说法都不正确。
8． A+B+C+__A +A __B =（ ）(A)A (B) __A (C) 1 (D)A+B+C 9． 下列等式不成立的是（ ）(A)B A B A A +=+__(B)(A+B)(A+C)=A+BC (C) AB+AC+BC=AB+BC (D)1________=+++B A AB B A B A 10．) (F ,)6,5,4,3,2,1,0(C)B ,,F(A ==∑则m(A)ABC (B)A+B+C (C)______C B A ++ (D) ______C B A三、简答（8分）2、（1）化简下面的式子（6分） ∑∑+=)11,10()14,13,9,8,7,6,5,2,1,0(),,,(d m D C B A L（2）分析此组合逻辑电路的逻辑功能（7分）3、分析以下电路，说明电路功能。
（10分）4.分析以下电路，说明电路功能。
（10分）四、化简题1.将逻辑函数BC D C AB B A D C B F +++=转化为最小项表达式。
2.卡诺图法化简逻辑函数D A D C A D C B A D C B A D C B A F +++=),,,(。
3． 将图示波形作用在维持阻塞JK 触发器上，试画出触发器Q 端的工作波形（设初态0=n Q ）。
五、组合逻辑设计题1．3－8译码器的各输入端的连接情况及第六脚输入信号A 的波形如下图所示。
试画出输出Y Y Y Y Y 54310,,,,引脚的波形。
（10分）。
CP J K Q2．在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3-8译码器和逻辑门设计上述要求的组合逻辑电路。
（10分）3．设计一个组合逻辑电路，其功能是将8-4-2-1 BCD码转换成余3码，门电路不限。
画出真值表并写出相应的逻辑表达式即可。
（注：余3码= BCD码+ 0011）（12分）4．设计一个四位格雷码变二进制数的转换电路，推出相应的逻辑表达式即可（12分）5．（6分）用74LS151（8选一数据选择器）实现三人表决电路（即三人表决一件事，按照少数服从多数的原则）。
6．设计一个组合电路，用来判断输入的四位8421BCD码A，B，C，D当其值大于或等于5时，输出为1，反之输出为0。
写出逻辑表达式即可六、组合电路分析题1．已知逻辑电路如下图所示，分析该电路的功能。
2、分析下图组合逻辑电路功能。
（10分）3．已知电路如图所示。
（其中，触发器为上升沿触发的边沿型D触发器。
）（1）写出状态方程；（2）画出电路的状态转换图（3）根据状态转换图，说出电路的逻辑功能，检查电路能否自启动。
（18分）4．试分析如下电路，写出F的表达式。
(10分)5．分析下图，写出F的表达式。
(15分)__________CBCABA6．下图中设初态0000ABCDQQQQ，试分析该电路。
(15分)____CBABA《数字电路与数字逻辑》练习题二一、填空题1.（2=（）16=（）10(-1101)2=（）原码=（）补码（75)10=（）8421BCD=（）余3码2.触发器有个稳态，存储8位二进制信息要个触发器。
3.米利型时序电路输出信号与和有关,没有输入变量的时序电路又称型电路。
4.如果某计数器中的触发器不是同时翻转，这种计数器称为计数器，n进制计数器中的n表示计数器的，最大计数值是。
5.A/D转换的基本步骤是﹑﹑﹑四个步骤。
6.半导体存储器从存，取功能上可以分为和。
二、单项选择题1．在下列（）输入情况下，与非运算的结果等于逻辑0。
①全部输入0 ②仅有一端输入0③全部输入1 ④仅有一端输入12．下列器件中，属于组合逻辑电路的是（）。
①计数器和全加器②寄存器和比较器③计数器和寄存器④全加器和比较器3．一个8421BCD码计数器，至少需要（）个触发器。
① 3 ② 4 ③ 5 ④ 104．一个16选一数据选择器，其地址输入端有（）个。
① 1 ② 2 ③ 4 ④ 85．不符合常用逻辑关系的说法是（）。
①有0出0，全1出1 ②有0出1，全1出0③有1出1，全0出0 ④有0出0，有1出16．将JK触发器转换成D）。
①与非门②异或门③连接线④非门D三、判断题1．一个逻辑函数的对偶式只是将逻辑函数中的原变量换成反变量，反变量换成原变量。
2．卡诺图方格中1所对应的最小项之和组成原函数。
3．维持阻塞D触发器克服了空翻。
4．双向移位寄存器电路中没有组合逻辑电路。
5．集电极开路门有高电平、低电平、高阻等状态。