华中科技大学电子技术基础 数字部分 课件

扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 驱动门的所带负载分为灌电流负载和拉电流负载两种情况: （a)带灌电流负载
1 1 0 电流方向? 1 1
IOL= nIIL
IIL
…
灌电流
1
IIL n个
N OL
=
IOL (驱动门) IIL (负载门)
(b)带拉电流负载
0 1 1 电流方向? 1 0
许波动的范围。它表示门电路的抗干扰能力
负载门输入高电平时的噪声容限：
VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。
驱动 1门
vo
噪声
vI
负载门
1
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大 值时允许正向噪声电压的最大值
VGS4
Rd vO
iC
VCC Rc
Rb vI
Rc vo
饱和区
VGS3 VGS2
O
VGS1
截止区
vDS / V
vCE VCC
工作在可变电阻区:输出低电平 工作在饱和区:输出低电平
工作在截止区:输出高电平
工作在截止区:输出高电平
场效应三极管
利用电场效应来控制电流的三极管，称为场效应 管，也称单极型三极管。
结型场效应管 场效应管分类
绝缘栅场效应管
只有一种载流子参与导电；
场效应管特点 输入电阻高； 工艺简单、易集成、功耗小、体积小、 成本低。
绝缘栅型场效应管
由金属、氧化物和半导体制成。称为金属-氧化物-半 导体场效应管，或简称 MOS 场效应管。
特点：输入电阻可达 109 Ω 以上。
类型
N 沟道 P 沟道
路空载时电源总电流ID与电源电压VDD的乘积。 对于TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低，CMOS门电路的动态功
耗为
PD=FCPDVDD2
5. 延时−功耗积
是速度功耗综合性的指标.延时−功耗积，用符号DP表示
6. 扇入与扇出数
DP=TpdPD
扇入数：取决于其的输入端的个数。
0A B
EF
VTH
vI / V
2. CMOS反相器的特点
+10V
vi
0V
+VDD
+10V S2 TP
D2
D1 vO
当 υI=0V时
i D
VSGP≈ VDD
VGSN≈ 0
O
当 υI=VDD时
工作点
vO
iD
VSGN≈ VDD
S1 TN
工作点
O
VSGP≈ 0 vO
1、静态功耗极小（微瓦数量级） :T1和T2总有一个是关断的, 而且内阻极高。
4000系列
速度慢 与TTL不 兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度更快 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
2、CMOS反相器的工作速度
带电容负载
VDD
输出从低电平
跳变为高电平
VDD
输出从高电平 跳变为低电平
VDD
iDP
TP vI
vI=0V vO
TN
iDN
CL
iDP vO vI
CL
iDP
TP
vO
TN
iDN
CL
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平பைடு நூலகம்延迟时间：10 ns。
3.1.3 其他CMOS门电路
+VDD
vO / V
TP
VDD A B
电压传输特性
+
vI
-
iD
vO
TN
C
0
DE F
VTH
vI / V
CA阈DB值、段电E：F压：段：
iD / mA
C D 电流传输特性
管截的止T漏状VNT、极态HTT=电，Np0、流均故.5T达导VPi总DD到通D≈有最，0一大流。个值过为两iD = iD（（maVx)D。D = 3 ~ 18 V）
D1 vO
2、列出真值表S；1 TN 3、确定逻辑 功能。
vi vGSN vGSP TN TP vO
0 V 0V -10V 截止 导通 10 V
10 V 10V 0V 导通 截止 0 V
逻辑真值表
逻辑表达式
vi (A)
0 1
vO(L)
1 0
逻辑图
A
L= A
1L
2. CMOS反相器的传输特性
vO = f (vI )
截止
D vO
G
vI
CI
S
vI < VTP
vO = VOL = −VDD
3.1.4 CMOS 反相器
V
D
＞
D
(
V
T
N
+
VTP
)
1、工作原理
VTN = 2 V VTP = − 2 V
电路逻辑功能分+析VD:D
+10V
1、列出电路状态S2 表TP； （根据输入确定半导
+1体0V器件开关状态D及2 输
0V出电v平i ）
IOH= nIIH
IIH …
拉电流
1
IIH
n个
N OH
=
IOH (驱 动 门 ) I IH (负 载 门 )
如NOH= NOL则取两者的最小值为门的扇出系数
各类数字集成电路主要性能参数的比较
电路类型
电源电 压/V
传输延 迟时间
/ns
静态功耗 /mW
功耗－延迟 积/mW-ns
直流噪声容限 VNL/V VNH/V
1、CMOS 与非门
(a)电路结构 (b)工作原理
+VDD +10V A B TN1 TP1 TN2 TP2 L
TP2
A 01
vA
B 01
vB
TP1 L vL
TN1
TN2
00 01 10 11
截止 导通 截止 导通 1 截止 导通 导通 截止 1 导通 截止 截止 导通 1 导通 截止 导通 截止 0
P 沟道增强型 MOS 管: VGS <0
VGS > VTP VGS < VTP
MOS管导通 MOS管截止
5). MOS管的开关作用
a)N 沟道增强型 MOS 管)：
+VDD 导通
截止
RD
D G
vD
ROON约在1k以
内，与GVGS的
vO
vI
D vO vI
B
v CI RON 大小有关. CI
I
G 栅极S与衬底之间存
1 高、低电平产生的原理
当S闭合，υO= 0 V
(低电平)
当S断开，υ O= +5 V (高电平)
vI
理想的开关应具有两个工作状态： 接通状态：要求阻抗越小越好，相当于短路。 断开状态：要求阻抗越大越好，相当于开路。
+5 R
vo S
2.产生的高、低电平半导体器件
VDD
VCC
iD/mA可变电阻区
vI
P
(2) VDS = 0，0 < VGS < VT
VGS
P 型衬底中的电子被吸 S
G
D
引靠近 SiO2 与空穴复合， 产生由负离子组成的耗尽层。 增大 VGS 耗尽层变宽。
N+ −− −− −− N+
N 型沟道 P 型衬底
(3) VDS = 0，VGS ≥ VT 由于吸引了足够多的电子，会在耗尽层和 SiO2 之间形成
N 型导电沟道(反型层)
VGS 沟道宽度
RDS
VTN 为开始形成反型层所需的 VGS，称开启电压。
(4) VDS 对导电沟道的影响 (VGS > VT)
a. VDS =V
导电沟道呈现一个楔形。 漏极形成电流 ID 。
b. VDS增加,当 VGD = VT
靠近漏极沟道达到临界开 启程度，出现预夹断。
c. VDS 继续增加
VDVDVDDDD
VGVGVGGGS
S SS
G GG
DD
N+NN++
N+NN++
P 型P 衬型底衬夹底断区 P 型衬底
BB
由于夹断区的沟道电阻很大，VDS 逐渐增大时，导电 沟道两端电压基本不变，ID 因而基本不变。
3)特性曲线( N 沟道增强型 MOS 管)
iD
D
G
+ VGSS
漏极 D
P+
P+
N 型衬底
D G
S
2. 工作原理
绝缘栅场效应管利用 VGS 来控制“感应电荷” 的多少，改变由这些“感应电荷”形成的导电沟道 的状况，以控制漏极电流 ID。 (1)VGS = 0 •漏源之间相当于两个背靠背的 PN 结，无论漏源之间 加何种极性电压， ID = 0
S
GD
S
D
N+
N+
50% 输入
t
PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC 74HCT 74LVC 74AUC VDD=5V VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
输出 90%
50%
10%
t
f
90%
50% 10%
t
r
4. 功耗
静态功耗指的是当电路没有状态转换时的功耗，即门电
+VDD
+ vI
-
TP iD
vO
TN
vO /V
VDD A B C
转折电压
0
DE F
VTH
vI /V
VTN
VTP
TNCDB、DECT、AT段段PPBE:：均：F段导工v段：通I 作v>：Ivv⇒vOI在=T<=N截0饱V.,V5止T和DVNTvDD区O，ND、略T导,TNi下D通N: v≈截降截（O0↓止。止，可↓、变⇒⇒功T电耗导iPD阻导极通↑区通=小）i，。D(m，ax)。
VNL =VIL(max)－VOL(max)
VOH VOH min
VIH
VNH
驱动门
VIH min负载门
VIL max
VOL V maxNL
VOL
VIL
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
CMOS电路传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
S
v > 在电容CI，其容量约
为几法。
I VTN
开启电压 VTN >0
vO = VOL ≈ 0 V
S
vI < VTN
vO =VOH =VDD
b. P 沟道增强型 MOS 管
-VDD RD
vI G
D vO
B
S
开启电压 VTP<0
导通
D
vO
G
vI
CI RON
s
VI > VTP vO =VOL ≈ 0 V
74系列
速度慢 功耗大
74LS系列
速度不变 功耗降低
74AS系列
速度提高 功耗相当
74ALS
速度更加快 功耗也增加
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
vO /V 高电平
1 vO
驱动门 G1
vO
输出
+VDD
高电平
VOH(min)
输出 低电平
VOL(max) 0
G1 门 vO 范围
30
0.135 0.130 0.8
VDD=5V
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5
5
3.1.3 MOS开关及其等效电路
增强型 耗尽型
增强型 耗尽型
耗尽型场效应管:VGS = 0时漏源间存在导电沟道的MOS管 增强型场效应管:VGS = 0时漏源间不存在导电沟道的MOS管
N 沟道增强型 MOS 场效应管 1. 结构
源极
栅极 漏极
S
SiO2 G
D
D
N+
N+
P 型衬底
G S
P 沟道增强型 MOS 场效应管
源极 S
栅极 SiO2 G
3 逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 正负逻辑问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用HDL描述逻辑门电路
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1.1 数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS门 PMOS门 CMOS门
各种系列逻辑电路的发展状况
MOS技术的进步
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
如N个NMOS 管串联?
与非门
A& B
Y = AB
2. CMOS 与门 Y = AB = AB
输出逻 辑摆幅
/V
CT54/74 ＋5 10
15
TTL
CT54LS/74LS ＋5 7.5
2
150
1.2 2.2 3.5
15
0.4 0.5 3.5
HTL
＋15 85
30
2550
7 7.5 13
CE10K系列 －5.2 2
25
ECL
CE100K系列 －4.5 0.75
40
50
0.155 0.125 0.8
vI 1
负载门 G2
+VDD
vI
输入
高电平
VIH(min)
VIL(max)
输入 低电平
0 G2 门 vI 范围
不稳定区
低电平
0
vI /V
输入低电平的上限值
VIL(max)
输入高电平的下限值
VIL(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
2. 噪声容限
噪声容限：在保证输出电平不变的条件下，输入电平允
+ VDS -
iD /mA
4
可 变
3
电 阻
2区
1
vGS = 6V
饱和区
5V
4V 3V
iD /mA vDS = 6V
4 3
2 1 VTN
0 2 468
截止区 输出特性
10开v启DS电/V 压0
VT= 2 V
2 4 6 vGS /V 转移特性
N 沟道增强型 MOS 管: VGS >0
VGS >VTN MOS管导通 VGS <VTN MOS管截止