西电 数电大作业
西电教改数电大作业
一、八人抢答器1、用到的电子元件74LS147D、7404N、74LS175D、带译码电路的数码管DCD_HEX_DIG_GREEN、单刀双掷开关、单刀单掷开关、5V电源、矩形波信号源、导线若干2、总电路图3、仿真结果4、逻辑分析图二、8位数据的并/串及串/并转换电路1、串联输入并联输出电路（1）用到的电子元件74LS194D、7405N、字信号发生器、信号发生器、逻辑分析仪、5V电源、导线若干（2）总电路图(3)仿真结果及逻辑分析图2、并联输入串联输出（1）用到的电子元件74LS151D、逻辑分析仪、数字信号发生器、导线若干（2）总电路图（3）仿真结果三、模150计数器1、所用电子元件：74LS161D两片、74LS151D三片、带译码电路的数码管DCD_HEX_DIG_GREEN两个、5V 1W灯泡三个、7404N若干、74LS08D若干、7432N一个、AND4两个、7430N两个、5V 电源、逻辑分析仪、导线若干2、总电路图3、仿真结果如图所示，此时数码管显示32，代表中室的灯亮。
4、功能分析⑴计数部分：采用同步清零法实现。
两片74LS161D通过级联构成八位二进制数，数码管构成两位十六进制数。
计数器从0计数至149共150个状态，数码管显示从00到95（10010110为过渡态）。
⑵同宿舍学号显示部分：对左中右室分别利用8选1MUX以及与非门等实现各宿舍舍友学号的选择功能。
当计数器输出左室舍友的学号45-48即00101101-00110000时，数码管显示2d-30，此过程左室的灯亮；当计数器输出中室舍友的学号49-50即00110001-00110100时，数码管显示31-34，此过程中室的灯亮；当计数器输出右室舍友的学号53-56即00110101-00111000时，数码管显示35-38，此过程右室的灯亮。
否则输出为0，即灯都不亮。
5、逻辑分析图。
西安电子科技大学数字信号处理大作业
数字信号处理大作业班级：021231学号：姓名：指导老师：吕雁一写出奈奎斯特采样率和和信号稀疏采样的学习报告和体会1、采样定理在进行A/D信号的转换过程中，当采样频率fs.max大于信号中最高频率fmax的2倍时(fs.max>2fmax)，采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5～10倍；采样定理又称奈奎斯特定理。
(1)在时域频带为F的连续信号 f(t)可用一系列离散的采样值f(t1),f(t1±Δt)，f(t1±2Δt)，...来表示,只要这些采样点的时间间隔Δt≤1/2F，便可根据各采样值完全恢复原始信号。
(2)在频域当时间信号函数f(t)的最高频率分量为fmax时,f(t)的值可由一系列采样间隔小于或等于1/2fo的采样值来确定,即采样点的重复频率fs ≥2fmax。
2、奈奎斯特采样频率(1)概述奈奎斯特采样定理：要使连续信号采样后能够不失真还原，采样频率必须大于信号最高频率的两倍（即奈奎斯特频率）。
奈奎斯特频率（Nyquist frequency）是离散信号系统采样频率的一半，因哈里·奈奎斯特（Harry Nyquist）或奈奎斯特－香农采样定理得名。
采样定理指出，只要离散系统的奈奎斯特频率高于被采样信号的最高频率或带宽，就可以真实的还原被测信号。
反之，会因为频谱混叠而不能真实还原被测信号。
采样定理指出，只要离散系统的奈奎斯特频率高于采样信号的最高频率或带宽，就可以避免混叠现象。
从理论上说，即使奈奎斯特频率恰好大于信号带宽，也足以通过信号的采样重建原信号。
但是，重建信号的过程需要以一个低通滤波器或者带通滤波器将在奈奎斯特频率之上的高频分量全部滤除，同时还要保证原信号中频率在奈奎斯特频率以下的分量不发生畸变，而这是不可能实现的。
在实际应用中，为了保证抗混叠滤波器的性能，接近奈奎斯特频率的分量在采样和信号重建的过程中可能会发生畸变。
2020秋西安电子科技大学《数字逻辑电路》大作业期末试题及答案
学习中心/函授站_姓名学号西安电子科技大学网络与继续教育学院2020 学年下学期《数字逻辑电路》期末考试试题（综合大作业）题号一二三四总分题分30 10 30 30得分考试说明：1、大作业试题于2020 年10 月15 日公布：（1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷；（2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷；（3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（每小题2 分，共40 分）1、下列各数中与十进制数101 不相等的数是（ D ）。
A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）162、八进制数（35）8的8421BCD 是（ B ）。
A．0011 1000B．0010 1001C．0011 0101D．0010 11003、为使与非门输出为1 则输入（ A ）。
A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可4、函数F AC BC AB与其相等的表达式是（ B ）。
A．BC B．C+AB C．AC AB D．AB5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。
A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=0116、四变量的最小项ABCD 的逻辑相邻项是（ A ）。
A ．ABCDB ．ABCDC ．ABCD D ．ABCD 7、函数 F ABC B .C (A D )BC 的对偶式是（ C ）。
A ．G (A B C )(B C )(AD B C )B ．G A BC (B C )ADB CC ．G A B C (B C )(AD B C )D ．G A BC (B C )AD B C8、FA B C ADE BDE ABC 的最简式为（ A ）。
西电电院模电大作业
模拟电子线路仿真作业1、同相比例放大器〔运放开环增益为A=2，限幅电压|U|=12V〕情况一：信号源为幅值是3V的正弦波情况二：信号源为幅值是5V的正弦波2、反相比例放大器〔运放开环增益为A=-4，限幅电压|U|=12V〕情况一：信号源为幅值是2V的正弦波情况二：信号源为幅值是5V的正弦波3、电压跟随器〔限幅电压|U|=12V〕信号源为幅值是7V的正弦波4、反相相加器〔运放开环增益均为A=-1，限幅电压|U|=12V〕情况一：信号源分别为为幅值是2V、3V、4V的三角波情况二：信号源分别为为幅值5V、6V、7V的三角波5、同相相加器〔限幅电压|U|=12V〕情况一：信号源分别为为幅值3V、5V的正弦波情况二：信号源分别为为幅值6V、8V的正弦波6、相减器〔限幅电压|U|=12V〕情况一：U1=9V，U2=6V情况二：U1=1V，U2=9V7、积分器输入为正弦波时情况一：输入电压U=4V时情况二：输入电压U=13V时输入为三角波时刚开始出现的非稳态情况一：输入电压U=4V时输入为方波时情况一：输入电压U=3V时情况三：输入电压U=10V时8、差动积分器正弦波情况一：输入电压分别为：U1=3V U2=2V情况二：输入电压分别为U1=8V U2=2V三角波情况一：输入电压分别为：U1=3V U2=2V方波情况一：输入电压分别为：U1=3V U2=2V9、微分器正弦波输入电压U=10V三角波输入电压U=12V方波输入电压U=12V10、一阶无源低通滤波器幅频特性：相频特性：1.反相输入一阶有源低通滤波器输入信号是振幅为10v，频率为50Hz的正弦信号C1=1μF，R1=1kΩ，R2=2kΩ，电源电压为12v 幅频特性：相频特性：2.同相输入一阶有源低通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=1kΩ，R4=2kΩ幅频特性：相频特性：3.二阶有源低通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=R4=1kΩ，C1=C2=1μF幅频特性：相频特性：4.二阶有源带通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号，R1=R2=R3=R4=R5=1kΩ，C1=C2=1μF幅频特性：相频特性：5.二阶有源带阻滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=R3=R4=1kΩ，R5=0.5kΩ，C1=C2=1μF，C3=2μF 幅频特性：相频特性:6.一阶全通滤波器输入信号是振幅为5v,频率为50Hz的正弦信号R1=R2=1kΩ，R3=2kΩ，C1=1μF幅频特性：相频特性：。
西安电子科技大学2021春 数字逻辑电路(大作业)题目
学习中心/函授站_姓 名学 号西安电子科技大学网络与继续教育学院2021学年上学期《数字逻辑电路》期末考试试题（综合大作业）题号 一 二 三 四 总分 题分 30104020得分考试说明：1、大作业试题于2021年4月23日公布：（1）学生于2021年4月23日至2021年5月9日在线上传大作业答卷； （2）上传时一张图片对应一张A4纸答题纸，要求拍照清晰、上传完整； 2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（本大题共15小题，每小题2分，共30分） 1．二进制数(1011001.001)2 对应的十进制数是（ ）A ．(87.125 )10B ．(59.2 )10C ．(89.125) 10D ．(131.1)102．将(01000011.00101000)5421BCD 转换成十六进制数为（ ）A ．(2A.3)16B ．(2B.4)16C ．(2C.2)16D ．(2B.1)16 3．逻辑表达项的逻辑相邻项是（ ） D C B A A ．B ．CD ．D ABC D C B A CD B A D A 4．逻辑函数的最简与非式为（ ） C B A C B A C B A F ⋅+++⊕=)()( A ． B . C . D. C B B A ⋅⋅C B AB ⋅BC B A ⋅C B B A ⋅⋅5．已知，使F=1的取值为（ ）B BD AD CD ABC F ++++=A ．ABC=011B .BCD=111C ．BC=11D .BD=006．逻辑函数对偶函数为（ ）D B C A BD F ⋅++=A ． B .))()((D B C A D B F +++=))()((D B C A D B F +++=C ．D .D B C A D B F +++=D B C A D B F +++=7．电路如图1.1所示，输出函数F 的表达式为（ ）A ．B ． BC C A F +=BC C A F ⋅=C ．D ．BC F ⋅=BC C A F +=8．函数的最简或非表达∑∑+=dF )14,10,8,3()12,6,5,4,2,1,0(式为（ ）A ．B .C AD F ++=C A D F ++=C ．D .F +++=F +++=9．在TTL 电路中，能实现“线与”逻辑的是（ ）A ．OC 门B .异或门C ．TS 门D .与或非门10．如果把JK 触发器的输入端J=K=1，该触发器就转换为（ ）A ．DB .C ．RSD .JK'T 11．8级触发器组成的计数器，其最大计数模是（ ）A. B.8 C. D . 1682=⨯6482=25628=12．下列逻辑部件属于时序逻辑电路的是（ ）A ．数据分配器B.译码器C.移位寄存器D .数据比较器13．由555定时器构成的单稳态触发器，其暂态时间t w 为（ ）A ．0.7RCB .RCC ．1.1RCD .1.4RC14．n 位环形移位寄存器的无效状态数是（ ）A . B. C .n D.2nn n -2n n 22-15．下列说法中，哪一种是正确的（ ）A.单稳态电路可以作为方波产生器B.施密特电路可以定时F图1.1C.多谐振荡器可以将非矩形波矩形波D.施密特电路可以作为幅度鉴别器二、填空题（本大题共5小题，每小题2分，共10分） 16．十进制的4用余3BCD 码表示其代码是 。
西电电院数电大作业
数电大作业学院：电子工程学院选题一：交通灯一、设计要求为了确保十字路口的车辆顺利畅通地行驶，往往都采用自动控制的交通信号灯来进行指挥。
其中红灯亮，表示该条道路禁止通行；黄灯亮表示暂时的停车，等待信号；绿灯亮表示可以通行。
1.设计一个十字路口交通信号灯控制器，其要求如下：设南北方向的红、黄、绿灯分别为r，y，g；东西方向的红、黄、绿灯分别为R，Y，G，满足图1 的工作流程并且可以并行工作：g（R）→r（G），黄灯用于提示绿灯变为红灯或者绿灯变为红灯。
2.满足两个方向的工作时序：其中令东西方向为主干道方向，绿灯亮30秒，红灯亮20秒，黄灯5秒；南北方向为支线，绿灯20秒，红灯30秒，黄灯5秒。
3.十字路口要有数字显示装置（数码管），作为时间提示，以便人们更直观地把握时间。
二、方案1、总体设计方案分析系统的逻辑功能需求后，交通灯控制系统将主要由以下几个部分构成：定时脉冲发生器、状态机、控制器、译码器、延时器、彩灯。
定时脉冲发生器发出以1S为单位的定时脉冲，状态机控制交通灯红、绿、黄状态的变化，而控制器将控制数码管的倒计时，并将对状态机进行反馈。
延时器、译码器与交通彩灯将由状态机的输出信号进行相应的信号灯变化。
总体设计框图如下：为实现倒计时功能，可由555芯片设计一个1S为周期，50%占空比的脉冲电路，以控制控制器的时钟。
3、状态机设计将图一的四个状态分别以00、01、11、10表示，则可用双D触发器构成一个简单的状态机21124、控制器设计控制器主要实现倒计时功能，但普通计数器只有正向计数功能，固在计数输经过分析上表，其中每个状态的初始值都可由状态机的输出状态进行置数。
7610321212D5=Q1与非Q2 。
5、延时、译码、及信号灯设计信号灯同样可由状态机的输出信号控制，其中用“1”表示灯亮，“0”表示由译码器的两个输出脚经过或门得到。
但是，为了实现在29、04、19秒变灯还必须在状态机与译码器之间加上一个延时器，当变灯信号到达后，延时一秒，再经由译码器控制信号灯变化，而这同样也可以由一个双D触发器实现。
西电数电大作业设计(2)
汽车尾灯控制电路一、mutisim简介1.1 概述Multisim是Interactive Image Technologies (Electronics Workbench)公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
Multisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。
凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。
借助专业的高级SPICE 分析和虚拟仪器，您能在设计流程中提早对电路设计进行的迅速验证，从而缩短建模循环。
与NI LabVIEW和SignalExpress软件的集成，完善了具有强大技术的设计流程，从而能够比较具有模拟数据的实现建模测量。
二：设计要求与思路2.1 设计目的与要求设计目的：设计一个汽车尾灯控制器，实现对汽车尾灯状态的控制。
设计要求：在汽车尾部左右两侧各有3个指示灯（假定用发光二极管模拟），根据汽车运行的状况，指示灯需具有四种不同的状态：①汽车正向行驶时，左右两侧的指示灯处于熄灭状态。
②汽车向右转弯行驶时，右侧的三个指示灯按右循环顺序点亮③汽车向左转弯行驶时，左侧的三个指示灯按左循环顺序点亮④汽车临时刹车时，左右两侧指示灯处于同时闪烁状态2.2设计思路与构想总体设计思路与构想：初步确定本次设计实验分为三个步骤进行：第一步设计出秒脉冲电路，第二步设计三进制电路，第三步控制开关的状态组合。
2.2.1汽车尾灯显示状态与汽车运行状态的关系为了区分汽车尾灯的4种不同的显示模式，需设置2个状态控制变量。
假定用开关K1和K0进行显示模式控制，可列出汽车尾灯显示状态与汽车运行状态的关系，如表2.1所示。
表2.1汽车尾灯和汽车运行状态2.2.2汽车尾灯控制器功能描述在汽车左右转弯行驶时由于3个指示灯被循环顺序点亮，所以可用一个三进制计数器的状态控制译码器电路顺序输出高电平，按要求顺序点亮3个指示灯。
西电模电大作业(终极版)
其中，通道 A 为输入电压 ui=ui1-ui2，通道 B 为输出电压 uo，由图知，仿真放大倍数为
9.998V 99.98 100 100.000mV
即仿真值在误差允许范围内等于理论值，故实验成功。
Auf3=10 时，RG3=2.22MΩ，仿真电路如图 1-2-7 所示：
9
图 1-2-7 用 INA133U 构建的增益可调电路仿真图（Auf3=10）
图 1-2-11 信号源 ui1、ui2 参数（Auf4=1）
仿真结果如图 1-2-12 所示：
13
图 1-2-12 用 INA133U 构建的增益可调电路仿真结果（Auf1=1） 其中，通道 A 为输入电压 ui=ui1-ui2，通道 B 为输出电压 uo，由图知，仿真放大倍数为
3.999V 0.99975 1 4.000V
一、集成运算放大器基本应用
1、仪用放大器（数据放大器）
仪用放大器又称数据放大器，电路如图 1-1-1 所示。该电路由三个运算放大器（A1~A2） 组成，A1、A2 组成同相比例放大器，输入电阻大，且电路完全对称，A3 组成相减电路。
ui2
+ A1 R1
uo2
R2
R3
RG R1
(uo1-uo2)
A3 +
现用高速、高精度的差分放大器 INA133 构建以上电路，其中 A3 为 INA133U，A1、A2 均为 UA741CD。此时，R2=R3=25kΩ,选取 R1=10MΩ,RG=20MΩ。总增量为
Auf
UO 2 10 M 25k (1 )2 ui1 ui 2 25k 20 M
7
图 1-2-4 用 INA133U 构建的增益可调电路仿真图（Auf2=100） 其中 uo1(XFG1)为振幅=105mV、频率=10Hz 的正弦波，uo2(XFG2)为振幅=5mV、频率 =10Hz 的正弦波。 仿真结果如图 1-2-5 所示：
西电数电大作业
西电数电大作业本页仅作为文档页封面，使用时可以删除This document is for reference only-rar21year.March数电作业设计报告一、八人抢答电路设计要求：1.抢答器编号1到8，相应的抢答器被按下时其编号会在数码管上显示，此时其他抢答器的操作将被封锁；2.具有每次抢答之前的手动清零功能；3.清零后新一轮抢答开始，倒计时30秒，若30内无抢答器被按下，则红灯亮一下示意此次抢答无效；具体结构展示：1）抢答电路如图：初始状态：按下抢答器按键后：按下清零按键后：首先将八个抢答器的状态等效一组状态码，采用74LS148（8线-3线优先编码器）进行编码输出，输入端选取0到7位对应八个抢答器，由于输出范围为000~111，所以输出端加74LS283（超前进位加法器）将输出每项加0001，此时输出范围为0001~1000，输送给数码管以显示组号；为了实现当有抢答器按下是其他抢答器被封锁的功能，采用74LS175（四D触发器）以及一个D触发器以及一个四输入与非门构成锁存器，连接方式如图。
当有抢答器被按下的时候编码器从EO 端端同时产生一个上升脉冲，送入4D触发器的时钟端，为了让时钟捕捉到触发器输入端的序列，使用D触发器对EO端的脉冲进行延时。
最终当信号序列送入数码管后，四个Q输出端通过一个与非门连接编码器的使能端EI，当有信号序列输入时，与非门输出为1，编码器被禁止工作；需要清零时按一下与触发器clear端相连的开关，此时四D触发器Q输出端全部置1，与非门输出为0，编码器工作，等待接收信号；2）计时电路如图：采用两片74LS160（十进制计数器）整体置数法构成模三十计数器，计数范围为000000001 ~ 0011 0000，输出端连接数码管显示。
三十秒计数结束的时若仍没有抢答器被按下，则红灯亮，此次抢答无效。
3）总电路如图：抢答电路与计时电路连接的关键在于：1.四D触发器Q输出端进过与非门后再过一个反相器与两片计数器的一个允许控制端相连，以达到控制计数器是否工作的目的；2.四D触发器清零端与计时器的反馈相与之后送给置数端，以确保每次清零后计数从零开始。
西电数电大作业(数字时钟电路)
一、数字时钟电路（显示时：分：秒；CP频率f=1Hz）
该电路由6个计数器、6个带编译的译码显示管及一些门电路组成。
其中U9、U11、U25为模10计数器，从0000到1001计数，显示管也可以从0显示到9,：U10、U12为模6计数器，从0000计数到0101，显示管可以显示0到5；U26为模3计数器。
整体为3*10*6*10*6*10，恰好符合时钟，只需在时间为23时59分59秒时所有计数器需重新预制为0，运用反馈电路当U26为0010、U25为0011时用三端与非门预置所有计数器为0.
电路图见下一页。
图中时间显示为15时19分06秒。
二、8位数据的并/串及串/并转换电路
该电路是由六个移位寄存器74LS194及一些门电路构成并联输入从U2的A端、U1的D、C、B、A、U4的D、C、B8个端口并联输入，图中输入分别为10101010，经寄存器八次右移后在输出端为U2的QA端变为串联信号，在示波器图中可以看到其串联输出信号（第一个信号）。
串联信号又从U8的右移串行数据输入端输入，同样经8次右移后分别在U9的QD、Qc、QB、QA端及U8的QD、QC、QB、QA端并联输出。
如此便实现了8位数据的并/串及串/并转换。
注：示波器图中，第一个信号为并转串后的串行输出信号，第二个信号为U2端的输入信号，第三个信号为U8的QA端输出信号，第四个为U9QD端的输出信号。
西电数电大作业
数电大作业班级:02XXXX学号:02XXXX姓名:XXX必做题：题目1：设计一个两组8421BCD码相加电路，输出仍然是8421BCD码。
思路：74LS283是四位二进制加法器，其进位规则是逢16进1。
而8421BCD码表示的是十进制数，进位规则是逢10进1。
用7483将两个1位BCD码相加时，当和小于等于9时，结果正确；当和大于9时，需加6进行修正。
则可得等值的8421BCD码。
当8421BCD码，有进位时，D10=1，可作为修正标志。
所以D10=1，即二进制数>=（1010）时，需要修正。
则当输入C4=1或S3，S1同时为1，或S3,S2同时为1时，修正标志D10可写成：D10=C4+S3S1+S3S2。
当D10=1时，需要对二进制加法器的运算结果进行修正，因此需要两片74LS283，第一片完成二进制相加，第二片完成和的修正。
则仿真电路为：题目2：设计一个定时的时、分、秒计数器。
思路：试验设计要设计60和24进制加法计数器，其大于一个74LS161的计数范围需要进行级联。
由于74LS161直接清零方式为异步清零，这种清零方式会导致清零的不可靠。
在使用这种方案的时候，必须要把脉冲调整到一个较低的周期，才会产生有效地清零和进位信号。
故需要对清零进行一定的改进，使不可靠清零变成可靠清零。
故可采用整体置零法，74LS161的预置是同步的，所以我利用预置端的ABCD四个端口来实现清零。
把A-D接地（低电平）后，当置入控制器LOAD 为低电平时，在CLOCK上升沿作用下，输出端QA－QD 会与数据输入端A－D 相一致。
通过采用预置的方式，可以确保清零的稳定。
为了使清零和进位同步进行，我把清零的输出端引出一根线，加上非门引入下一级计数器的输入端（因为CLK输入端是高电平有效，而预置、清零是低电平有效）。
按照这种方法，可以实现多重清零方式，从而可以实现24进制用10进制显示的计数方式，并且清零和进位的可靠性与同步性得到了极大地提高。
西电算法设计大作业
算法设计大作业寻找多数元素班级：021151学号：02115037姓名：隋伟哲(1)问题提出：令A[1,2,…n]是一个整数序列，A中的整数a如果在A中出现的次数多余⎣n/2⎦，那么a称为多数元素。
例如在序列1,3,2,3,3,4,3中，3是多数元素，因为在7个元素中它出现了四次。
有几个方法可以解决这个问题。
蛮力方法是把每个元素和其他各个元素比较，并且对每个元素计数，如果某个元素的计数大于⎣n/2⎦，就可以断定它是多数元素，否则在序列中就没有多数元素。
但这样比较的次数是n(n-1)/2=Θ(错误！未找到引用源。
),这种方法的代价太昂贵了。
比较有效的算法是对这些元素进行排序，并且计算每个元素在序列中出现了多少次。
这在最坏情况下的代价是Θ(n 错误！未找到引用源。
).因为在最坏情况下，排序这一步需要Ω(n 错误！未找到引用源。
)。
另外一种方法是寻找中间元素，就是第⎡n/2⎤元素，因为多数元素在排序的序列中一定是中间元素。
可以扫描这个序列来测试中间元素是否是多数元素。
由于中间元素可以在Θ（n）时间内找到，这个方法要花费Θ（n）时间。
有一个漂亮的求解方法，它比较的次数要少得多，我们用归纳法导出这个算法，这个算法的实质是基于下面的观察结论。
观察结论：在原序列中去除两个不同的元素后，原序列的多数元素在新序列中还是多数元素。
这个结论支持下述寻找多数元素候选者的过程。
将计数器置1，并令c=A[1]。
从A[2]开始逐个扫描元素，如果被扫描的元素和c相等。
则计数器加1，否则计数器减1.如果所有的元素都扫描完并且计数器的值大于0，那么返回c作为多数元素的候选者。
如果在c和A[j](1<j<n)比较式计数器为0，那么对A[j+1,…n]上的过程调用candidate过程。
算法的伪代码描述如下。
(2)算法Input: An array A[1…n] of n elements;Output: The majority element if it exists; otherwise none;1. c←candidate(1);2. count←0;3. for j←1 to n4. if A[j]=c then count←count+1;5. end for;6. if count>⎣n/2⎦ then return c;7. else return none;candidate(m)1. j←m; c←A[m]; count←1;2. while j<n and count>03. j←j+1;4. if A[j]=c then count←count+1;5. else count←count-1;6. end while;7. if j=n then return c;8. else return candidate(j+1);（3）代码//Majority.cpp#include<iostream>using namespace std;int Candidate(int *A, int n, int m);int Majority(int *A, int n);int main(){int n;cout << "please input the number of the array: ";cin >> n;int *A;A = (int *) malloc(n*sizeof(int) );cout << "please input the array: ";for (int i = 0; i < n; i++)cin >> A[i];if (Majority(A, n) != 'N')cout << "the majority is: " << Majority(A, n);elsecout << "the majority element do not exist! ";free(A);cin.get();cin.get();return 0;}int Majority(int *A, int n){int c = Candidate(A, n, 0), count = 0;for (int j = 0; j < n; j++)if (A[j] == c)count += 1;if (count > n / 2)return c;else return'N';}int Candidate(int *A, int n, int m){int j = m, c = A[m], count = 1;while (j < n && count>0){j += 1;if (A[j] == c)count += 1;else count -= 1;}if (j == n)return c;else return Candidate(A, n, j + 1); }（4）运行结果（5）设计实例首先输入数据的个数n=7，然后依次读入n个数（1，3，2，3，3，4，3）。
西安电子科技大学数字逻辑电路大作业答案
西安电子科技大学网络教育考试题（1）课程名称：_数字电路 考试形式： 开 卷学习中心：_________ 考试时间： 90分钟姓 名：_____________ 学 号：一、单项选择题（本大题共15小题，每小题2分，共30分）在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。
未涂、错涂或多涂均无分。
1．下列数中最大的数是A ．(1.1)8B ．(1.1)16C ．(1.1)10D ．(1.1)2 2．八进制数(76)8所对应的8421BCD 码是A ．(10010010)8421BCDB ．(01110110)8421BCDC ．(01100010)8421BCD D ．(10000100)8421BCD3．某逻辑电路输入A 、B 和输出F 的波形如图1.1所示，由此判断该门电路完成的逻辑功能是A ．与非B ．异或C ．同或D ．或非4．图1.2所示电路的输出函数F 的表达式为 A ．C B B A F += B ．C B B A F += C ．C B B A F += D ．C B B A F += 5．某函数BD C A B A F ++⋅=反函数为A ．)()(DBC A B A F +++= B ．)()(D B C A B A F +++= C ．)()(D B C A B A F ++++= D ．D B C A B A F +++=)( 6．AC C A B A F ++=的最简表达式为A B F图1.1A ．B A B ．C A C ．A B +D ．1 7．函数C A B A F +=的最小项标准式为 A ．∑=)7,6,2,0()(ABC F B ．∑=)5,4,3,1()(ABC F C ．∑=)5,3,2,0()(ABC F D ．∑=)7,5,3,1()(ABC F8．n 变量的逻辑相邻项有A ．2n 个B ．2n 个C ．n 2个D ．n 个 9．逻辑函数D C B A D B C A F ⋅++⋅+=的最简与或式是 A ．BC D A + B ．D C B A D B C A ⋅++⋅+ C ．C B D A ⋅+ D ． D B C B + 10．∑=)11,9,4,3,1,0()(ABCD F ，约束条件为0=+BD AB ，其最简与或非式为A ．DBC A F +⋅= B ．F A CD =⋅+ C ．D C D A F += D ．D C D A F += 11．函数))((C B A C A F +++=的最简与非式是A ．CB AC A F ⋅= B ．C A B A AC F ⋅⋅⋅⋅= C ．AC AB C A F ⋅⋅⋅=D ．BC A C A F ⋅= 12．将一路信号送至多个输出端，应选用A ．译码器B ．数据选择器C ．编码器D ．数据分配器 13．为了使D 触发器实现T 触发器功能，则激励端D 应接至A ．0=DB ． nQ D = C ．nQ D = D ．1=D14．用555定时器构成的典型施密特电路，其外接电源V U DD 18=则其回差电压为 A ．V U T 6=∆ B ．V U T 12=∆ C ．V U T 16=∆ D ．V U T 18=∆ 15．为了将模拟信号转换为数字信号，应选用A ．数字/模拟转换电路B ． 模拟/数字转换电路C ．译码器D ．移位寄存器二、填空题（本大题共5小题，每小题2分，共10分）16．十进制数19的余3代码是 。
西安电子科技大学2020 学年上学期《数字逻辑电路》期末考试试题(综合大作业)
学习中心/函授站_姓名答案+3225776615学号西安电子科技大学网络与继续教育学院2020 学年上学期《数字逻辑电路》期末考试试题（综合大作业）考试说明：1、大作业试题于2020 年4 月23 日公布，2020 年4 月24 日至2020 年5 月10 日在线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（每题 2 分，共 30 分）1、与(76)H 相等的数是[ ]。
A （76）OB （116）DC （76）D D (1110110)B2、（100011.1）B 的8421BCD 是[ ]。
A 00110101.0101B 00111000.1000C 00111000.0101D 100011.10003、或非门的输出完成F =A , 则多余输入端[ ]。
A 全部接高电平B 全部接低电平C 只需一个接地即可D 只需一个接高电平即可4、逻辑函F (ABC )=A ⋅B +AC 的最小项标准式为[ ]。
A F(ABC)= ∑(0,1,4,6)B F(ABC)= ∑(2,3,5,7)C F(ABC)= ∑(2,6,7)D F(ABC)= ∑(0,1,4,6)5、与AB＋AC＋B ⋅C 相等的表达式为[ ]。
A ACB ABC AB＋ACD A+ B ⋅C6、函数F=(A B ＋C)(B＋ACD )的对偶式函数表达式是[ ]。
A G=( A ＋B)·C ＋B ·A +C +DB G=A＋B C＋B·A +C +DC G=(A＋B )·C＋B·A +C +DD G=(A B )·C ＋(B+ A +C +D )7、逻辑函数A B C D 的逻辑相邻项是[ ]。
西电操作系统大作业
西安电子科技大学通信工程学院操作系统实验报告1、实验名称与实验目的 (3)1.1、实验名称 (3)1.2、实验目的 (3)2、实验背景 (4)3、实验要求 (4)3.1、问题描述 (4)3.2、功能需求 (5)3.3、非功能需求 (5)3.4、过程需求 (5)4、实验实现和结果分析 (6)4.1、主要调度算法简介 (6)4.1.1、先来先服务调度算法 (6)4.1.2、时间片轮转算法 (6)4.1.3、反馈调度算法 (7)4.2、程序实现及结果 (8)4.2.1、先到先服务调度算法结果 (8)4.2.2、轮转调度算法 (12)4.2.3、反馈调度算法 (15)5、实验体会 (19)附录、部分程序代码 (21)oshag.c (21)oshag.h (21)xdxfw.c//先到先服务调度算法 (22)fankui.c//反馈调度算法 (22)ycs.c (25)lunzhuan.c//轮转调度算法 (26)makefile (27)1、实验名称与实验目的1.1、实验名称操作系统实验----单处理器任务调度1.2、实验目的（1）、加深对操作系统的了解，更深入地、进一步地学习操作系统的相关知识；（2）、熟悉Linux程序开发环境，学会Linux环境下各种编程软件的使用；（3）、学会在Linux环境下编写程序，并在Linux环境下对程序进行调试和运行；（4）、学会利用多线程实现任务池中的多个任务；（5）、学习先来先服务、轮转和反馈三种调度策略，了解三种调度策略的优缺点；（6）、提高Linux环境下多进程、多线程和单处理器调度知识的理解，并在Linux环境下编写程序实现先来先服务、轮转和反馈三种调度策略；（7）、在实验中体会操作系统中多线程、多进程调度的作用和重要性；（8）、进一步了解进程和线程的区别，及其应用场合。
2、实验背景随着电子技术的快速发展，计算机无论是硬件还是软件，都已经有了很大的发展。
现在计算机的应用越来越广泛，为人们提供的服务也是种类繁多。
西安电子科技大学2021数电期末试题
考试时间 120 分钟一、基础部分（共40分）1.（2分）完成下列数制转换：（25.25）10 = （ ）2= （ ）16 2.（2分）将十进制数转换为相应的编码表示。
（12）10 = （ ）8421BCD= （ ）余3码3.（4分）按照反演规则和对偶规则分别写出下列函数的反函数和对偶函数。
F =AB +E̅̅̅̅̅̅̅̅̅̅̅∙D +BC F̅ =__________________________________ F ∗=_________________________________4.（3分）按照要求写出下列函数的等价形式：5.（9分）已知某逻辑函数F 表达式如下，试完成下列内容：F =A̅C ̅+A ̅B ̅+BC +A ̅C ̅D ̅（1）在下图基础上完成该逻辑函数的卡诺图（下画线处也需要填写）（3分）。
===+=BC B A F （或与式） （与非与非式） （与或非式）（2）用卡诺图化简，写出该逻辑函数的最简与或式（2分）。
（3）根据化简结果，列出函数F的真值表（2分）。
（4）根据最简与或式画出该逻辑函数的电路图（2分）。
6.（6分）下图所示电路用于产生2相时钟信号，按照要求完成下述内容。
CQ1Q2（1）分别写出该电路的输出Q1和Q2的逻辑表达式（2分）。
（2）完成下列波形图，并说明在A 取不同值的情况下电路功能（初态为0）（4分）。
C Q Q2AQ1该电路的功能：_______________________________________________________ ____________________________________________________________________。
7.（6分）74194是双向移位寄存器，试判断下列电路的功能，并画出其状态表和状态图。
1（1）在下表中填写电路的状态表，并画出状态图（4分）状态图如下：（2）该电路的功能是:__________________________；（2分）装 订 线8.（8分）阅读如下电路，完成各项以下内容。
西电数电大作业
五、心得体会
本实验的秒计数器用的是改良后的模 60 计数器， 分计数器用的是改良前的模 60 计数器， 但最终的数字钟计数状态却正常，一直没弄懂是什么原因。对于图 7 中的电路，为何会出现 从 00:59:59 到 00:00:00 的跳变，与同学讨论许久也没弄清楚原因。要弄清楚这些问题，有 待于进一步学习。 单独对时计数器、 分计数器、 秒计数器进行测试时， 各计数器计数均正常， 但进行级联组建数字时钟电路时， 往往会因为考虑不周到而得不到理想结果。 仅靠理论分析 是很难一下子发现这些问题的，这正说明了实践的重要性。
图 8 数字时钟改良后的仿真电路 经测试，时计数器的 23 计数状态一闪而过，并未保持 1 小时的时间，经请教同学后， 同学给出意见：如图 8 所示，时计数器的黑色线路接法有问题，采用该接法时，23:00:00 后 即跳转到 00:00:00，时计数器并未等到下一个秒计数器和分计数器送来的计数信号才置 0， 而是下一个秒脉冲来临时就置 0，应将线路改良如图 9 所示（改良线路为绿色） 。
信号的作用下计数器才能正常计数。当 Cr LD 1 ，而 P 、T 中有一个为低时，计数器处 于保持状态。 P 和 T 的区别是 T 影响进位输出 OC ，而 P 不影响进位输出 OC 。 74LS160 的功能表如表 1 所示。 表1 74LS160 的功能表
输
入
输
出
CP
× ↑ ↑ × ×
7
图 9 数字时钟（最终仿真电路） 经测试，该数字时钟计数状态从 00:00:00 到 23:59:59 循环正常。
四、结果分析
该电路仅在高频脉冲信号测试下计数正常， 因未接入秒信号脉冲进行测试， 故实际电路 可能还存在一些本实验未发现的问题。 图 9 中的数字时钟电路不具备校时功能， 除计时功能 外也没有其它扩展功能，功能单一。
西南大学大作业试题
类别：网教专业：物理学2016年12月
课程名称【编号】：数字电路【9006】A卷
大作业满分：100分
一、名词解释（30分，每小题5分）
1.锁存器
2.时序逻辑电路
3.最小项
4.卡诺图
5.组合逻辑电路
6.补码
二、简答题（40分，每小题10分）
1.逻辑函数的表示方法有哪些？
5、组合逻辑电路：
6、补码:
2.组合逻辑电路的设计步骤是什么？
3.根据时序逻辑电路的动作特点不同，可分为几类，分别阐述其特点。
4.简述最大项及其性质。
三、计算题（30分，每小题10分）
证明：
2.将题中给出的逻辑函数化成最大项之积德形式：
3.利用卡诺图化简法化简下式：
一、名词解释
1、锁存器
2、时序逻辑电路
3、最小项：
4、卡诺图：将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横向方向和纵向方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数电作业设计报告
一、八人抢答电路
设计要求：
1.抢答器编号1到8，相应的抢答器被按下时其编号会在数码管上显示，此时其他抢答器的操作将被封锁；
2.具有每次抢答之前的手动清零功能；
3.清零后新一轮抢答开始，倒计时30秒，若30内无抢答器被按下，则红灯亮一下示意此次抢答无效；
具体结构展示：
1）抢答电路如图：
初始状态：
按下抢答器按键后：
按下清零按键后：
首先将八个抢答器的状态等效一组状态码，采用74LS148（8线-3线优先编码器）进行编码输出，输入端选取0到7位对应八个抢答器，由于输出范围为000~111，所以输出端加74LS283（超前进位加法器）将输出每项加0001，此时输出范围为0001~1000，输送给数码管以显示组号；
为了实现当有抢答器按下是其他抢答器被封锁的功能，采用74LS175（四D触发器）以及一个D触发器以及一个四输入与非门构成锁存器，连接方式如图。
当有抢答器被按下的时候编码器从EO端端同时产生一个上升脉冲，送入4D触发器的时钟端，为了让时钟捕捉到触发器输入端的序列，使用D触发器对EO端的脉冲进行延时。
最终当信号序列送入数码管后，四个Q输出端通过一个与非门连接编码器的使能端EI，当有信号序列输入时，与非门输出为1，编码器被禁止工作；
需要清零时按一下与触发器clear端相连的开关，此时四D触发
器Q输出端全部置1，与非门输出为0，编码器工作，等待接收信号；
2）计时电路如图：
采用两片74LS160（十进制计数器）整体置数法构成模三十计数器，计数范围为000000001 ~ 0011 0000，输出端连接数码管显示。
三十秒计数结束的时若仍没有抢答器被按下，则红灯亮，此次抢答无效。
3）总电路如图：
抢答电路与计时电路连接的关键在于：
1.四D触发器Q输出端进过与非门后再过一个反相器与两片计数器的一个允许控制端相连，以达到控制计数器是否工作的目的；
2.四D触发器清零端与计时器的反馈相与之后送给置数端，以确保每次清零后计数从零开始。
3.在允许控制端前加一个开关确保抢答未开始的时候计时器不工作。
二、数字时钟电路
设计指标：
1.实现即时功能；
2.实现校时功能；
具体结构展示如下：
1）计时电路
电路图如下：
首先计时系统由三个计数器构成，分别对应时、分、秒。
采用同步置数法以两片74LS160（十进制计数器）同步级联构成计数器，模值分别为24（时）、24（分）、60（秒）。
之所以要采用十进制计数器是因为计数器的输出与数码管的输入相符（均为BCD码）。
每级计数
器采用两个四输入数码管表示十位和个位。
各计数器的连接是这样的，首先三个计数器级别由下至上分别是秒、分、时，每级计数器的反馈置数信号作为上一级的时钟信号。
然而由于计数器在下降沿计数，同时反馈信号是如下所示的脉冲：
如果直接把反馈信号送给CP端，会导致上一级的计数器提前计数（秒计数器还在59时，分计时器已经是1),所以让反馈信号通过一个反相器，使下降沿滞后，从而达到设计要求。
2）校时电路
电路如下：
本来打算用八个同步开闭的单刀三掷开关控制二进制序列的送数对象，但是在仿真软件里没有找到类似的开关，于是现在仅以一个计数器为例说明校时方法。
需要调整的时刻分为秒、分、时以二进制序列的形式表示，经过两片74LS175（四D触发器）然后Q端按高位到低位与计数器输入端连接，如图所示。
以微动开关与Vcc产生的上升沿一方面送给触发器的CP端，一方面通过反相器与计数器的反馈置数信号相与之后送给置数端，此时反馈信号与微动开关送来的信号任一为零时计数器均进入置数状态。
整个结构具有以下两种工作状态：
1.当触发器不送数时，计数器输入端相当于接地（0000 0000），计数器正常工作；
2.当触发器CP端收到上升沿，送出预制的二进制序列，此时计数器置数，然后从置数点开始工作；
3）总电路
五、设计一模为“学号后三位+100”的计数器，当计数器的值等于同宿舍同学的学号（后三位）时输出Z为1，否则输出为0（宿舍的左、中、右房间分别用Z1、Z2、Z3表示）。
（CP 频片74LS163率f=1Hz）
1）采用两计数器构成模108计数器，如图：
先将两片74LS163同步级联组成N=16×16=256的计数器，然后采用整体置数法构成模108计数器，计数范围由00000000（0）至01101011
（107），当计到01101011（107)时通过与非门同步置零。
2）采用三片74LS151数据选择器以及少量SSI 实现组合反馈网络的输出，总电路图如下：
分析如下：
其中数据选择器的输入端与计数器的低四位中的D B A Q Q Q ,,端相连，具体如图所示，根据题目要求仅在计数器的值等于同宿舍同学的学号是输出Z 为1，而我的学号是8，于是仅选取前15个计数值列状态表如下：
十进制 A B C D Q Q Q Q 1Z 2Z 3Z
0 0000 0 0 0 1 0001 1 0 0 2 0010 1 0 0 3 0011 1 0 0 4 0100 1 0 0 5
0101
1
6 0110 0 1 0
7 0111 0 1 0
8 1000 0 1 0
9 1001 0 0 1 10 1010 0 0 1 11 1011 0 0 1 12 1100 0 0 1 13 1101 0 0 0 14 1110 0 0 0 15
1111
由此画出卡诺图如下：
1Z
A B Q Q
C D Q Q
00 01 11 10
00 0 1 1 1 01 1 0 0 0 11 0 0 0 0 10
2Z
A B Q Q
C D Q Q
00 01 11 10
00 0 0 0 0 01 0 1 1 1 11 0 0 0 0 10
1
3Z
A B Q Q
C D Q Q
00 01 11 10
00 0 0 0 0 01 0 0 0 0 11 1 0 0 0 10
1
1
1
从而确定L S 的表达式如下:
T
C C C C m A B
D L Q Q Q Q Q Q Q S )0,0,0,0,,,,()(1⌝⌝⌝=T C C C C m A B D L Q Q Q Q Q Q Q S ),0,0,0,,,,,0()(2⌝=
T
C C C C m A B
D L Q Q Q Q Q Q Q S )
,,,,0,0,0,0()(3⌝⌝⌝=由于总状态表低四位的状态值不断循环而根据题目要求（仅在计数值等于同宿舍同学学号是Z=1）我只需要第一个循环，故选择将高四位的状态值通过或非门之后和数选器输出相与输出，从而达到题目要求。