IC静电放电的测试方法

芯片静电测试标准

芯片静电测试标准引言随着电子技术的快速发展，芯片已成为现代社会的关键组成部分。

然而，芯片在生产和使用过程中容易受到静电的损害。

为了确保芯片的质量和可靠性，制定芯片静电测试标准至关重要。

本文将对芯片静电测试标准进行全面、详细、完整和深入的探讨。

测试目的芯片静电测试的主要目的是评估芯片在静电环境下的性能和可靠性。

通过测试，可以检测芯片是否容易受到静电损害，以及是否满足相关的测试标准。

测试结果将用于指导芯片的设计、生产和使用，以降低芯片的静电敏感性，提高芯片的品质。

测试方法芯片静电测试一般包括以下几个方面的测试方法：1. 静电放电测试静电放电测试是评估芯片在静电放电事件下的性能的基本方法。

测试时，通过模拟静电放电事件，将芯片暴露在不同的放电电压和放电能量下，观察芯片的反应。

常用的测试方法包括人体模型（HBM）测试和机器模型（MM）测试。

1.1 人体模型（HBM）测试人体模型（HBM）测试是模拟人体静电放电对芯片的影响。

测试时，将芯片连接到接地板上，然后将预定的放电电压施加在芯片的引脚上，观察芯片的输出和/或损坏情况。

1.2 机器模型（MM）测试机器模型（MM）测试是模拟机器静电放电对芯片的影响。

测试时，将芯片连接到模拟电路上，通过一个预定的电容来模拟机器的静电放电，观察芯片的输出和/或损坏情况。

2. 静电放电保护测试静电放电保护测试是评估芯片的静电放电保护性能的方法。

通过测试，可以确定芯片是否具有有效的静电放电保护电路，以防止静电放电损伤芯片。

2.1 静电放电保护电路设计静电放电保护电路的设计是芯片静电测试中的关键环节。

设计时需要考虑芯片的特性和预期的静电放电情况，选择合适的保护元件和保护拓扑，以提高芯片的静电放电保护性能。

2.2 静电放电保护测试方法静电放电保护测试主要包括放电幅值测试和放电速率测试。

通过这些测试方法，可以验证芯片的静电放电保护电路的性能，以及是否满足相关的测试标准。

3. 静电敏感性测试静电敏感性测试是评估芯片在静电环境下的敏感性的方法。

IC-生产储存方法及防静电注意事项

IC-生产储存方法及防静电注意事项(一).IC (DIE)的储藏：IC 的储藏包括IC腐蚀防护及静电防护问题。

1. 储存环境温度应控制在5°C ~25°C及湿度在40%RH~60%RH间。

2. 储存时应避免储存环境温度变化过于激烈，湿度过高或过低，湿度过高和温差过大容易导致水蒸气凝结现象，湿度过低容易导致静电强度过高。

（相对湿度与静电强度关系以及各类芯片静电破坏电压见附表）3. 长时间储存时，最好储存在惰性气体(如N2)中。

4. 应避免储存时，在IC上有机械力的产生，而造成IC崩裂。

5. 应使用抗静电的材料来装存IC。

(二). IC(DIE)的取用方法：1．注意人员及环静境适当的接地，避免引起静电问题。

2．勿用手接触IC(die)以免造成污染、静电破坏、腐蚀或打线不易问题。

3．应使用真空吸笔拾取IC，而避免使用镊子夹子以防止机械应力造成IC的崩裂。

4．使用适当之真空吸笔头，并保持吸笔头的清洁。

(三).静电防护操作实例：1. 焊接作业：(1)焊锡炉：(a)外壳直接接地。

(b)锡液温度保持在245±5°C。

(c)COB不可过锡炉。

(2)铬铁：(a)使用三孔式插头，否则应自金属线部位接一耐热线直接接地。

(b)待焊品不可加电源。

(c)待焊品具有充电特性的部品(如电容器，PIEZO等)应先行放电。

2. 电源：(1)三孔式插座：接地线直接接地。

(2)两孔式插座：另接一直接接地之接地线。

3. 仪器设备：(1)使用电源的仪器采取机壳直接接地方式。

(2)未使用电源的仪器采取机壳间接接地方式(如机壳先经过1MΩ电阻在再接地)。

4. 工作区域：(1)使用导电性塑料及地垫。

(2)使用离子风扇(若限于工作环境可免用)。

5. 操作人员：(1)采取间接接地方式如配带静电手环。

6. 测试机台：(1)更换待测板时应先关机，同时电源电路应放电。

(2)测试机台上的充电组件放电。

7. 仪器修护：(1)修护人员应配带静电手表。

ESD与latchup测试介绍

ESD模型及有关测试
1、ESD模型分类 2、HBM和MM测试方法标准 3、 CDM模型和测试方法标准 4、拴锁测试 5、 I-V测试 6、标准介绍
1、ESD模型分类
因ESD产生的原因及其对集成电路放电的方式不同，经过统计，ESD放电模型分下列四类:
(1) 人体放电模式 (Human-Body Model, HBM) (2) 机器放电模式 (Machine Model, MM) (3) 组件充电模式 (Charged-Device Model, CDM) (4) 电场感应模式 (Field-Induced Model, FIM) 另外还有两个测试模型： (5)对于系统级产品测试的IEC电子枪空气放电模式 (6)对于研究设计用的TLP模型
人体放电模式 (Human-Body Model, HBM)
人体放电模式(HBM)的ESD是指因人体在地上走动磨擦或其它因素在人体上已累积了静电，当此人去碰触到IC时，人体上的静电便会经由IC的脚(pin)而进入IC内，再经由IC放电到地去，如图2.1-1(a)所示。此放电的过程会在短到几百毫微秒(ns)的时间内产生数安培的瞬间放电电流，此电流会把IC内的组件给烧毁。不同HBM静电电压相对产生的瞬间放电电流与时间的关系显示于图2.1-1(b)。对一般商用IC的2-KV ESD放电电压而言，其瞬间放电电流的尖峰值大约是1.33 安培。
有关FIM的放电模式早在双载子(bipolar)晶体管时代就已被发现，现今已有工业测试标准。
国际电子工业标准(EIA/JEDEC STANDARD) 中亦有此电场感应模式订定测试规范 (JESD22-C101) 。
HBM, MM与CDM模型参数比较
2KV HBM, 200V MM, 与1KV CDM的放电电流比较，其中1KV CDM的放电电流在不到1ns的时间内，便已冲到约15安培的尖峰值，但其放电的总时段约在10ns的时间内便结束。此种放电现象更易造成集成电路的损伤。

5种ESD防护方法

5种ESD防护方法静电放电（ESD）理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。

常见的静电模型有：人体模型（HBM），带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。

芯片级一般用HBM做测试，而电子产品则用IEC 6 100042的放电模型做测试。

为对 ESD 的测试进行统一规范，在工业标准方面，欧共体的 IEC 6100042 已建立起严格的瞬变冲击抑制标准；电子产品必须符合这一标准之后方能销往欧共体的各个成员国。

因此，大多数生产厂家都把 IEC 6100042看作是 ESD 测试的事实标准。

我国的国家标准（GB/T 17626.21998）等同于I EC 6 100042。

大多是实验室用的静电发生器就是按 IEC 6 100042的标准，分为接触放电和空气放电。

静电发生器的模型如图 1。

放电头按接触放电和空气放电分尖头和圆头两种。

IEC 6100042的静电放电的波形如图2，可以看到静电放电主要电流是一个上升沿在1nS左右的一个上升沿，要消除这个上升沿要求ESD保护器件响应时间要小于这个时间。

静电放电的能量主要集中在几十MHz到500MHz，很多时候我们能从频谱上考虑，如滤波器滤除相应频带的能量来实现静电防护。

IEC 6100042规定了几个试验等级，目前手机CTA测试执行得是3级，即接触放电6KV，空气放电8KV。

很多手机厂家内部执行更高的静电防护等级。

当集成电路（ IC ）经受静电放电（ ESD）时，放电回路的电阻通常都很小，无法限制放电电流。

例如将带静电的电缆插到电路接口上时，放电回路的电阻几乎为零，造成高达数十安培的瞬间放电尖峰电流，流入相应的 IC 管脚。

瞬间大电流会严重损伤 IC ，局部发热的热量甚至会融化硅片管芯。

ESD与latchup测试介绍解读

HBM测试方法及标准 1.ANSI-STM5.1-2001 JESD22-A114D -2005 AEC-Q100-002D -2003 2.该标准用于明确HBM模式下的ESD电压敏感度的测试、评价以及分级过程 3.整个测试过程繁琐，尤其对仪器及脉冲波形的校验工作，但非常必要 4. ESD测试中，器件不在工作状态
FIM模式的静电放电发生是因电场感应而起的。当 IC因输送带或其它因素而经过一电场时，其相对极性的电荷可能会自一些IC脚而排放掉，等IC通过电场之后，IC本身便累积了静电荷，此静电荷会以类似CDM的模式放电出来。
有关FIM的放电模式早在双载子(bipolar)晶体管时代就已被发现，现今已有工业测试标准。国际电子工业标准(EIA/JEDEC STANDARD) 中亦有此电场感应模式订定测试规范 (JESD22-C101) 。
ESD模型及有关测试
1、ESD模型分类 2、HBM和MM测试方法标准 3、 CDM模型和测试方法标准 4、拴锁测试 5、 I-V测试 6、标准介绍
1、ESD模型分类
因ESD产生的原因及其对集成电路放电的方式不同，经过统计，ESD放电模型分下列四类: (1) 人体放电模式 (Human-Body Model, HBM) (2) 机器放电模式 (Machine Model, MM) (3) 组件充电模式 (Charged-Device Model, CDM) (4) 电场感应模式 (Field-Induced Model, FIM) 另外还有两个测试模型： (5)对于系统级产品测试的IEC电子枪空气放电模式 (6)对于研究设计用的TLP模型
HBM/MM测量方法
如果每次调升的ESD测试电压调幅太小，则测试到IC脚损坏要经过多次的ESD放电，增长测试时间; 若每次调升的ESD测试电压太大，则难以较精确测出该IC脚的ESD耐压能力。规定：正负极性均要测试从低压测到高压，起始电压为70%的平均ESD failure threshold (VESD) 步进当小于1000V时步进50V(100V)，大于1000V时步进 100V(250V, 500V) 可以是一个管脚步进测量或者所有管脚扫描测量

ESD-LU综述

耐ESD阈值V
30~1800 100~200 100~300
100 250~2000
50~500 200~1000 300~2500
140~1000
680~1000 300~2500 380~7000 300~3000 380~7000 300~3000
<10000
5
备注
有保护网络极耦合逻辑电路晶闸管
level)
ANSI/ESDA/JEDEC JS-001-
ISO 10605
2014
(Unpowered /
Powered)
Component Level:
ANSI/ESD STM5.2-2012
ANSI/ESD SP5.2.1-2012
ANSI/ESD SP5.2.2-2012
Component Level:
Internal Use
ESD测试
0
Copyright © ABC Inc. All rights reserved.
静电特点
可感受的ESD电压都在3,000volts以上
可感受的ESD电压都在6,000volts以上可看到的ESD电压都在8,000volts以上
1
Internal Use
潜在性:有些元器件在损伤后并不马上表现出来，只是性能下降，并不马上失效；
板
級 ▪ Board-level ESD (Human Metal Model, HMM) – 針對PCBA的新測試標準 (ANSI/ESD SP5.6-2009)
Internal Use
由外而内放電由外而内放電由内而外放電
由内而外放電由外而内放電由外而内放電
6
6

HBM_MM_CDM静电放电模拟器测试使用方法

HBM、MM＆CDM静电放电模拟器静电放电模拟器目录目录 (1)1．概述 (2)2．基本设置 (2)2.1使用前的准备 (2)2.2放电重复时间(REPEAT TIME)设置 (3)2.3静电放电次数(ESD NUMBER)设置 32.4 测试电压的调节（ADJ） (4)3HBM试验 (4)3.1 HBM OUT与测试 (4)3.2 HBM试验电压等级 (6)3.3 HBM试验管脚组合 (8)3.4 HBM敏感度分类 (11)3.5HBM测试注意事项124. MM试验 (13)4.1 MM OUT的输出与选择 (13)4.1.1 OUT接线与MM选择 (13)4.1.2输出电压、正负极性的设置 (13)4.2 MM试验电压大小与极性 (13)4.3 MM试验管脚组合 (14)4.4．MM静电试验电压和极性的选择154.5选择静电放电重复频率 (15)4.6 MM的ESDS分类 (16)4.7 MM试验的特点与注意事项 (16)4.8. MM与HBM放电的比较(相同电压下，哪个损坏程度大？ (16)5 CDM试验 (18)5.1 CDM充电的2种常用方法D-CDM与F-CDM (18)5.1.1 直接充电方法D-CDM (18)5.1.2 感应充电方法F-CDM (18)5.1.3 两种带电方法接线的比较 (19)5.2 CDM的设置与接线 (19)5.3 选择CDM静电试验电压和极性 (20)5.4 CDM试验电压等级 (20)5.5 CDM试验特点与注意事项 (20)5.6 CDM的放电 (21)5.7 CDM敏感度分类 (22)6 使用操作注意事项 (23)7 主要技术指标 (24)8 技术支持与售后服务 (24)9. 定期校准 (24)ESD-china的优势..............................................................................................................错误！未定义书签。

ESD基础知识

高频
把输出级用的 NMOS元件中的 silicided diffusion 去除，使其漏极与源极的sheet Resistance恢复。
金属硅化物扩散层分隔工艺
CMOS电路中ESD保护技术
元件上(Device Level)的改进方法：LVTSCR
simpler process higher ESD robustness
ESD的模式及工业测试标准
1KV HBM/MM/CDM电流的比较
50
40
CDM HBM (0.66A Peak)
30
20
10
MM
0 50 100 150 200
0
-10
-20
-30
•The CDM discharge is 100x faster than HBM or MM
•The peak current can be 40x that of an HBM pulse
ESD简介
ESD (Electro-Static discharge)
的意思是“静电释放”。
静电一种处于静止状态的电荷。当带有静电的物体相互接触时，便会形了一放电路径，在很短的时间内产生很高的电压和很大的电流，使得电子元件或系统遭到破坏。
随着工艺的进步和元件尺寸缩小， ESD问题变得愈发严重，电子工业每年花在这上面的费用有数十亿美元之多。
Increase holding voltage
A shorter EB spacing A higher doping concentration
cross-sectional view of a SCR device
decrease the number of minority carriers

台湾交通大学柯明道教授CMOS静电放电防护资料

第一章简介 (Introduction) 在互补式金氧半(CMOS)集成电路中，随着量产制程的演进，组件的尺寸已缩减到深次微米(deep-submicron)阶段，以增进集成电路(IC)的性能及运算速度，以及降低每颗芯片的制造成本。

但随着组件尺寸的缩减，却出现一些可靠度的问题。

在次微米技术中，为了克服所谓热载子(Hot-Carrier)问题而发展出LDD(Lightly-Doped Drain)制程与结构; 为了降低 CMOS组件汲极(drain)与源极(source)的寄生电阻(sheet resistance) Rs 与 Rd，而发展出Silicide制程; 为了降低 CMOS 组件闸级的寄生电阻 Rg，而发展出 Polycide 制程 ; 在更进步的制程中把Silicide 与 Polycide 一起制造，而发展出所谓 Salicide 制程。

在 1.0微米(含)以下的先进制程都使用上述几种重要的制程技术，以提升集成电路的运算速度及可靠度。

CMOS制程技术的演进如表1-1所示，其组件结构示意图如图1-1所示。

表1-1 CMOS 制程技术的演进Feature3 2 1 0.80.50.350.25Size(μm)Junction0.80.50.350.30.250.20.15Depth(μm)Gate-Oxide50040020015010070 50Thickness(A)LDD No No Yes Yes Yes Yes YesSalicide No No No No Yes Yes Yes(Silicide)图1-1但是，CMOS 组件因为上述先进的制程技术以及缩得更小的组件尺寸，使得次微米CMOS集成电路对静电放电 (Electrostatic Discharge ESD)的防护能力下降很多。

但外界环境中所产生的静电并未减少，故CMOS集成电路因ESD而损伤的情形更形严重。

举例来说，当一常用的输出缓冲级(output buffer)组件的信道宽度(channel width)固定在300 微米(μm)，用2微米传统技术制造的NMOS组件可耐压超过3千伏特(人体放电模式)；用1微米制程加上LDD技术来制造的组件，其ESD耐压度不到2 千伏特；用 1 微米制程加上 LDD 及 Silicide 技术来制造的组件，其 ESD 耐压度仅约 1 千伏特左右而已。

超级电容测试方法

超级电容测试方法1．静电容量测试方法：⑴测试原理超级电容器静电容量的测试，是采用对电容器恒流放电的方法测试，并按下列公式计算；C=It/(U1－U2)式中：C——静电容量，F；I——恒定放电电流，A；U1 、U2——采样电压，V；t——U1 到U2所需的放电时间，S。

⑵测试程序用100A的电流对电容器充电，电容器充电到最高工作电压止并恒压10秒，然后，以100A的电流对电容器放电，取U1 为1.2V, U2为1.0V，记录该电压范围内的放电时间，共循环3次。

计算每次循环的静电容量，取平均值。

2．储存能量测试⑴测试原理：超级电容器能量的测试，是采用以电容器给定的电压范围，对电容器进行恒功率放电到1/2工作电压的方法进行。

电容器的输出能量W是由恒定放电功率P和放电时间t关系得到的，即：W = P•t⑵测试工序用恒定电流100A对电容器充电到最高工作电压，然后，恒压至充电电流下降到规定电流（牵引型10A，启动型1A），静止5秒后，以恒定功率对电容器放电到1/2工作电压，录放电时间并计算能量值。

循环3次测量，取平均值。

注：恒定功率值确定方法是以标称能量确定的，牵引型2W/KJ，启动型5W/KJ。

3．等效串联电阻测试（DC）⑴测试原理电容器的内阻是根据电容器断开恒流充电电路10毫秒内，电压的突变来测量的。

即：式中：R——电容器的内阻；U0——电容器切断充电前的电压；Ui——切断充电后10毫秒内的电压；I——切断充电前的电流。

⑵测量工序对电容器以恒定电流100A充电，充电至最高工作电压的80%时断开充电电路，用采样机分别记录电容器断电后10毫秒内的电压变化值，并计算内阻，重复3次，取平均值。

4．漏电流测试将电容器以恒电流100A充电至额定电压，在此电压值下恒压充电3h，记录充电过程的电流值。

5．自放电测试将电容器以恒电流100A充电至额定电压后，在此电压值下恒压充电30min，然后开路搁置72h。

在最初的三个小时内，每一分钟记录一次电压值，在剩余的时间内，每十分钟记录一次电压值。

IC卡封装中的ESD影响及对策

IC卡封装中的ESD影响及对策1、引言ESD对整个半导体产业具有非常大的影响，每年半导体工业因为ESD造成的经济损失以数十亿美元计。

随着金卡工程和IC卡国产化在中国的逐步深入推广，ESD对IC卡模块封装这种集成电路封装形式的影响成为一个研究课题。

ESD的产生机理是什么？它对IC卡模块封装的影响体现在哪些方面？对这些影响应该采取什么措施去改善或消除？本文对上述问题进行了初步的探讨，并结合上海斯伦贝谢智能卡技术有限公司的实际例子提出了几点控制ESD影响的简单措施。

2、ESD及产生原因组成物质的原子包含电子和质子。

物质获得或者损失电子时，物质表现为带有正电或负电。

静电是正电荷或负电荷在物质表面积累的结果。

电荷积累通常由物质的接触、分离或者摩擦引起，通常称为摩擦生电。

影响电荷积累的因素很多，包括物体的接触程度、摩擦系数和分离速率等。

在影响因素消除之前，电荷会持续积累，随后释放，或者一直积累到周围物质的绝缘属性或绝缘保护失效为止。

一旦绝缘属性被改变，会迅速实现静电平衡。

ESD（Electrostatic Storage Deflection，静电积聚转移）是电荷的快速平衡，电荷的迅速平衡被称为静电放电。

研究表明，人走在地毯上由于摩擦产生的电荷，可引发高达20KV的静电压。

由于电荷是在阻力很小的情况下迅速释放的，因此释放时的等效电流可以超过20安培。

如果是通过集成电路或者其它对ESD敏感的元器件放电，那么大电流很可能会严重损坏原本只能传导微安级或毫安级电流的线路。

3、ESD对IC卡模块封装的影响ESD的影响存在于晶圆片生产、集成电路封装、器件测试、装配和使用的集成电路整个生命周期。

不管什么原因，只要在器件表面或周围区域积累电荷，就会产生ESD。

ESD每年造成的半导体工业经济损失高达数十亿美元。

集成电路器件对ESD非常敏感。

集成电路器件应该工作在一定的电压、电流和功耗限定范围内。

大量聚集的静电荷在条件适宜时就会产生高压放电（如空气湿度高于65％，或操作人员的接触等），静电放电通过器件引线的高压瞬时传送，可能会使氧化层（即绝缘体）断开，造成器件功能失常。

IC 静电放电(ESD)管控教程

用摩擦的方法使金属导体带电。
静电的成因
(2)传导(接触)带电 (Conduction) 系利用静电感应的作用，使导体上的正负电荷分离，再由带电体与导体接触，抵消导体上部分电荷，而使导体带电的方法。例如当一个带有电荷的物体(例如:人)接触到一个无带电的物体(例如:IC)时，由于两个物体的电位不相同，带有电荷的物体会分配电荷给无带电荷的物体，使两个物体等电位，使得原本无带电的物体最后亦带电。但当接触物体为绝缘体时，因为绝缘体内部的电子并不能自由移动，所以不会造成传导带电的现象。
静电的成因
以下为摩擦带电倾向序列，其中与表中间位置距离越远的两个物质互相摩擦越容易产生静电。表左侧之物质容易带正电，表右侧之物质容易带负电，所以由此表我们可以轻易判断两物质摩擦之后所带之电特性。而近年来随着塑料工业发达，举凡家具、室内装潢和衣服多为人造的合成材料，这些材料倾向于带负电，而人体倾向于带正电，因此当人体与这些化学物质相接触摩擦后，人越来越容易带电。
会出现与该电荷不同极性之感应电荷，远离物体A(人)的部份会出现与该电荷同极性之感应电荷。带电体的电量不会因静电感应而有所增减。当带电体移开时，感应电荷会行电性中和而使导体恢复原来的平衡状态。带电体越靠近导体时，所产生的电荷越多，电量越大。静电感应时，导体的正负电荷仅是局部分离，并未带电，故仍成电中性。
静电放电现象
在日常生活中所说的摩擦实质上就是一种不断接触与分离的过程。当两个物体作表
面接触，并再作相对运动分开后，就会在两个物体表面留下可观的电荷。许多人对
自己身上带有的可观静电以及受静电放电电击的现象习以为常。可是您知道吗？当您的手触摸门把或水龙头的瞬间，突然感受到电击，甚至听到“啪”的一声时，您
静电的成因

静电放电抗扰度试验

17
测试步骤
1. 测试Sample依其正常功能, 配合外围组成Test Configuration, 测试时尽可能Active每种功能, , 来确认测试中所有Function 正常, , 电源线、信号线种类请依照客户规格使用。用。 2. 依产品结构选定测试点, 所有可能放电的位置都必须列为测试点 3. 依照客户提出之测试规格, 测试电压值由正、负极性, 由低而高依序执行, 其中Contact Discharge 测试, (含Direct 及Indirect) 及Air Discharge 测试每一个测试点Discharge至少10 次, 每次至少间隔1 秒, (若依Product standard, 如YD 1215 有特别要求,,优先依照其规定) 4. 依下述方式对EUT 执行静电放电, 并观察测试过程中EUT各项功能是否正常..
直接放电对待测物eut接触放电contactdischarge针对eut上所有导电表面directdischarge及hcpvcpindirectdischarge作测试静电枪头dischargetip请使用尖头直接接触eut外壳导电部份于电压指示到达要求值时将放电针垂直接触测试点后按控制按钮放电等待电压指示再次达到要求值时再次按钮放电如此反复执行直到测试完成19对待测物隔空放电airdischarge针对放电鎗无法直接接触contact放电的表面或缝隙则执行airdischarge静电枪头dischargetip请使用圆头直接接触eut外壳导电部份启动充放电开关充电在安全无虞之下在不造成eut受测点被损坏的状况下尽快将静电枪头以垂直角度接近并接触eut外壳
b. 间接放电对耦合平面板(coupling plane) 接触放电接触放电
耦合平面板有垂直(VCP) , 水平(HCP) 之分, 以接触放电方式对VCP, HCP 放电放电:

IC的ESD测试

第一章簡介 (Introduction) 在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造成本。

但隨著元件尺寸的縮減，卻出現一些可靠度的問題。

在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-Doped Drain)製程與結構; 為了降低CMOS元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發展出Silicide製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg，而發展出 Polycide 製程 ; 在更進步的製程中把Silicide 與 Polycide 一起製造，而發展出所謂Salicide 製程。

在 1.0微米(含)以下的先進製程都使用上述幾種重要的製程技術，以提昇積體電路的運算速度及可靠度。

CMOS製程技術的演進如表1-1所示，其元件結構示意圖如圖1-1所示。

(Silicide)圖1-1但是，CMOS 元件因為上述先進的製程技術以及縮得更小的元件尺寸，使得次微米CMOS積體電路對靜電放電(Electrostatic Discharge ESD)的防護能力下降很多。

但外界環境中所產生的靜電並未減少，故CMOS積體電路因ESD而損傷的情形更形嚴重。

舉例來說，當一常用的輸出緩衝級(output buffer)元件的通道寬度(channel width)固定在300 微米( m)，用2微米傳統技術製造的NMOS元件可耐壓超過3千伏特(人體放電模式)；用1微米製程加上LDD技術來製造的元件，其ESD耐壓度不到2 千伏特；用 1 微米製程加上 LDD 及 Silicide 技術來製造的元件，其 ESD 耐壓度僅約1 千伏特左右而已。

由此可知，就算元件的尺寸大小不變，因製程的先進，元件的 ESD 防護能力亦大幅地滑落；就算把元件的尺寸加大，其 ESD 耐壓度不見得成正比地被提昇，元件尺寸增大相對地所佔的佈局面積也被增大，整個晶片大小也會被增大，其對靜電放電的承受能力卻反而嚴重地下降，許多深次微米 CMOS 積體電路產品都面臨了這個棘手的問題。

IC静电放电的测试

IC静电放电的测试陆坚(中国电子科技集团公司第58研究所，江苏无锡214035)摘要：本文主要论述了静电放电(ESD)人体放电模式的测试过程，包括测试标准、IC管脚的测试组合、IC失效判别以及静电放电敏感度等级分类等。

关键词：ESD；HBM；静电放电故障临界电压中国分类号：TN407 文献标识码：A1 前言静电放电(ESD，electrostatic discharge)是电子工业最花代价的损坏原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。

随着IC产品的制造工艺不断微小化，ESD引起的产品失效问题越来越突出。

为了能够了解我们所制造的IC产品的抵抗静电打击的能力，提升产品的质量，减少因ESD而引起的损伤，世界各地的IC工程师们研制出了许多静电放电模拟器，用来模拟现实生活中的静电放电现象，用模拟器对IC进行静电测试，借以找出IC的静电放电故障临界电压。

本文就是结合我们现在使用的静电放电模拟器(ZapMaster)详细介绍静电放电的测试过程。

2静电放电模式及国际标准目前在世界工业界对静电放电的模式大致定义了四种：人体模式HBM(humanbodymodel)、机器模式MM(machine model)、器件充电模式CDM(charge device model)、电场感应模式FIN(neldinducedmodel)。

因为在IC的制造和使用过程中，人体和IC接触的机会最多，由人体静电损伤造成IC失效的比例也最大，而且在实际应用中工业界也大多采用HBM模式来标注IC 的静电等级。

所以本文将着重介绍HBM的测试方法和判别标准。

人体模式(HBM)，是指人体在地上走动、摩擦或者其他因素在人体上已积累了静电，当此人去直接接触IC时，人体上的静电便会经IC的管脚而进入IC内，再由IC放电到地去。

此放电过程会在短到几百个纳秒的时间内产生数安培的瞬间放电电流，这个电流会把IC内部的元件烧毁。

ESD与latchup测试介绍

6、拴锁测试
8、ESD测试标准和分类
根据ESD模式分类 HBM测试标准 MM测试标准 CDM测试标准根据提出标准的组织分类 JESD22系列，JEDEC Solid State Technology Association (Joint Electron Device Engineering Council)提出 ANSI-ESDSTM5.X系列，ESDA协会提出 AEC-Q100系列，汽车电子委员会Automotive Electronics Council提出 MIL-STD-883E系列，美国军方国防部提出HBM 测试特点 HBM测试标准基本上是依据美国军方测试标准MIL-STD-883E改进而成 HBM和MM测试方法差不多�� CDM测试方法和测试仪器与前两者差别大
我公司ESD与Latch up的测试规范
15-1002 集成电路ESD评估规范 15-1003 CMOS集成电路Latch-Up的评估规范
IC制程特性有时会有小幅的(10%) 漂移，所以在相同批次IC中随机取样至少大于5颗。
HMB ESD failure photo
3、CDM模型和测试方法标准
3、CDM模型和测试方法标准
6、拴锁测试
6、拴锁测试
6、拴锁测试
6、拴锁测试
使用curve tracter测试拴锁
人体放电模式 (Human-Body Model, HBM)
人体放电模式(HBM)的ESD是指因人体在地上走动磨擦或其它因素在人体上已累积了静电，当此人去碰触到IC时，人体上的静电便会经由IC的脚(pin)而进入IC内，再经由IC放电到地去，如图2.1-1(a)所示。此放电的过程会在短到几百毫微秒(ns)的时间内产生数安培的瞬间放电电流，此电流会把IC内的组件给烧毁。不同HBM静电电压相对产生的瞬间放电电流与时间的关系显示于图2.1-1(b)。对一般商用IC的2-KV ESD放电电压而言，其瞬间放电电流的尖峰值大约是1.33 安培。

ESD模型和测试标准

仪器和脉冲波形检测和校准 ——初次使用时检测 ——例行检测 ——维修后检测 ——测试版或引脚插槽更换或移动后检测
记录波形(用于对比和校验) ——新机器 ——老机器
2、HBM和MM测试方法标准测试板的校验程序：（1）测试板上所有引脚的电气连贯性（2）对于新安装的测试板找出测试板上离脉冲发生器最近的一个引脚，将其作为参考节点连接到B端。其他所有引脚依次连接到A端，并且在AB间接入短接线。使用正负1000V的脉冲电压在 AB端，观察波形，经过所有引脚对的电流波形必须符合如图波形
2、HBM和MM测试方法标准 HBM测试方法及标准 1.ANSI-STM5.1-2001 JESD22-A114D -2005 AEC-Q100-002D -2003 2.该标准用于明确HBM模式下的ESD电压敏感度的测试、评价以及分级过程 3.整个测试过程繁琐，尤其对仪器及脉冲波形的校验工作，但非常必要 4. ESD测试中，器件不在工作状态
2、HBM和MM测试方法标准
一些比较重要的概念: （1）器件失效(component failure)：当器件不再符合厂商或用户提供的器件动态和静态特性参数（2）ESD敏感度(sensitivity):引起器件失效的ESD等级(level) （3）ESD耐受电压(withstand voltage)：在不引起器件失效前提下的最大ESD等级（4）步进耐压增强(Step stress test hardening):在步进增加的测试电压下，器件的耐受电压的现象
• 对于尾波校准
2、HBM和MM测试方法标准
2、HBM和MM测试方法标准
2、HBM和MM测试方法标准
2、HBM和MM测试方法标准
2、HBM和MM测试方法标准

静电放电测试方法

静电放电测试方法问：静电放电测试方法？答：参照标准IEC61000-4-2:2001或GB/T 17626.2-2006备注：（具体测试要求详见以上标准）1、测试方法分为：接触放电法（contact discharge）和空气放电法（air discharge）一般情况下，LCD显示屏，电脑显示屏，等，Air 测试选用15KV 或25KV满足CE 标准的测试：contact测试：4KV ；Air 测试：8KV。

3、试验方法（我这边讲的试验方法针对系统的静电放电测试）：台式设备试验布置实例，如下：试验环境：1气候条件：环境温度：15℃～35℃；相对湿度：30%～60%；大气压力：80kPa～106kPa注：被测设备应该在其规定的气候条件下工作。

2电磁环境条件：实验室的电磁环境不应影响实验结果。

试验步骤：1被测设备典型工作条件；2被测设备是按台式设备还是落地式设备进行试验；3确定施加放电点；4在每个点上，是采用接触放电还是空气放电；5所使用的试验等级；6符合性试验中在每个点上施加的放电次数；7是否进行安装后的试验。

对被测设备直接施加的放电，考虑如下：1变直接施加的放电，除非在通标，产品标准或产品类标准中其他规定，静电放电指时间在正常使用时人员可接触到的被测设备上的点和面。

2单次放电的方式进行，在预选点上，至少施加十次单次放电（最敏感的极性）。

3放电之间的时间间隔建议至少1s,但为了确定系统是否会发生故障，可能需要较长的时间间隔。

注：放电点通以20次/s或以上的放电重复率来进行试探的方法加以选择。

4静电放电发生器应保持与实施放电的表面垂直，以改善实验结果的可重复性。

5在实施放电的时候，发生器的放电回路电缆与被测设备的距离至少应保持0.2m。

6在接触放电的情况下，放电电极的顶端应在操作放电开关之前接触被测设备。

7对表面涂漆的情况，如若厂家未说明涂膜是绝缘层，则发生器的电极头应穿入漆膜，如厂家指明是绝缘层，则只是进行空气放电。

组件充电模式 (Charged

组件充电模式(Charged
组件充电模式(Charged-Device Model, CDM)
此放电模式是指IC先因磨擦或其它因素而在IC内部累积了静电，但在静电累积的过程中IC并未被损伤。

此带有静电的IC在处理过程中，当其pin去碰触到接地面时，IC内部的静电便会经由pin自IC内部流出来，而造成了放电的现象。

此种模式的放电时间更短，仅约几毫微秒之内，而且放电现象更难以真实的被模拟。

因为IC内部累积的静电会因IC组件本身对地的等效电容而变，IC摆放的角度与位置以及IC所用的包装型式都会造成不同的等效电容。

由于具有多项变化因素难定，因此，有关此模式放电的工业测试标准仍在协议中，但已有此类测试机台在销售中。

该组件充电模式(CDM) ESD 可能发生的原因及放电的情形显示于
图2.3-1(a)与图2.3-1(b)中。

该组件充电模式静电放电的等效电路图显示于图2.3-2(a)中。

IC在名种角度摆放下的等效电容值显示于图2.3-2(b)中，此电容值会导致不同的静电电量累积于IC内部。

图2.3-1(a) Charged-Device Mode静电放电可能发生的情形。

IC自IC管中滑出后，带电的IC脚接触接到地面而形成放电现象。