华工网络数字电子技术作业(DOC)

合集下载

数字电子技术基础作业

《数字电子技术基础》作业第一部分：1.P17 思考题P29 思考题题1.3.3 题1.3.6 题1.3.7 题1.3.8P47 习题1.7 习题1.142.P37思考题题1.4.1 题1.4.2 题1.4.4P47 习题1.16 习题1.18第二部分：1.P54 思考题题2.1.2 题2.1.3 题2.1.4P71 思考题题2.2.1 题2.2.5 题2.2.7 题2.2.8P100 习题2.7 习题2.10 习题2.122.P85 思考题题2.4.3 题2.4.6 题2.4.10.P89 思考题题2.5.2P94 思考题题2.6.1 题2.6.3.P102 习题2.14 习题2.17 习题2.18第三部分：1.P112 思考题题3.1.1P116 思考题题3.2.1 题3.2.3P156 习题3.4 习题3.92.P145 思考题题3.4.3 题3.4.8 题3.4.10.P156 习题3.10 习题3.11第四部分：1.P166 思考题题4.1.1 题4.1.2 题4.1.3P169 思考题题4.2.2 题4.2.5P183 习题4.2 习题4.42.P175 思考题题4.3.1 题4.3.6 题4.3.7.P179 思考题题4.4.1 题4.4.3 题4.4.4P182思考题题4.5.2 题4.5.4P185 习题4.7 习题4.10第五部分：1.P191 思考题题5.1.2 题5.1.3 题5.1.4P197 思考题题5.2.1 题5.2.4P252 习题5.1 习题5.2 习题5.32.P211 思考题题5.3.3 题5.3.4 题5.3.5P226 思考题题5.4.1 题5.4.6 题5.4.7 题5.4.8P253习题5.6 习题5.11 习题5.133.P245 思考题题5.5.5 题5.5.8P257 思考题题5.6.1 题5.6.4P252 习题5.19 习题5.20第六部分：1.P155 思考题题3.5.3 题3.5.4 题3.5.5 题3.5.8P158 习题3.14 习题3.152.P261 思考题题6.1.1 题6.1.2 题6.1.3P269 思考题题6.2.2 题6.2.6 题6.2.8P275 习题6.63.P273 思考题题6.3.1 题6.3.3P290 思考题题7.2.1P298 思考题题7.3.1第七部分：1.P329 思考题题9.1.4 题9.1.5P339 思考题题9.2.1 题9.2.2 题9.2.3 题9.2.6 题9.2.8 P348 习题9.1 习题9.2 习题9.42.P346 思考题题9.3.1 题9.3.2 题9.3.3 题9.3.4P349 习题9.5 习题9.9第八部分：1.P303 思考题题8.1.1 题8.1.2 题8.1.4P307 思考题题8.2.2 题8.2.5P321 习题8.8 习题8.102.P313 思考题题8.3.2 题8.3.4P319 思考题题8.4.2 题8.4.3 题8.4.6。

华工网络数字电子技术作业

图
第10章作业
在图（a）所示的施密特触发器电路中，已知R1=10kΩ，R2=30kΩ。G1和G2为CMOS反相器，VDD=15V。
（1）试计算电路的正向阈值电压VT+、负向阈值电压VT－和回差电压△VT。
（2）若将图（b）给出的电压信号加到图（a）电路的输入端，试画出输出电压的波形。
图
图是用TTL门电路接成的微分型单稳态触发器，其中Rd阻值足够大，保证稳态vA时为高电平。R的阻值很小，保证稳态时vI2为低电平。试分析该电路在给定触发信号vI作用下的工作过程，画出vA、vO1、vI2和vO的电压波形。Cd的电容量很小，它与Rd组成微分电路。
图
VDD=15V，VT+=9V，VT－=4V，试问：
（1）为了得到占空比为q=50%的输出脉冲，R1与R2的比值应取多少
（2）若给定R1=3kΩ，R2=Ω，C=μF，电路的振荡频率为多少输出脉冲的占空比又是多少
图是用555定时器组成的开机延时电路。若给定C=25μF，R=91kΩ，VCC=12V，试计算常闭开关S断开以后经过多长的延迟时间vO才跳变为高电平。
图
在图（a）所示电路中已知三极管导通时VBE=，饱和压降VCE（sat）=，饱和导通内阻为RCE（sat）=20Ω，三极管的电流放大系数β=100。OC门G1输出管截止时的漏电流约为50μA，导通时允许的最大负载电流为16mA，输出低电平≤。G2～G5均为74系列TTL电路，其中G2为反相器，G3和G4是与非门，G5是或非门，它们的输入特性如图（b）所法计数器74LS161组成的脉冲分频电路，ROM的数据表如表所示。试画出在CLK信号连续作用下D3、D2、D1和D0输出的电压波形，并说明它们和CLK信号频率之比。
表
第8章作业

华东理工大学2020年春季数字电路与逻辑设计网上作业1

2020年春季数字电路与逻辑设计网上作业1交卷时间：2020-05-16 15:16:17一、单选题1.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案B解析2.(5分)• A.• B.• C.• D.纠错得分：5收起解析D3.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案D解析4.(5分)• A.• B.• C.• D.纠错得分：0收起解析答案B解析5.(5分)十进制数25用8421BCD码表示为( )。

• A.10101• B.00100101• C.100101• D.10101纠错得分：5收起解析答案B解析6.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案D解析7.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案B解析(5分)目前使用得最广泛的可编程逻辑器件是（）。

• A.PLD• B.PLA• C.PAL• D.GAL纠错得分：5收起解析D9.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案A解析(5分)• A.• B.• C.• D.纠错得分：0收起解析答案C解析11.(5分)仅当全部输入均为0时，输出才为0，否则输出为1，这种逻辑关系称为（）逻辑。

• A.与• B.或• C.非• D.异或纠错得分：5收起解析答案B解析(5分)• A.• B.• C.• D.纠错得分：5收起解析答案D解析13.(5分)• A.• B.• C.• D.纠错得分：5收起解析答案D14.(5分)用（）片八选一数据选择器芯片可扩展实现一个64选一数据选择器。

• A.6• B.7• C.8• D.9纠错得分：5收起解析C二、判断题1.(5分)纠错得分：0收起解析答案错误解析2.(5分)若已知=，则必定=。

纠错得分：0收起解析错误3.(5分)实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为全加器。

华南理工大学数字电子技术试卷(含答案)

诚信招考,测验舞弊将带来严厉结果！华南理工大年夜学期末测验《数字电子技艺》试卷A本卷须知：1.考前请将密封线内填写清晰；2.一切谜底请单刀直入答在试卷上(或答题纸上)；3．测验办法:闭卷；。

一.单项选择题：〔在每题的备选谜底当选出一个准确的谜底，并将准确谜底的1A.10000000B.000100101000C.100000000D.1001010002.曾经清晰函数F的卡诺图如图1-1,试求其最简与或表白式(C)3.曾经清晰函数的反演式为，其原函数为〔B〕。

A．B．C．D．4．关于TTL数字集成电路来说，以下说法谁人是过失的：B〔A〕电源电压极性不得接反，其额外值为5V；〔B〕不使用的输入端接1；〔C〕输入端可串接电阻，但电阻值不该太大年夜；〔D〕OC门输入端能够并接。

5．欲将正弦旗号暗记转换成与之频率一样的脉冲旗号暗记，使用BA.T，触发器B.施密特触发器C.A/D转换器D.移位存放器6．以下A/D转换器直达换速率最快的是〔 A〕。

A.并联比拟型B.双积分型C.计数型D.逐次渐近型7.一个含有32768个存储单位的ROM，有8个数据输入端，其地点输入端有〔C〕个。

CA. 10B.11C.12D.88.如图1-2，在TTL门构成的电路中，与非门的输入电流为I iL≤–1mA‚I iH≤20μA。

G1输入低电平常输入电流的最大年夜值为I OL(max)=10mA，输入高电平常最大年夜输入电流为I OH(max)=–0.4mA。

门G1的扇出系数是〔〕。

A.1B.4C.5D.109.十数制数2006.375转换为二进制数是：10.TTL或非门过剩输入真个处置是:A.悬空B.接高电平C.接低电平D.接〞1〞二.填空题(每题2分，共20分)1.CMOS传输门的静态功耗特不小，当输入旗号暗记的频率添加时，其功耗将______________。

2.写出四种逻辑函数的表现办法：_______________________________________________________________;3.逻辑电路中,高电平用1表现,低电平用0表现,那么称为___逻辑;4.把JK触发器改成T触发器的办法是_____________。

数字电子技术离线作业word精品文档13页

模拟题一一、单项选择1、数字信号是 (b) 。

(a) 时间和幅值上连续变化的信号 (b) 时间和幅值上离散的信号(c) 时间上连续、幅值上离散变化的信号 (c) 时间上离散、幅值上连续变化的信号2、处理 (d) 的电子电路是数字电路。

(a) 交流电压信号 (b) 直流信号(c) 模拟信号 (d) 数字信号3、数字电路中，晶体管的工作于 (d) 状态。

(a) 放大 (b) 饱和 (c) 截止 (d) 开关4、在设计过程中，逻辑函数化简的目的是 (b) 。

(a) 获得最简与或表达式 (b) 用最少的逻辑器件完成设计(c) 用最少的集电门完成设计 (d) 获得最少的与项5、10- 4线优先编码器允许同时输入 (d) 路编码信号。

(a) 1 (b) 9 (c) 10 (d) 多6、要使JK 触发器的输出Q 从1变成0，它的输入信号JK 应为 (b) 。

(a) 00 (b) 01 (c) 10 (d) 无法确定7、 TTL 集成单稳态电路的暂稳态时间t W 为___(a)___。

(a) X X 0.7R C (b) X X R C (c) X X 1.1R C (d) X X 2.2R C8、n位环形移位寄存器的有效状态数是(a)。

(a) n (b) 2n (c) 4n (d) 2n9、以下可编程逻辑器件中，集成密度最高的是(d)。

(a) PAL (b) GAL (c)HDPLD (d) FPGA10、若双积分A/D转换器第一次积分时间T1取20mS的整倍数，它便具有(b)的优点。

(a) 较高转换精度 (b) 极强抗50Hz干扰 (c) 较快的转换速度(d) 较高分辨率二. 填空题（请在空格中填上合适的词语，将题中的论述补充完整）1、人们习惯的数制是十进制，在数字电路中常用的数制是二进制。

2、在晶体三极管c、b极间并接肖特基二极管，可提高晶体三极管开关速度。

3、基本译码电路除了完成译码功能外，还能实现逻辑函数发生和DMUX功能。

华南理工大学网络教育电路原理作业1-13、16章全答案讲解

第一章“电路模型和电路定律”练习题1-1说明题1-1图（a ）、（b ）中：（1） u 、i 的参考方向是否关联？（2） ui 乘积表示什么功率？（ 3）如果在图（a ）中u>0、i<0 ;图（b ）中u>0、i>0，元件实际发出还是吸收功率？元件题1-1解：（1 ）题1-1图（a ），u 、i 在元件上为关联参考方向：题 1-1图（b ）中，u 、i 在元件上为非关联参考方向。

（2）题1-1图（a ）中，P=ui 表示元件吸收的功率；题 1-1图（b ）中，P=ui 表示元件发出的功率。

（3）题1-1图（a ）中，P=ui<0表示元件吸收负功率，实际发出功率：题 1-1图（b ）中，P=ui>0，元件实际发出功率。

1-4在指定的电压 u 和电流i 的参考方向下，写出题1-4图所示各元件的 u 和i 的约束方程(即 VCR )。

5V ■O +(d )( e ) ( f )题1-4图解: （1 ）题1-4图（a ）中，u 、i 为非关联参考方向，u=10 x 103i 。

（2）题1-4图（b ）中u 、i 为非关联参考方向，u= — 10i 。

（3）题1-4图（c ）中u 与电压源的激励电压方向相同 u= 10V. （4）题1-4图（d ）中u 与电压源的激励电压方向相反 u= — 5V. （5）题1-4图（e ）中i 与电流源的激励电流方向相同i= 10x 10-3A（6）题1-4图（f ）中i 与电流源的激励电流方向相反 i= — 10 x 10-3A 1-5试求题1-5图中各电路中电压源、电流源及电阻的功率（须说明是吸收还是发出）元件(b )i 10k'.1□ -- * --- 1 I ----------- O+u -(a )i 10'.1+ u(b )10V+」+CTu(c )10mA10mA+(a )解：题1-5图(a )中流过15V 电压源的2A 电流与激励电压15V 为非关联参考方向，因此，电压源发出功率 P U 发=15 X 2W=30W ; 2A 电流源的端电压为 U A = (- 5X 2+15) =5V, 此电压与激励电流为关联参考方向，因此，电流源吸收功率 P |吸=5X 2W=10W; 电阻消耗功率 P R =|2R=22X 5W=20W ，电路中P U 发=P |吸+P R 功率平衡。

数字电子技术第二次作业题及答案.doc

第2次作业一、单项选择题（本大题共40分，共20小题，每小题2分）1.4LS138译码器有（）,74LS148编码器有（）。

A.三个输入端，三个输出端B.八个输入端，八个输出端C.三个输入端，八个输出端D.八个输入端，三个输出端2.接通电源电压就能输岀矩形脉冲的电路是（）。

A.单稳态触发器B.施密特触发器C. D触发器D.多谐振荡器3.如图所示的电路，输出F的状态是（）。

A. AB. FC. 1D.04.函数F（A, B, C）二AB+BC+AC的最小项表达式为（）。

A.F（A, B, C） = Lm （0, 2, 4）B.（A, B, C） = Sm （3, 5, 6, 7）C.F（A, B, C） = Zm （0, 2, 3, 4）D.F（A,B,C）二工m （2, 4, 6, 7）5.在下列逻辑电路屮，不是组合逻辑电路的是（）。

A.译码器B.编码器C.全加器D.寄存器6.N个触发器可以构成最大计数长度（进制数）为（）的计数器。

A. N B. 2N C. N2D. 2、7.0八（：输出范围为0〜1（^,当输入数字量为0110 （4位DAC）,其输岀为（）。

A.IVB.2VC.3VD.4V&十六路数据选择器的地址输入（选择控制）端有（）个。

A.16B. 2C. 4D.89.电路和波形如下图，正确输出的波形是（）。

A.①B・②C・③D・④10.对于钟控RS触发器，若要求其输出“0 “状态不变，则输入的RS信号应为（）o A. RS=X0 B. RS=0X C. RS=X1 D. RS=1X11・已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（）Og—J"! JA.与门B.与非门C.或非门D.异或门12.为了把串行输入的数据转换为并行输出的数据，可以使用（）。

A.寄存器B.移位寄存器C.计数器D.存储器13.存储8位二进制信息要（）个触发器。

A. 2B. 3C・4D. 8 _14.欲使JK触发器按= Q n工作，可使JK触发器的输入端（J=K=1 B. J=0, K=1 C. J=0, K=0 D. J=l, K=015.在图1所示电路中，使Y二A一的电路是（）。

华南理工大学数字电子技术试卷精华版全集

1).8421BCD码100100110100对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项?（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器?（** 知识点：主从结构触发器的动作特点）(A)TTL 主从(B)边沿(C)维持阻塞(D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM?（** 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器(B)单稳态触发器(C)施密特触发器(D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路?（** 知识点：计数器的分频功能）(A)T'触发器 (B)十进制计数器(C)环形计数器(D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为0.02V, 当输入代码为01001100时, 输出电压V O为多少伏?（** 知识点：D/A转换器）(A)0.76V (B)3.04V (C)1.40V (D)1.52V10) 对于TTL门电路来说，下列各图哪个是正确的?( *** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点：555定时器）(1)该电路的暂稳态持续时间two=?(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.2。

2020年华南理工电路与电子技术平时作业-计算题.doc

(3) 时间常数：τ = 20 ×103 ×1×10−6 = 0.02(s)
(4) 由三要素得：
uC (t) = 24e−50t (V) ， iC (t) = 1.2e−50t (mA)
7. 如图 7 所示，开关 S 闭合前电路已处于稳态，t=0 时将开关 S 闭合。求开关闭合后电容电压 uc(t)。
(2) 微变等效电路如下图所示：
(3) rbe=
300 + (1+ β ) 26= IC
1.6kΩ
RL′＝RC / / RLΩ= 5k
Au
= − β RL′ rbe
= −156
ri＝RB1 / / RB2 / Ω/rbe ≈ 1.5k
r=o R=c 10kΩ
1= 2 − 0.7 300
0.038(mA) ；
IC =β IB =37.5× 0.038 =1.43(mA) ；
UCE = Ucc − IC RC = 12 −1.43× 4 = 6.28(V)
(2)微变等效电路如下图所示：
(3)
rbe
≈
300
+
(1 +
β
)
26= IC
30Ω0 + (1+ 37.5) 26 = 1.43
图 11
解:(1)由放大器的直流通路可知:
= I B
Ucc= −U BE RB
1= 2 50× 0.047 = 2.35(mA) ；
UCE = Ucc − IC RC = 12 − 2.35× 3 = 4.95(V)
(2)微变等效电路如下图所示：
（3）计算电压放大倍数 Au、输入电阻 ri、输出电阻 ro。
图 12
解（1）U B

2019-2020华工网络数字电子技术随堂练习答案

第一章数制和码制2.(单选题) 与二进制数等值的十进制数为（）。

A. 9.21B. 9.3125C. 9.05D. 9.5参考答案：B3.(单选题) 与二进制数等值的十六进制数为（）。

A. B0.C3B. C. 2C.C3D. 参考答案：D参考答案：B5.(单选题) 与二进制数等值的十进制数为（）。

A. 6.11B. 6.21C. 6.625D. 6.5参考答案：C6.(单选题) 与二进制数等值的八进制数为（）。

A. 6.44B. 6.41C. 3.44D. 3.41参考答案：A参考答案：B13.(单选题) 的原码、反码、补码分别是（）。

A．11011、00100、00101 B．11011、10100、10101C．01011、00100、00101 D．01011、10100、10101参考答案：B1.(单选题) 将函数式化成最小项之和的形式为（）。

参考答案：D2.(单选题) 函数的反函数为（）。

参考答案：B3.(单选题) 将函数式化成最小项之和的形式为（）。

参考答案：A4.(单选题) 函数的反函数为（）。

参考答案：B5.(单选题) 已知函数的卡诺图如图2-1所示, 则其最简与或表达式为（）。

参考答案：A6.(单选题) 某电路当输入端A或B任意一个为高电平时，输出Y为高电平，当A和B均为低电平时输出为低电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。

参考答案：B7.(单选题) 全体最小项之和为（）。

参考答案：C8.(单选题) 以下与逻辑表达式相等的式子是（）。

参考答案：D9.(单选题) 和与非-与非逻辑表达式相等的式子是（）。

参考答案：C11.(单选题) 某电路当输入端A或B任意一个为低电平时，输出Y为低电平，当A和B均为高电平时输出为高电平，则输出Y与输入A、B之间的逻辑关系为Y＝（）。

参考答案：A12.(单选题) 任何两个最小项的乘积为（）。

参考答案：A13.(单选题) 以下与逻辑表达式相等的式子是（）。

(完整word版)数字电子技术试题及答案(题库)

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

数字电子技术·平时作业2020春华南理工大学网络教育答案

（1）
真值表
A
B
C
Y
Z
0
0
0
0
0
0
0
1பைடு நூலகம்
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
（2）
（3）
3.解：
四、时序逻辑电路的分析与设计。
1.解：
（1）同步计数器
（2）驱动方程：
状态方程：
（3）状态转换图：
（4）四进制计数器，能自启动。
2.解：
（1）反馈清零法
（2）十进制计数器加法
（3）
输入
输出
C
A
B
S
Co
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
（2）
（3）
AB
C
00
01
11
10
00
0
1
0
1
01
1
0
1
0
S的卡诺图
AB
C
00
01
11
10

华工教育2020年《数字电子技术》随堂练习参考答案

《数字电子技术》随堂练习参考答案1.(单选题) 为了给800份文件顺序编码，如果采用十六进制代码，最少需要（）位。

A. 1B. 2C. 3D. 4答题： A. B. C. D. （已提交）参考答案：C问题解析：2.(单选题) 与二进制数等值的十进制数为（）。

A. 9.21B. 9.3125C. 9.05D. 9.5答题： A. B. C. D. （已提交）参考答案：B问题解析：3.(单选题) 与二进制数等值的十六进制数为（）。

A. B0.C3B. C. 2C.C3D. 答题： A. B. C. D. （已提交）参考答案：D问题解析：4.(单选题) 为了给800份文件顺序编码，如果采用二进制代码，最少需要（）位。

A. 9B. 10C. 11D. 12答题： A. B. C. D. （已提交）参考答案：B问题解析：5.(单选题) 与二进制数等值的十进制数为（）。

A. 6.11B. 6.21C. 6.625D. 6.5答题： A. B. C. D. （已提交）参考答案：C问题解析：6.(单选题) 与二进制数等值的八进制数为（）。

A. 6.44B. 6.41C. 3.44D. 3.41答题： A. B. C. D. （已提交）参考答案：A问题解析：7.(单选题) 把十进制数103表示成十六进制数为( )。

A．63 B．67 C．68 D．6A答题： A. B. C. D. （已提交）参考答案：B问题解析：8.(单选题) 十进制数-3用8位二进制补码表示，写成十六进制数为( ) 。

A．83 B．FC C．FD D．03答题： A. B. C. D. （已提交）参考答案：C问题解析：9.(单选题) 用8421BCD码表示十进制数51，则相应的二进制代码为( ) 。

A．01010001 B．101001 C．110011 D．00110011答题： A. B. C. D. （已提交）参考答案：A问题解析：10.(单选题) 与十进制数136对应的十六进制数为( ) 。

2019-2020华工网络数字电子技术作业解答(五大题共16小题)

一、逻辑代数基础(逻辑函数化简、变换) （1小题）1、函数∑∑+=)10,8,6,5,4,3,1()15,13,7,2,0(),,,(d m D C B A Y ，要求：（1）利用卡诺图将Y 化为最简的“与或”表达式；（2）将该最简的“与或”表达式变换为与非-与非式；（3）将该最简的“与或”表达式变换为或非-或非式。

1、解：（1）BD A D C B A Y +'=),,,(（2）))(())((),,,(''•=''+'=BD A BD A D C B A Y（3）用反演定理得：D A B A D B A D C B A Y '+'='+'•=')(),,,( 或利用卡诺图得: D A B A D B A D C B A Y '+'='+'•=')(),,,(则))()(()(),,,(''+'+'+'=''+'=D A B A D A B A D C B A Y二、器件（门电路、触发器、存储器、ADC/DAC ）（8小题）1、写出如图2-1所示电路中门电路的类型，并写出输出端Y 1、Y2、Y 的表达式。

Y 1TTLTTLAB C DY 2R LV CC Y图2-11、答：OC 门)(1'=AB Y )(2'=CD Y )()()(21'+=''==CD AB CD AB Y Y Y2、写出如图2-2所示电路中门电路的类型，并分别写出下图中当控制信号EN=0和EN=1时输出端Y 1、Y 2、Y 的表达式或逻辑状态。

Y图2-22、答：三态门EN=0时，)(1'=AB Y Y 2为高阻态 )('=AB Y EN=1时，Y 1为高阻态 )(2'=CD Y )('=CD Y3、电路如图2-3所示，写出触发器输入端D 的表达式、是CLK 的上升沿或下降沿触发、触发时次态Q *的表达式，并说明该电路对于输入信号A 来讲相当于哪种逻辑功能的触发器。