基于FPGA的 LCD1602显示控制器设计

合集下载

LCD1602显示控制器设计

LCD1602显示控制器设计一、LCD1602显示控制器的基本原理1. LCD1602显示屏通过16个引脚与Arduino开发板相连接，其中8个引脚用于数据通信，另外8个引脚包括RS、RW和E等信号引脚，用于控制显示模式和数据写入。

2.通过设置每个引脚的高低电平状态，可以实现对LCD1602显示屏的各种操作，例如清屏、光标位置设置、字符显示和图标显示等。

二、LCD1602显示控制器的硬件设计1. Arduino开发板的选择在设计LCD1602显示控制器时，首先需要选择一个合适的Arduino开发板，常用的有Arduino Uno、Arduino Nano等。

这些开发板一般都提供了多个IO口，可以满足与LCD1602显示屏的连接需求。

2.连接电路设计根据LCD1602显示屏和Arduino开发板的引脚对应关系，设计连接电路。

一般情况下，将LCD1602显示屏的VSS引脚与Arduino开发板的GND引脚相连接，将VDD引脚与5V电源引脚相连接。

将LCD1602显示屏的RS、RW和E等信号引脚与Arduino开发板的相应IO口相连接。

将LCD1602显示屏的D0-D7引脚与Arduino开发板的相应IO口相连接。

三、LCD1602显示控制器的软件设计1. 引入LiquidCrystal库在Arduino的开发环境中，打开“Sketch”菜单，选择“包含库”，再选择“添加库”，“LiquidCrystal”，将其添加到项目中。

然后在代码中引入LiquidCrystal库，以便使用其提供的函数和方法。

2. 初始化LiquidCrystal对象初始化一个LiquidCrystal对象，指定其构造函数的参数为相应的引脚号，表示与LCD1602显示屏的连接关系。

3.设置显示模式和光标位置使用LiquidCrystal对象的setCursor(函数设置光标的位置，使用display(函数打开显示，并使用noDisplay(函数关闭显示。

(完整word)基于FPGA的 LCD1602显示控制器设计

唐山学院《EDA技术》课程设计题目 LCD1602显示控制器设计系（部) 信息工程系班级 11电本3班姓名刘亮学号 4110218214指导教师郭耀华田丽欣柳延领2014 年6 月 30 日至 7月 4日共 1 周2014年 7月 4日课程设计成绩评定表目录1 引言 01.1 EDA技术的介绍 01。

2 EDA技术的发展 (1)2 VHDL/Quartus II简介 (2)2.1 VHDL语言介绍 (2)2。

2 界面介绍 (3)3 模块设计 (4)3。

1 LCD1602液晶模块 (4)3.2 矩阵键盘模块 (7)3。

3 设计思路 (8)4 系统设计方案一 (8)4.1 矩阵键盘模块设计 (9)4。

2 LCD1602液晶显示模块设计 (12)5 系统设计方案二 (14)5.1拨码开关控制的LCD1602显示模块 (14)5。

2拨码开关控制的LCD1602显示模块程序 (15)5。

3拨码开关控制的LCD1602显示模块仿真图 (18)6 设计总结 (18)参考文献 (19)1 引言1.1 EDA技术的介绍在电子设计自动化（英语:Electronic design automation，缩写：EDA)出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在.工业界开始使用几何学方法来制造用于电路光绘（photoplotter）的胶带.到了1970年代中期，开发人员尝试将整个设计过程自动化，而不仅仅满足于自动完成掩膜草图。

第一个电路布线、布局工具研发成功.设计自动化会议（Design Automation Conference）在这一时期被创立，旨在促进电子设计自动化的发展.电子设计自动化发展的下一个重要阶段以卡弗尔·米德（Carver Mead)和琳·康维于1980年发表的论文《超大规模集成电路系统导论》（Introduction to VLSI Systems)为标志。

基于FPGA的LCD1602动态显示

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity lcdplay isport(clk,reset,lcdopen:in std_logic;lcd_on,lcd_en,lcd_rw:out std_logic;LCD_Data:out std_logic_vector(8 downto 0));end lcdplay;architecture zw of lcdplay issignal clk1hz:std_logic;--signal cnt2:std_logic_vector(4 downto 0);type statetype is(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15,s16,s17,s18,s19,s20,s21,s22,s23);signal pstate,nstate:statetype;beginlcd_on<=lcdopen;process(clk)variable cnt1:integer range 0 to 4999999;beginif rising_edge(clk) thenif cnt1=4999999 thencnt1:=0;elsecnt1:=cnt1+1;end if;if cnt1<2500000 thenclk1hz<='1';elseclk1hz<='0';end if;lcd_en<=clk1hz;end if;end process;--process(clk1hz)-- begin-- if Reset='0'then-- cnt2<="00000";--- elsif rising_edge(clk1hz) then-- if cnt2<"10000" then-- cnt2<=cnt2+1;-- else-- cnt2<="00000";--end if;--end process;process(pstate,reset)begin--lcd_en<=clk1hz;if reset='1' thennstate<=s0;LCD_Data<="000000001";elsecase pstate iswhen s0=>lcd_rw<='0';nstate<=s1;LCD_Data<="000111000";--/*设置8位格式,2行,5*7*/ ,顺序2,3的要求when s1=>nstate<=s2;LCD_Data<="000001100"; --/*整体显示,关光标,光标闪烁/ ，顺序4的要求when s2=>--lcd_rw<='0';nstate<=s3;LCD_Data<="000000001";--清屏，顺序5的要求when s3=>--lcd_rw<='0';nstate<=s4;LCD_Data<="000000110"; --/*显示移动格式，看最后两位，10表示光标右移，顺序6的要求when s4=>--lcd_rw<='0';nstate<=s5;LCD_Data<="010000100";--设定显示的位置在01H+80H，即显示屏第一行第01H个位置，顺序7的要求when s5=>nstate<=s6;LCD_Data<="101011010";--Zwhen s6=>--lcd_rw<='1';nstate<=s7;LCD_Data<="101101000";--上一步基础上地址加一，显示字符h when s7=>--lcd_rw<='1';nstate<=s8;LCD_Data<="101100001";--awhen s8=>nstate<=s9;LCD_Data<="101101110";--nwhen s9=>nstate<=s10;LCD_Data<="101100111";--gwhen s10=>nstate<=s11;LCD_Data<="101110111";--wwhen s11=>nstate<=s12;LCD_Data<="101100101";--ewhen s12=>nstate<=s13;LCD_Data<="101101001";--iwhen s13=>lcd_rw<='0';LCD_Data<="011000011";nstate<=s14;when s14=>nstate<=s15;LCD_Data<="100110010";--2when s15=>nstate<=s16;LCD_Data<="100110000";--0when s16=>nstate<=s17;LCD_Data<="100110001";--1when s17=>nstate<=s18;LCD_Data<="100110001";--1when s18=>nstate<=s19;LCD_Data<="100110001";--1when s19=>nstate<=s20;LCD_Data<="100110001";--1when s20=>nstate<=s21;LCD_Data<="100110001";--1when s21=>nstate<=s22;LCD_Data<="100110010";--2when s22=>nstate<=s23;LCD_Data<="100110000";--0when s23=>nstate<=s0;LCD_Data<="100111000";--0 end case;end if;end process;process(clk1hz,nstate)beginif clk1hz'event and clk1hz='1' thenpstate<=nstate;end if;end process;end zw;。

基于FPGA的电子钟设计--带1602液晶显示

基于FPGA的电子钟设计--带1602液晶显示2010-06-25 14:26----fenpin----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity fenpin isport(clk :in std_logic;clk1hz :out std_logic;clk5khz :out std_logic);end fenpin;architecture bev of fenpin isbeginclk1hz_pro:process(clk)variable cnt1:integer range 0 to 50000000;beginif rising_edge(clk) thenif(cnt1<25000000) thenclk1hz<='0';cnt1:=cnt1+1;elsif(cnt1>=25000000 and cnt1<50000000) then clk1hz<='1';cnt1:=cnt1+1;else cnt1:=0;end if;end if;end process;clk5khz_pro:process(clk)variable cnt2:integer range 0 to 10000;beginif rising_edge(clk) thenif(cnt2<5000) thenclk5khz<='0';cnt2:=cnt2+1;elsif(cnt2>=5000 and cnt2<10000) thenclk5khz<='1';cnt2:=cnt2+1;else cnt2:=0;end if;end if;end process;end bev;----adjuster----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity adjuster isport(clr :in std_logic;clk1hz :in std_logic;clock_mode :in std_logic; --时钟模式选择：00正常计时，01设置时间的“时”，10设置时间的“分”，11设置时间的“秒”alarm_mode :in std_logic; --闹钟模式选择：00不动，01设置闹钟的“时”，10设置闹钟的“分”，11设置闹钟的“秒”set_clk :in std_logic; --设置时的计时脉冲，由按键输入alarm_on_off :in std_logic; --闹钟的开关（1开，0关）m_enout :in std_logic; --正常计时，计数器中分的进位输出 s_enout :in std_logic; --正常计时，计数器中秒的进位输出reset :out std_logic;alarm_out :out std_logic;clk_clock :out std_logic; --正常计时由clk1hz提供计时脉冲，设置时由set_clk提供计时脉冲clock_hour_en :out std_logic; --时钟模式下计数器时、分、秒的使能clock_minute_en :out std_logic;clock_second_en :out std_logic;clk_alarm :out std_logic; --设置闹钟时由set_clk提供计时脉冲alarm_hour_en :out std_logic; --闹钟模式下计数器时、分、秒的使能alarm_minute_en :out std_logic);end adjuster;architecture behave of adjuster issignal clock_mode_cnt:std_logic_vector(1 downto 0);signal alarm_mode_cnt:std_logic_vector(1 downto 0);signal set:std_logic;signal alarm_out_reg:std_logic;signal clk_h_reg:std_logic;signal clk_m_reg:std_logic;signal clk_s_reg:std_logic;beginreset<=clr;--------------------------时钟模式-----------------------------------------------------------clock_pro:process(clr,clock_mode)beginif(clr='1') thenclock_mode_cnt<="00";elsif(clr='0') thenif rising_edge(clock_mode) thenif(clock_mode_cnt="11") thenclock_mode_cnt<="00";else clock_mode_cnt<=clock_mode_cnt+'1';end if;end if;end if;end process;u1:process(clock_mode_cnt)beginif(clock_mode_cnt="00") then --正常计时set<='1';clk_h_reg<='0';clk_m_reg<='0';clk_s_reg<='0';elsif(clock_mode_cnt="01") then --设置时间的“时”set<='0';clk_h_reg<='1';clk_m_reg<='0';clk_s_reg<='0';elsif(clock_mode_cnt="10") then --设置时间的“分”set<='0';clk_h_reg<='0';clk_m_reg<='1';clk_s_reg<='0';elsif(clock_mode_cnt="11") then --设置时间的“秒”set<='0';clk_h_reg<='0';clk_m_reg<='0';clk_s_reg<='1';elseset<='0';clk_h_reg<='0';clk_m_reg<='0';clk_s_reg<='0';end if;end process;u2:process(set,clk1hz,set_clk)beginif(set='1') then --正常计时,计数器的时钟及使能的选择clk_clock<=clk1hz;clock_hour_en <= m_enout;clock_minute_en <= s_enout;clock_second_en <= '1';elsif(set='0') then --设置时间,计数器的时钟及使能的选择clk_clock<=set_clk;clock_hour_en <= clk_h_reg;clock_minute_en <= clk_m_reg;clock_second_en <= clk_s_reg;elseclk_clock<=clk1hz;clock_hour_en <= m_enout;clock_minute_en <= s_enout;clock_second_en <= '1';end if;end process;-------------------------闹钟模式-------------------------------------------------------------------- alarm_on_pro:process(clr,alarm_on_off) --按键alarm_on_off按一下为1(闹钟开),再按一下为0(闹钟关)beginif(clr='1') thenalarm_out_reg<='0';elsif rising_edge(alarm_on_off) thenalarm_out_reg<= not alarm_out_reg;end if;end process;alarm_out<=alarm_out_reg;alarm_pro:process(clr,alarm_mode) --闹钟模式选择 beginif(clr='1') thenalarm_mode_cnt<="00";elsif(clr='0') thenif rising_edge(alarm_mode) thenif(alarm_mode_cnt="10") thenalarm_mode_cnt<="00";else alarm_mode_cnt<=alarm_mode_cnt+'1';end if;end if;end if;end process;u3:process(alarm_mode_cnt,set_clk)beginif(alarm_mode_cnt="00") thenalarm_hour_en<='0';alarm_minute_en<='0';clk_alarm<='0';elsif(alarm_mode_cnt="01") then --设置闹钟的“时” alarm_hour_en<='1';alarm_minute_en<='0';clk_alarm<=set_clk;elsif(alarm_mode_cnt="10") then --设置闹钟的“分” alarm_hour_en<='0';alarm_minute_en<='1';clk_alarm<=set_clk;elsealarm_hour_en<='0';alarm_minute_en<='0';clk_alarm<='0';end if;end process;end behave;----cmp----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity cmp isport(clk1hz :in std_logic;alarm_in :in std_logic; --为1则闹钟开启，0则闹钟关闭hour :in std_logic_vector(7 downto 0);minute :in std_logic_vector(7 downto 0);second :in std_logic_vector(7 downto 0);alarm_h :in std_logic_vector(7 downto 0);alarm_m :in std_logic_vector(7 downto 0);speak :out std_logic; --为1则闹铃响low_beep :out std_logic; --低频声控制,分为59,秒为50，52，54，56，58，00时低频输出为1hign_beep :out std_logic --高频声控制,到达整点（00分00秒时）高频输出为1);end cmp;architecture bev of cmp isbegin------------------------------ -----闹钟模块------------------------------------------------------------------- cmp_pro:process(alarm_in,hour,minute,second,alarm_h,alarm_m)beginif(hour=alarm_h and minute=alarm_m ) thenif(second(3 downto 0)="0000" or second(3 downto 0)="0010" or second(3 downto 0)="0100" or second(3 downto 0)="0110" or second(3 downto 0)="1000") thenif(alarm_in='1') thenspeak<='1';end if;else speak<='0';end if;else speak<='0';end if;end process;-----------------------------------整点报时模块------------------------------------------------------------------ zheng_dian_bao_shi:process(clk1hz)beginif rising_edge(clk1hz) thenif(minute="01011001") then --分为59,秒为50，52，54，56，58，00时低频输出为1if(second(7 downto 4)="0101") thenif(second(3 downto 0)="0000" or second(3 downto0)="0010" or second(3 downto 0)="0100" or second(3 downto 0)="0110" or second(3 downto 0)="1000") thenlow_beep<='1';else low_beep<='0';end if;end if;end if;if(minute="00000000" and second="00000000") then --到达整点（00分00秒时）高频输出为1hign_beep<='1';else hign_beep<='0';end if;end if;end process;end bev;----1602 LCD----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;library work;use work.ascii_table.all;entity lcd1602 isPort ( clk :in std_logic;reset :in std_logic;hour :in std_logic_vector(7 downto 0);minute :in std_logic_vector(7 downto 0);second :in std_logic_vector(7 downto 0);alarm_h :in std_logic_vector(7 downto 0);alarm_m :in std_logic_vector(7 downto 0);LCD_RS :out std_logic; --寄存器选择信号LCD_RW :out std_logic; --液晶读写信号LCD_EN :out std_logic; --液晶时钟信号LCD_Data :out std_logic_vector(7 downto 0)); --液晶数据信号end lcd1602;architecture bev of lcd1602 istype state is(set_clr,set_function,set_cursor,set_input_mode,write_cgram,set_ddram ,write_LCD_Data);signal current_state:state;type ram1 is array(0 to 31) of std_logic_vector(7 downto 0);signal cgram1 :ram1;signal clk1 : std_logic;signal clk_out : std_logic;signal lcd_clk : std_logic;beginLCD_EN <= clk_out;LCD_RW <= '0';process(clk) --分频，使时钟满足液晶的建立时间variable n1:integer range 0 to 999;beginif rising_edge(clk) thenif n1<999 thenn1:=n1+1;elsen1:=0;clk_out<=not clk_out;end if;end if;end process;lcd_clk <= clk_out;process(lcd_clk,reset,current_state)variable cnt1: std_logic_vector(4 downto 0);beginif reset='0' thencurrent_state<=set_clr; --清屏cnt1:="11110";LCD_RS<='0'; --RS='0',RS='0'=>指令寄存器写入 elsif rising_edge(lcd_clk)thencurrent_state <= current_state ;LCD_RS <= '0';case current_State iswhen set_clr=> --清屏cnt1:="00000";LCD_Data<="00000001";current_state<=set_function;when set_function=> --功能设置LCD_Data<="00111000";current_state<=set_cursor;when set_cursor=> --显示开关控制LCD_Data<="00001111";current_state<=set_input_mode;when set_input_mode=> --输入方式控制LCD_Data<="00000110";current_state<=write_cgram;when write_cgram=>LCD_RS<='1'; --RS='1',RW='0',数据寄存器写入 LCD_Data<=cgram1(conv_integer(cnt1));current_state<=set_ddram;when set_ddram=>if cnt1<"11111" thencnt1:=cnt1+1;elsecnt1:="00000";end if;case cnt1 is--第一行显示时钟when "00000"=>cgram1(conv_integer(cnt1))<=uT;when "00001"=>cgram1(conv_integer(cnt1))<=i;when "00010"=>cgram1(conv_integer(cnt1))<=X"6d"; when "00011"=>cgram1(conv_integer(cnt1))<=e;when "00100"=>cgram1(conv_integer(cnt1))<=sp;when "00101"=>cgram1(conv_integer(cnt1))<=maohao; when "00110"=>cgram1(conv_integer(cnt1))<=sp;when "00111"=>cgram1(conv_integer(cnt1))<=x"3" & hour(7 downto 4);when "01000"=>cgram1(conv_integer(cnt1))<=x"3" & hour(3 downto 0);when "01001"=>cgram1(conv_integer(cnt1))<=maohao; when "01010"=>cgram1(conv_integer(cnt1))<=x"3" & minute(7 downto 4);when "01011"=>cgram1(conv_integer(cnt1))<=x"3" & minute(3 downto 0);when "01100"=>cgram1(conv_integer(cnt1))<=maohao; when "01101"=>cgram1(conv_integer(cnt1))<=x"3" & second(7 downto 4);when "01110"=>cgram1(conv_integer(cnt1))<=x"3" & second(3 downto 0);--第二行显示闹钟when "10000"=>cgram1(conv_integer(cnt1))<=uA;when "10001"=>cgram1(conv_integer(cnt1))<=l;when "10010"=>cgram1(conv_integer(cnt1))<=aa;when "10011"=>cgram1(conv_integer(cnt1))<=r;when"10100"=>cgram1(conv_integer(cnt1))<=X"6d";when "10101"=>cgram1(conv_integer(cnt1))<=maohao; when "10110"=>cgram1(conv_integer(cnt1))<=sp;when "10111"=>cgram1(conv_integer(cnt1))<=x"3" & alarm_h(7 downto 4);when "11000"=>cgram1(conv_integer(cnt1))<=x"3" & alarm_h(3 downto 0);when "11001"=>cgram1(conv_integer(cnt1))<=maohao; when "11010"=>cgram1(conv_integer(cnt1))<=x"3" & alarm_m(7 downto 4);when "11011"=>cgram1(conv_integer(cnt1))<=x"3" & alarm_m(3 downto 0);when others=>cgram1(conv_integer(cnt1))<=sp;end case;if(cnt1<="01111") thenLCD_Data<="10000000"+cnt1;--80H-8fHelseLCD_Data<="11000000"+cnt1-"10000";--c0H-cfH end if;current_state<=write_LCD_Data;when write_LCD_Data=>LCD_Data<="00000000";current_state<=set_function;when others => null;end case;end if;end process;end bev;----counter24----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity counter24 isport( clr :in std_logic;clk_in :in std_logic;en :in std_logic;co :out std_logic;c_out :out std_logic_vector(7 downto 0));end counter24;architecture bev of counter24 issignal h_reg:std_logic_vector(3 downto 0);signal l_reg:std_logic_vector(3 downto 0);beginprocess(clr,clk_in,en)beginif(clr='1') thenh_reg<="0000";l_reg<="0000";elsif(clr='0') thenif rising_edge(clk_in) thenif(en='1') thenif(h_reg="0010" and l_reg="0011") thenh_reg<="0000";l_reg<="0000";elsif(l_reg="1001" ) thenh_reg<=h_reg+1;l_reg<="0000";else l_reg<=l_reg+'1';end if;end if;end if;end if;end process;co<='1' when l_reg="0011" and h_reg="0010" else '0'; c_out<=h_reg & l_reg;end bev;----counter 60----library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity counter60 isport(clr :in std_logic;clk_in :in std_logic;en :in std_logic;co :out std_logic;c_out :out std_logic_vector(7 downto 0));end counter60;architecture bev of counter60 issignal hign_reg:std_logic_vector(3 downto 0);signal low_reg:std_logic_vector(3 downto 0);beginprocess(clr,clk_in,en)beginif(clr='1') thenhign_reg<="0000";low_reg<="0000";elsif(clr='0') thenif rising_edge(clk_in) thenif (en='1') thenif(hign_reg="0101" and low_reg="1001") thenhign_reg<="0000";low_reg<="0000";elsif(low_reg="1001") thenlow_reg<="0000";hign_reg<=hign_reg+'1';else low_reg<=low_reg+'1';end if;end if;end if;end if;end process;co<='1' when hign_reg="0101" and low_reg="1001" else '0'; c_out<=hign_reg&low_reg;end bev;。

基于FPGA的LCD显示控制系统的毕业设计

基于FPGA的LCD显示控制系统的毕业设计第一章绪论1.1选题的背景与意义液晶，是一种在一定温度范围内呈现既不同于固态、液态，又不同于气态的特殊物质态，它既具有各向异性的晶体所特有的双折射性，又具有液体的流动性。

一般可分热致液晶和溶致液晶两类。

在显示应用领域，使用的是热致液晶，超出一定温度范围，热致液晶就不再呈现液晶态，温度低了，出现结晶现象，温度升高了，就变成液体；液晶显示器件所标注的存储温度指的就是呈现液晶态的温度范围。

液晶由于它的各向异性而具有的电光效应，尤其扭曲向列效应和超扭曲效应，所以能制成不同类型的显示器件(Liquid Crystal Display 简称LCD)。

在平板显示器件领域，目前应用较广泛的有液晶(LCD)、电致发光显示(EL)、等离子体(PDP)、发光二极管(LED)、低压荧光显示器件(VFD)等。

液晶显示器件有以下一些特点①低压微功耗，②平板型结构，③被动显示型（无眩光，不刺激人眼，不会引起眼睛疲劳），④显示信息量大（因为像素可以做得很小），⑤易于彩色化（在色谱上可以非常准确的复现），⑥无电磁辐射（对人体安全，利于信息保密），⑦长寿命（这种器件几乎没有什么劣化问题，因此寿命极长，但是液晶背光寿命有限，不过背光部分可以更换）。

之前，一般流行采用单片机来控制驱动LCD。

采用单片机控制LCD的显示在设计上相对比较简单。

可以通过KEIL等软件的编写方便地控制LCD的图形以及字符的现实。

但是由于单片机的顺序执行结构。

决定了在现实图片或者字符的同时，单片机本身无法处理其他数据或者执行其他的运算命令。

这在某种程度上大大地降低了工作的效率。

而采用FPGA来控制LCD则不存在这个问题。

但是由于FPGA不像单片机，可以直接使用控制语句来方便地控制LCD。

因此需要编写大量的代码来控制LCD。

因为这个原因，采用FPGA的设计一般都会再一次通过单片机来驱动LCD的显示。

本课题主要任务是设计基于FPGA的LCD控制器，兼顾好程序的易用性，以方便之后模块的移植和应用。

用Verilog写LCD1602

最近用FPGA写了个LCD1602的程序，小有成就啊，分享一下。

在网上，很难找到关于FPGA用1602显示的程序，因为大家都认为，FPGA 来做液晶显示，是一件很麻烦的事，不过对我这个初学者来说，用数码管不能显示字符，用VGA太高档，咱不会用，也没东西。

呵呵，就考虑用LCD了。

在网上，你可以找到LCD1602的程序，但是我只看到直接把字符写进液晶的，这个根本不实用，平时要用的都是把获得的数据在液晶上显示，而我们FPGA得到的数据只是二进制数，那么我们就得想办法，把二进制数转化为字我们要的字符才行。

为此用到了单片机里转换的算法，即除以10的n次方，求余或取整。

废话不多说见程序。

说明：我这是一个用于频率计显示的程序，频率值有32位，小数1位，也就是精度是0.1HZ ，最后一个块里，有两个写状态，一个是显示频率的，另一个是显示幅度的，我的本意是做一个FFT的显示，幅度的显示，先就放在那了，没有作用，不过这也是个双行的显示了，不要的可以删掉，要的，只要修改一下就好了。

频率显示已经做好的，没有问题。

修改的时候一定要注意状态的调整。

module LCD1602(clk,rst_n ,rs,rw,en,dat);input clk;input rst_n ;output rs,rw,en;output [7:0] dat;reg rs,rw;wire en;wire [31:0] fre_data ; //频率值wire [9:0] fre[3:0] ;wire [7:0] fre_unit ; //频率的单位reg [7:0] dat;reg [3:0] counter;reg [1:0] state;reg [15:0] count;reg clkr;parameter init=2'd0,write_data_1=2'd1 ,write_data_2=2'd2 ;assign en = clkr;assign fre_data = 32'd123_9 ;reg [9:0] data_flag ;reg [1:0] flag ;reg [7:0] chara[3:0] ;//----------分解频率值，MHz，KHz，Hz----------------assign fre[3] = fre_data / 10000000 ; //MHz的位数assign fre[2] = (fre_data % 10000000) / 10000 ; //KHz的位数assign fre[1] = (fre_data % 10000) /10 ; //Hz的位数assign fre[0] = fre_data % 10 ; //0.1Hz的位数assign fre_unit = (fre[3] > 0) ? "M" : ((fre[2] > 0) ? "K" : " ") ; //上面一句是判断频率级别，给定单位//---------获取字符串，在液晶上显示-----------------always @(posedge clk , negedge rst_n)if(!rst_n)begindata_flag <= 4'b0 ;flag <= 2'b0 ;endelsebeginif( fre[3] > 0 ) //MHz分解beginflag = flag + 2'd1 ;if( flag == 2'd1 )data_flag = fre[3] / 100 ;if( flag == 2'd2 )data_flag =( fre[3] % 100 )/10 ;if( flag == 2'd3 )data_flag = fre[3] % 10 ;if( flag == 2'd0 )data_flag = fre[2] / 100 ;endelse if( fre[2] > 0 ) //KHz分解beginflag = flag + 2'd1 ;if( flag == 2'd1 )data_flag = fre[2] / 100 ;if( flag == 2'd2 )data_flag =( fre[2] % 100 )/10 ; if( flag == 2'd3 )data_flag = fre[2] % 10 ;if( flag == 2'd0 )data_flag = fre[1] / 100 ;endelse //Hz分解beginflag = flag + 2'd1 ;if( flag == 2'd1 )data_flag = fre[1] / 100 ;if( flag == 2'd2 )data_flag =( fre[1] % 100 )/10 ; if( flag == 2'd3 )data_flag = fre[1] % 10 ;if( flag == 2'd0 )data_flag = fre[0] ;endendalways @(posedge clk ) //获取字符begincase(data_flag)4'd0 : chara[flag] = "0" ;4'd1 : chara[flag] = "1" ;4'd2 : chara[flag] = "2" ;4'd3 : chara[flag] = "3" ;4'd4 : chara[flag] = "4" ;4'd5 : chara[flag] = "5" ;4'd6 : chara[flag] = "6" ;4'd7 : chara[flag] = "7" ;4'd8 : chara[flag] = "8" ;4'd9 : chara[flag] = "9" ; endcaseend//--------------液晶读写时钟-----------------always @(posedge clk)begincount=count+16'd1;if(count==16'h000f)clkr=~clkr;end//------------液晶初始化及写数据------------------- always @(posedge clkr)begincase(state)init: //LCD1602初始化beginrs=0;rw=0;counter=counter+4'd1;case(counter)1:dat=8'h38; //显示模式设置2:dat=8'h08; //光标设计，08代表关闭光标3:dat=8'h01; //显示清屏4:dat=8'h06; //显示光标移动设置5:dat=8'h0c; //显示开及光标设置6:begindat=8'h80; //写光标地址state=write_data_1;counter=4'd0;enddefault: counter=4'd0;endcaseendwrite_data_1: //写数据beginrs=1;case(counter)0:dat="f";1:dat="r";2:dat="e";3:dat=":";4:dat=" ";5:dat=chara[1];6:dat=chara[2];7:dat=chara[3];8:dat=".";9:dat=chara[0];10:dat=fre_unit;11:dat="H";12:dat="z";13:dat=" ";14:beginrs=0; dat=8'hc0;enddefault: counter=0;endcaseif(counter==14)begincounter=0;state=write_data_2;endelse counter=counter+4'd1;endwrite_data_2: //写数据beginrs=1;case(counter)0:dat="a";1:dat="m";2:dat="p";3:dat=":";4:dat=" ";5:dat=chara[1];6:dat=chara[2];7:dat=chara[3];8:dat="m";9:dat="V";10:dat=" ";11:dat=" ";12:beginrs=0; dat=8'h80;enddefault: counter=0;endcaseif(counter==12)begincounter=0;state=write_data_1;endelse counter=counter+4'd1; enddefault: state=init;endcaseendendmodule。

单片机课程设计(论文)-基于LCD1602液晶显示器课程设计

摘要在日常生活中，我们对液晶显示(LCD)并不陌生LCD智能显示模块不但可以显示字符，汉字和图形，同时具有可编程功能，且与单片机接口比较方便，如液晶显示模块已作为很多电子产品的通用器件，如在计算器，万用表，电子表及很多家用电子产品中都可以看到，显示的主要是数字，专用符号和图形。

在单片机系统中应用中用液晶显示作为输出器件有很多优点，如显示质量高，不闪烁；数字接口式，使得和单片机的接口更加简单可靠，操作方便；体积小，重量轻；而且相对而言，液晶显示器的功耗主要消耗在其内部的电极和驱动TC上，因而耗电量比其它显示器要少得多。

关键字：单片机专用字符液晶显示器（LCD1602）目录摘要....................................................................................................................... 错误!未定义书签。

第一章绪论 .................................................................................................... 错误!未定义书签。

1.1 课题背景 (2)1.2课题设计目标 (2)1.3课题设计的主要工作 (3)第二章硬件设计 (4)2.1LCD1602简介 (5)2.1.1 LCD1602引脚功能 (7)2.2 IIC总线 (10)2.2.1 IIC总线的特点 (11)2.2.2 IIC协议总线信号时序 (9)2.2.3 IIC总线器件寻址方式 (7)2.3 系统电路图 (7)第三章软件设计 (7)3.1 系统框图 (7)3.2 程序清单 (7)第四章调试 (7)第五章总结 (7)参考文献 (7)致谢 (7)1绪论1.1课题背景当今时候是一个信息化的时代，信息的重要性不言而喻的，获取手段显得尤其重要。

基于LCD1602液晶显示屏的单片机课程设计

唐山学院单片机原理课程设计题目点阵式YLF1602D液晶显示屏应用系 (部) 智能与信息工程学院班级 13电本 2班姓名李凯学号 4130208205指导教师张国旭江蓓蕾王春生2016 年 6 月 20 日至 6 月 30 日共 2 周2016年 6月 30 日课程设计成绩评定表目录1引言 (1)2 LCD液晶显示屏功能 (2)2.1 简介 (2)2.2 管脚功能 (2)2.3 操作控制 (2)2.4 字符集 (3)3系统硬件设计 (4)3.1 课题设计目标 (4)3.2 课程设计的主要工作 (4)3.3 设计要求 (4)3.4 系统电路图 (5)4软件设计 (6)4.1系统框图 (6)4.2 LCD 显示程序框图 (6)课程总结 (7)致谢 (7)主要参考资料 (8)1引言早在1888年，人们就发现液晶这一呈液体状的化学物质，象磁场中的金属一样，当受到外界电场影响时，其分子会产生精确的有序排列。

如果对分子的排列加以适当的控制，液晶分子将会允许光线穿越。

位于最后面的一层是由荧光物质组成的可以发射光线的背光层。

背光层发出的光线在穿过第一层偏振过滤层之后进入包含成千上万水晶液滴的液晶层。

液晶层中的水晶液滴都被包含在细小的单元格结构中，一个或多个单元格构成屏幕上的一个像素。

当液晶显示器中的电极产生电场时，液晶分子就会产生扭曲，从而将穿越其中的光线进行有规则的折射，然后经过第二层过滤层的过滤在屏幕上显示出来，这就是液晶显示器显示技术。

液晶显示器(LCD)英文全称为Liquid Crystal Display，是一种数字显示技术，可以通过液晶和彩色过滤器过滤光源，在平面面板上产生图象。

它是一种采用了液晶控制透光度技术来实现色彩的显示器。

液晶显示器是一种功耗极低的显示器件。

在袖珍中应用越来越广泛。

液晶显示技术近几年来发展很快，各种规格的LCD显示班名目繁多，其专用驱动芯片也都相互配套，使LCD在控制和议表系统中广泛应用提供了极大的方便。

基于FPGA的LCD1602液晶显示屏系统控制设计

2018年3月刊0 引言本设计中使用DE2开发板上的LCD1602液晶显示屏，此显示屏能够显示2行16列的5×7点阵字符，液晶模块内部CGROM中储存的字符包括阿拉伯数字、英文字母的大小写、常用的符号和日文假名等。

使用液晶显示屏相比于数码管或者LED显示有着极大的优势，其应用范围更广、显示功能更强，易于实现当今系统设计中越来越多的人机交互功能。

如今LCD液晶在智能电子产品中应用广泛，使用LCD液晶显示的系统设计已经成为电子产品设计中不可或缺的一部分。

使用FPGA对LCD1602进行驱动，可以实现系统各模块并行执行，从而使得显示部分实时反映系统状态，而且对于程序的各个模块便于修改与移植。

本设计使用Verilog语言对DE2开发板上的FPGA进行编程，驱动LCD1602显示字符。

1 原理1.1 硬件接口LCD1602受DE2开发板上的一块Cyclone II FPGA控制，两者相关引脚相连。

通过对FPGA进行编程就可以驱动LCD1602，从而实现字符的显基于FPGA的LCD1602液晶显示屏系统控制设计段旭阳1，韩延义2,王晓丹1，宋闻萱1（1.大连理工大学电子信息与电气工程学部，辽宁大连 116024； 2．大连理工大学电工电子国家级实验教学示范中心、国家级虚拟仿真实验教学中心，辽宁大连 116024）【摘要】本研究基于FPGA实现驱动LCD1602液晶显示屏显示数字或者英文字符，设计中使用了Verilog硬件描述语言、Quartus II 6.0软件编程调试环境和DE2硬件环境，以完成对LCD1602液晶显示屏的系统设计。

最终，此液晶显示屏LCD1602可以完成显示数字或者英文字符的功能，该系统得以验证。

【关键词】Verilog语言；LCD显示；FPGA设计【中图分类号】G482 【文献标识码】A 【文章编号】2095-5065（2018）03-0056-05收稿日期：2017-12-11作者简介：段旭阳（1997—），男，河北邢台人，本科生在读，研究方向为电子信息与电气工程；韩延义（1964—），男，辽宁大连人，工程师，研究方向为FPGA；王晓丹（1996—），女，山东东营人，本科生在读，研究方向为电子信息与电气工程；宋闻萱（1998—），女，吉林白山人，本科生在读，研究方向为电子信息与电气工程。

LCD1602原理及显示程序

LCD1602原理及显示程序LCD1602是一种常用的液晶显示器模块，具有16列2行的显示区域，可以用于显示各种文字和简单的图形。

它广泛应用于各种电子产品中，如计算器、电子钟表、仪器仪表等。

本文将介绍LCD1602的工作原理和显示程序设计。

LCD1602模块由液晶显示面板、驱动芯片和背光源组成。

其中驱动芯片负责向液晶面板发送控制信号和数据信号，控制液晶分子的取向和光的穿透程度，从而实现图像的显示。

背光源则提供背光，使得图像可以在暗环境下清晰可见。

液晶显示面板是LCD1602模块最关键的部分。

它由两片平行的玻璃基板构成，中间夹层有液晶层和极板。

液晶层是一种特殊的有机化合物，具有液态和固态之间的特性。

液晶分子有两种主要的排列方式，即平行排列和垂直排列，通过调节驱动芯片发送的电压信号，可以改变液晶分子的排列方式，进而控制光的透射和反射。

极板则起到滤光器的作用，可以控制光的偏振方向。

为了控制LCD1602模块进行显示，我们需要通过IO口与其连接，并向其发送控制信号和数据信号。

以下是一个基本的LCD1602显示程序的设计过程：1.初始化LCD1602模块：a.设置LCD1602的工作模式，例如行数、字体大小等。

b.设置显示模式，例如显示打开、显示关闭、光标光灭等。

2.发送指令到LCD1602模块：a.选择指令寄存器，RS引脚置低电平。

b.向数据总线发送指令数据。

c.发送使能信号，EN引脚从高到低电平进行一个脉冲，使得LCD1602芯片接收到指令。

3.发送数据到LCD1602模块：a.选择数据寄存器，RS引脚置高电平。

b.向数据总线发送需要显示的数据。

c.发送使能信号，EN引脚从高到低电平进行一个脉冲，使得LCD1602芯片接收到数据。

4.清除LCD1602模块的显示内容：a.发送清除显示指令到LCD1602模块。

5.控制LCD1602模块的光标位置：a.发送光标位置指令到LCD1602模块。

6.控制LCD1602模块的背光亮度：a.通过PWM控制背光源的亮度。

LCD1602显示控制器设计任务书

[2].潘松，黄继业.《EDA技术实用教程》（第二版）.科学出版社，2005.2
[3].焦素敏.《EDA应用技术》.清华大学出版社，2002.4
指导教师（签名）：
教研室主任（签名）：
课程设计成绩评定表
出勤
情况
出勤天数
缺勤天数
成
绩
评
定
出勤情况及设计过程表现（20分）
课设答辩（20分）
设计成果（60分）
（3）基本设计内容：在LCD1602字符型液晶显示器上面显示静止字符。
（4）进阶设计内容：在LCD1602字符型液晶显示器上面显示动态字符。
设计要求：
（1）根据任务要求确定电路各功能模块；
（2）写出设计程序；
（3）分析时序仿真结果；
（4）提交设计总结。
二、设计原始资料
QuartusⅡ软件；EDA实验箱；计算机一台；
唐山学院
EDA技术课程设计
题目LCD1602显示控制器设计
系(部)信息工程系
班级
姓名
学号
指导教师樊艳郭耀华ห้องสมุดไป่ตู้
2013年7月1日至7月12日共2周
EDA技术课程设计任务书
一、设计题目、内容及要求
设计题目：LCD1602显示控制器设计
内容及要求：
（1）掌握LCD1602字符型液晶显示器工作和时序原理。
（2）使用HDL语言通过FPGA实现对LCD1602字符型液晶显示器的控制。
三、要求的设计成果（课程设计说明书、设计实物、图纸等）
课程设计说明书1份，不少于2000字，应包含设计原理分析、相关软件介绍、仿真波形分析，实验箱下载验证等。
四、进程安排
周1-周3：查阅资料，上机编写并调试设计程序；

基于FPGA的液晶显示控制器

基于FPGA的液晶显示控制器设计基于FPGA的液晶显示控制器设计液晶显示器由于具有低压、微功耗、显示信息量大、体积小等特点，在移动通信终端、便携计算机、GPS卫星定位系统等领域有广泛用途，成为使用量最大的显示器件。

液晶显示控制器作为液晶驱动电路的核心部件通常由集成电路组成，通过为液晶显示系统提供时序信号和显示数据来实现液晶显示。

本设计是一种基于FPGA(现场可编程门阵列)的液晶显示控制器。

与集成电路控制器相比，FPGA更加灵活，可以针对小同的液晶显示模块更改时序信号和显示数据。

FPGA 的集成度、复杂度和面积优势使得其日益成为一种颇具吸引力的高性价比ASIC替代方案。

本文选用Xilinx公司的SpananIII系列XC3S200器件，利用硬件描述语言V erilog设计了液晶显示拧制器，实现了替代专用集成电路驱动控制LCD的作用。

1 功能分析与设计要求液晶显示模块(LCM)采用深圳拓扑微LM2028、STN图形点阵液晶显示模块，5.7in，320×240点阵，逻辑电压输入为3．0～5．0V，4位控制接口，具有行列驱动电路，白光LED背光源。

表l为该液晶显示模块的引脚功能描述。

液晶显示器的扫描方式是逐行扫描，当一行被选通以后，这一行中的各列信号同时加到列上，并维持一个扫描行的时间。

这一行维持时间结束后，即选通下一行，同时各列电极也施加下一行的显示电压。

列驱动器逻辑电路由移位寄存器和锁存器构成，在一个显示数据位移脉冲信号CP作用下，将一组显示数据(4位)位移到寄存器中并保持。

当下一个CP到来后。

移位寄存器中第1位显示数据被移至第2位，这样在80个CP脉冲作用下，一行显示数据被存入寄存器后，寄存器并口对接锁存器，在锁存脉冲LP的作用下，该行数据被锁存到锁存器内输出给列电极。

锁存脉冲LP的间隔为一个行周期，而行移位脉冲间隔也为一个行周期，因此二者是一致的。

帧扫描信号FLM即为行选通信号，脉宽为一行时间，在行移位脉冲LP作用下，存入移位寄存器后逐行位移，在一帧的最后一行输出高电平，代表下一帧的开始。

基于LCD1602液晶显示系统的设计方案课程设计

题目名称基于89C51的液晶显示系统设计课程名称单片机原理及应在电气测控学科中的应用学生姓名学号系、专业电气工程系电气工程及其自动化专业指导教师邵阳学院课程设计（论文）任务书注：1．此表由指导教师填写，经系、教研室审批，指导教师、学生签字后生效；2．此表1式3份，学生、指导教师、教研室各1份。

指导教师（签字）：学生（签字）：邵阳学院课程设计（论文）评阅表学生姓名刘晨学号1141201014系电气工程系专业班级电气工程及其自动化专业11级电本一班题目名称基于89C51的液晶显示系统设计课程名称单片机原理及应在电气测控学科中的应用二、指导教师评定注：1、本表是学生课程设计（论文）成绩评定的依据，装订在设计说明书（或论文）的“任务书”页后面；2、表中的“评分项目”及“权重”根据各系的考核细则和评分标准确定。

目录一、摘要 (6)二、绪论 (7)2.1课题设计目标 (7)2.2课程设计的主要工作 (7)2.3设计要求 (7)三、硬件设计 (8)3.1系统电路图 (8)3.2 LCD1602 简介 (9)四、软件设计 (13)4.1系统框图 (13)4.2参考程序 (15)五、程序调试 (22)六、课程总结 (23)七、致谢 (24)八、参考文献 (25)摘要液晶显示在中国已有二十余年的历史，几乎已经运用与生产生活的各个领域，液晶显示是集单片机技术、微电子技术、信息处理于一体的新型显示方式。

LED液晶显示器具有低压低功耗、显示信息量大、已于彩色化、无电磁辐射、使用寿命长和无污染等优点，是目前显示器中一个理想的选择。

液晶显示技术发展迅猛，市场预测表明，液晶显示平均年销售呈增长10%~13%，不久的将来有可能取代CRT，成为电子信息产品的主要显示器件，液晶显示器对空间电磁辐射的干扰不敏感，且在紧凑的仪器空间不需要专门的屏蔽保护，因而可大大简化仪器的结构和降低制造成本，在各种便携式仪器，仪表将会越来越广泛的应用。

基于FPGA的1602液晶屏试验设计

目录1.EDA技术发展及介绍 (2)1.1 EDA技术的介绍 (2)1.2 EDA技术的发展 (2)1.3 EDA技术的发展趋势 (3)2.总体方案设计 (4)2.1设计内容 (4)2.2 CRC编码与检错原理 (4)2.3 CRC编码步骤 (4)3.源代码 (5)4. 特殊器件的介绍 (6)4.1 CPLD器件介绍 (6)4.2 FPGA器件介绍 (6)5.系统仿真及调试 (8)5.1 仿真 (8)5.2 调试 (9)6.总结 (9)6.1设计小结 (9)6.2设计收获 (9)6.3设计改进 (9)参考文献 (11)1.EDA技术发展及介绍1.1 EDA技术的介绍EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。

EDA技术是以计算机为工具，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。

硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。

HDL语言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。

设计者可利用HDL 程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能的的门级或更底层的结构网表文件或下载文件。

目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。

1.2 EDA技术的发展（1）七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB 布局布线，取代了手工操作，产生了计算机辅助设计的概念。

LCD1602显示控制器设计(DOC)

EDA技术课程设计题目 LCD1602显示控制器设计系 (部)班级姓名学号指导教师2014 年06 月 30 日至 07 月 06 日共 1 周2014年07月02日课程设计成绩评定表目录目录 (3)1 引言 (4)2 VHDL/ QuartusII简介 (5)3 系统设计 (6)3.1 整体功能 (6)3.2 各模块功能设计 (6)3.2.1 功能 (6)3.2.2 模块引脚 (6)3.2.3 程序 (7)3.2.4 仿真图 (12)4 系统调试及下载......................................................................................... 错误！未定义书签。

5 设计总结 (14)1 引言通过对LCD1602／LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计，所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602／LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在CycloneⅡ系列的EP2C5T144C8 FPGA芯片上得到了很好的验证。

基于FPGA设计 LCD显示控制器，关键在于采用硬件描述语言设计有限状态机(FSM)来控制LCD模块的跳转，文献中就是使用FSM实现了对LCD模块的显示控制，但是它们都是针对一种类型LCD模块的某种显示模式，不具有多模式的显示控制能力。

因此，多功能LCD显示控制器的有限状态机就需要设置更多的条件转换，来实现多种控制模式。

系统上电后，首先完成持续大约0.1 s(根据时钟频率配置)的自动复位，然后才根据模块的端口参数选择不同显示模式所对应的初始化命令，在状态机中设置有初始化命令、起始行地址和屏显示数据3条转换路径来适应LCD屏的工作状态，同时也在关键转换路径上设置有可以配置的延时循环，这样既能方便LCD模块的工作调试，又能使LCD模块一直工作在写屏模式(RW=0)。

LCD1602液晶显示实验报告

LCD1602液晶显示实验报告一、实验目的(1)了解LCD1602的基本原理，掌握其基本的工作流程。

(2)学习用Verilog HDL语言编写LCD1602的控制指令程序，能够在液晶屏上显示出正确的符号。

(3)能够自行改写程序，并实现符号的动态显示。

二、实验设备与器件Quartus II 软件、EP2C8Q208C8实验箱三、实验方案设计1.实验可实现的功能可以实现在LCD1602液晶屏第一行左侧第一位的位置循环显示0~9，并且可以用一个拨码开关BM8实现显示的复位功能。

2.LCD1602基本知识LCD1602液晶能够同时显示16x02即32个字符，模块内部的字符发生存储器(CGROM)已经存储了160个不同的点阵字符图形，这些字符有：阿拉伯数字、英文字母的大小写、常用的符号、和日文假名等，每一个字符都有一个固定的代码，比如大写的英文字母“A”的代码是01000001B（41H），显示时模块把地址41H中的点阵字符图形显示出来，我们就能看到字母“A”。

因为1602识别的是ASCII码，试验可以用ASCII码直接赋值，在单片机编程中还可以用字符型常量或变量赋值，如“A”。

1602通过D0~D7的8位数据端传输数据和指令。

3.系统工作原理系统的状态转换流程图如图3.1.1所示。

通过状态流程图可以看到，LCD1602液晶屏的状态是不断更新的，依次完成液晶的初始化和0~9的动态显示过程，并且过程可由开关控制。

if (!rst_n)cnt <= 0;elsecnt <= cnt + 1'b1;wire lcd_clk = cnt[23]; // (2^23 / 50M)=0.168s always@(posedge lcd_clk)if(cnt1>=24'd2)beginreg lcd_clk1;lcd_clk1=1;cnt1=0;endelsebegincnt1=cnt1+1; //cnt1对lcd_clk二分频lcd_clk1=0;endalways@(posedge lcd_clk1)beginrow1_val<=8'h30;//设初值case(row1_val) //数字0~9循环显示8'h30: row1_val<=8'h31;8'h31: row1_val<=8'h32;8'h32: row1_val<=8'h33;8'h33: row1_val<=8'h34;8'h34: row1_val<=8'h35;8'h35: row1_val<=8'h36;8'h36: row1_val<=8'h37;8'h37: row1_val<=8'h38;8'h38: row1_val<=8'h39;8'h39: row1_val<=8'h30;default: row1_val<=8'h30;endcaseendparameter IDLE = 8'h00;parameter DISP_SET = 8'h01; // 显示模式设置parameter DISP_OFF = 8'h03; // 显示关闭parameter CLR_SCR = 8'h02; // 显示清屏parameter CURSOR_SET1 = 8'h06; // 显示光标移动设置parameter CURSOR_SET2 = 8'h07; // 显示开及光标设置parameter ROW1_ADDR = 8'h05; // 写第1行起始地址parameter ROW1_0 = 8'h04;reg [5:0] current_state, next_state; // 现态、次态always @ (posedge lcd_clk, negedge rst_n)if(!rst_n) current_state <= IDLE;else current_state <= next_state;//在时钟信号作用期间，次态重复的赋给现态alwaysbegincase(current_state)IDLE : next_state = DISP_SET;DISP_SET : next_state = DISP_OFF;DISP_OFF : next_state = CLR_SCR;CLR_SCR : next_state = CURSOR_SET1;CURSOR_SET1 : next_state = CURSOR_SET2;CURSOR_SET2 : next_state = ROW1_ADDR;ROW1_ADDR : next_state = ROW1_0;ROW1_0 : next_state = ROW1_ADDR;default : next_state = IDLE ;endcaseendalways @ (posedge lcd_clk, negedge rst_n)beginif(!rst_n)beginlcd_rs <= 0;lcd_data <= 8'hxx;endelsebegincase(next_state)IDLE : lcd_rs <= 0;DISP_SET : lcd_rs <= 0;DISP_OFF : lcd_rs <= 0;CLR_SCR : lcd_rs <= 0;CURSOR_SET1 : lcd_rs <= 0;CURSOR_SET2 : lcd_rs <= 0;ROW1_ADDR : lcd_rs <= 0;ROW1_0 : lcd_rs <= 1;endcasecase(next_state)IDLE : lcd_data <= 8'hxx;DISP_SET : lcd_data <= 8'h38;DISP_OFF : lcd_data <= 8'h08;CLR_SCR : lcd_data <= 8'h01;CURSOR_SET1 : lcd_data <= 8'h04;CURSOR_SET2 : lcd_data <= 8'h0C;ROW1_ADDR : lcd_data <= 8'h80;ROW1_0 : lcd_data <= row1_val[127:120];endcaseendendassign lcd_e = lcd_clk; // 数据在时钟高电平被锁存assign lcd_rw = 1'b0; // 只写endmodule5.下载电路及引脚分配设计设计中用实验箱自带的50MHz时钟信号作为输入端，用sel0、sel1、sel2三个使能端选通LCD1602液晶屏，EP2C8Q208C8就会工作在给液晶下命令的状态，使得点阵正常工作，如图3.5.1所示。

LCD1602显示控制器设计

EDA技术课程设计题目LCD1602显示控制器设计系（部）-----------------------------班级--------------------姓名 -----------------------学号____________________指导教师----------------2014年06月30日至07月06日共1周--------------------- 2014年07月02日课程设计成绩评定表年月日 (3)1引言 ................................................................................ 4 2 VHDL/ Quartusll 简介 ................................................................. 5 3系统设计 ............................................................................ 6 3.1整体功能 ...................................................................... 6 3.2各模块功能设计 ................................................................ 6 3.2.1 功能 ................................................................... 6 3.2.2模块引脚 ............................................................... 6 3.2.3 程序 ................................................................... 7 3.2.4仿真图 ................................................................ 12 4系统调试及下载 41 .................................................................................................................................. 设计总结51引言通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用 Verilog HDL 描述语言完成了多功能LCD 显示控制模块的IP 核设计，所设计的 LCD 显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动 LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD 控制器的可行性也在Cyclone U 系列的EP2C5T144C8 FPG 芯片上得到了很好的验证。

基于FPGA的 LCD1602显示控制器设计

LCD1602显示控制器设计

(完整word)基于FPGA的 LCD1602显示控制器设计

基于FPGA的LCD1602动态显示

基于FPGA的电子钟设计--带1602液晶显示

基于FPGA的LCD显示控制系统的毕业设计

用Verilog写LCD1602

单片机课程设计(论文)-基于LCD1602液晶显示器课程设计

基于LCD1602液晶显示屏的单片机课程设计

基于FPGA的LCD1602液晶显示屏系统控制设计

LCD1602原理及显示程序

LCD1602显示控制器设计任务书

基于FPGA的液晶显示控制器

基于LCD1602液晶显示系统的设计方案课程设计

基于FPGA的1602液晶屏试验设计

LCD1602显示控制器设计(DOC)

LCD1602液晶显示实验报告

最新最详细的单片机课程设计-基于单片机控制的1602液晶显示

LCD1602显示控制器设计