西工大数电实验报告实验一2020最新版
数字电子工业实习实验报告
数字电子技术实习报告一、实习目的与要求本次数字电子技术实习旨在让我们更好地理解和掌握数字电子技术的基本原理和应用，提高我们的实践能力和动手能力。
实习要求我们能够熟练使用数字电子实验设备，完成预定的实验项目，并能够对实验结果进行分析和总结。
二、实习内容与过程1. 实习前的准备：我们在实习前学习了数字电子技术的基本理论知识，包括数字逻辑基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路等，并熟悉了相关实验设备的原理和使用方法。
2. 实习过程：我们在实验室里进行了多个数字电子实验，包括逻辑门电路实验、组合逻辑电路实验、触发器实验、时序逻辑电路实验等。
在实验过程中，我们亲自动手操作，观察实验现象，并记录实验数据。
3. 实验结果分析与总结：我们对实验结果进行了详细的分析和总结，深入理解了数字电子技术的原理和应用，并发现了实验过程中存在的问题，提出了改进措施。
三、实习心得与体会1. 通过本次实习，我们对数字电子技术有了更深入的理解和掌握，能够熟练使用相关实验设备，完成了预定的实验项目。
2. 实习过程中，我们学会了如何观察实验现象，分析实验数据，提高了解决问题的能力。
3. 实习让我们认识到，理论知识与实践操作是相辅相成的，只有掌握了扎实的理论知识，才能在实际操作中游刃有余。
4. 实习培养了我们的团队合作精神和责任感，我们在实习过程中相互帮助，共同完成了实验任务。
5. 实习让我们明白了，数字电子技术在现代社会中的重要地位和作用，激发了我们进一步学习的兴趣和动力。
四、实习成果与展望通过本次实习，我们取得了丰硕的成果，不仅提高了我们的实践能力和动手能力，也加深了对数字电子技术的理解和掌握。
在今后的学习和工作中，我们将继续努力，充分发挥数字电子技术的作用，为我国电子事业的发展贡献自己的力量。
总之，本次数字电子技术实习是一次非常有意义的实践教学活动，我们对数字电子技术有了更深入的了解和掌握，也培养了我们的实践能力和团队合作精神。
西工大数电实验报告——计数器及其应用
计数器及其应用班级：03051001班 学号： 姓名： 同组成员：一、 实验目的1. 熟悉常用中规模计数器的逻辑功能。
2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。
3. 运用集成计数器构成1/N 分频器。
二、 实验设备数字电路试验箱、函数信号发生器、数字双踪示波器、74LS90三、 实验原理计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。
实验中用到异步清零二-五-十进制异步计数器74LS90。
74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC 表示此脚为空脚，不接线，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。
数电第一次实验报告_西工大
数电实验1一．实验目的1.了解掌握QuartusⅡ中原理图的设计方法2.了解掌握ED0实验开发板的使用方法二.实验设备开发环境开发板三.实验内容要求1：根据参考内容，用原理图输入方法实现一位全加器。
1）用QuartusII波形仿真验证；2）下载到DE0 开发板验证。
要求2：参照参考内容，用74138 3-8 译码器和7400 与非门，用原理图输入方法实现一位全减器。
1）用QuartusII 波形仿真验证；2）下载到DE0 开发板验证。
四.实验原理1.实验1实现一位全加器原理图如下Ai，Bi为两个加数，Si为全加和，Ci-1为低位的进位，Ci为向高位的进位。
2.实验2用74138 3-8 译码器和7400 与非门实现一位全减器原理图如下。
A0为被减数，A1为减数，Ci为来自低位的借位，CO为向高位的借位五.实验结果实验1：原理图输入波形仿真配置针脚在计算机上完成模拟实验之后，重新进行编译，然后将程序下载到DE0开发板上并对全加器进行验证。
验证结果无误。
实验2：原理图输入波形仿真六.故障排除&实验心得实验中，我们最大的问题就在于如何构建整个系统。
整个实验都是比较基本的一些语句和一些简单门电路的综合使用。
我们进一步的了解了整个系统的构建和编译过程，使我们对VHDL语句和Quartus的使用有了进一步的认识。
个人认为，VHDL语言不够简洁，有些表示比较麻烦。
这次实验首次让我们将数电理论运用到实践，增强了我们对于全加器和全减器的理解和运用，为我们将来的学习和工作提供了良好的基础。
数电实验报告范文
数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。
实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。
常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。
它们分别表示并、或、非、与非、或非、异或运算。
2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。
在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。
实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。
2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。
3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。
4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。
实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。
数电实验报告实验
一、实验目的1. 理解和掌握数字电路的基本原理和设计方法。
2. 培养动手能力和实验技能。
3. 提高分析问题和解决问题的能力。
二、实验原理数字电路是一种以二进制为基础的电路，其基本元件是逻辑门和触发器。
本实验主要涉及以下几种逻辑门：与门、或门、非门、异或门、同或门、与非门、或非门等。
1. 与门（AND Gate）：当所有输入端都为高电平时，输出才为高电平。
2. 或门（OR Gate）：当至少一个输入端为高电平时，输出为高电平。
3. 非门（NOT Gate）：对输入信号取反。
4. 异或门（XOR Gate）：当输入端信号不同时，输出为高电平。
5. 同或门（NOR Gate）：当输入端信号相同时，输出为高电平。
6. 与非门（NAND Gate）：与门和非门的组合。
7. 或非门（NOR Gate）：或门和非门的组合。
三、实验器材1. 数字电路实验箱2. 逻辑门芯片3. 电源4. 连接线5. 测试仪器四、实验步骤1. 组成基本逻辑门电路：根据实验原理，搭建与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路。
2. 测试电路功能：使用测试仪器对搭建的电路进行测试，验证电路是否满足基本逻辑功能。
3. 组成组合逻辑电路：根据实验要求，搭建组合逻辑电路，如全加器、半加器、译码器、编码器等。
4. 测试组合逻辑电路：使用测试仪器对搭建的组合逻辑电路进行测试，验证电路是否满足设计要求。
5. 组成时序逻辑电路：根据实验要求，搭建时序逻辑电路，如触发器、计数器、寄存器等。
6. 测试时序逻辑电路：使用测试仪器对搭建的时序逻辑电路进行测试，验证电路是否满足设计要求。
五、实验结果与分析1. 基本逻辑门电路测试结果：根据测试数据，搭建的与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路均满足设计要求。
2. 组合逻辑电路测试结果：根据测试数据，搭建的全加器、半加器、译码器、编码器等组合逻辑电路均满足设计要求。
西北工业大学数电实验一
示波器的使用和TTL 逻辑电路设计一、 实验目的1. 加深了解TTL 逻辑门电路的结构和参数；2. 认识和掌握基本的TTL 逻辑门电路的连接方式；3. 熟悉数字型示波器的基本使用方法 二、 实验设备数字电路实验箱、数字双踪示波器、74LS20、电位器、电阻 三、 实验原理1. TTL 实现与运算AB AB F ==1该逻辑函数的逻辑电路如图a 所示：图a2. TTL 实现或运算B A B A B A F =+=+=2该逻辑函数的逻辑电路如图b 所示：(悬空)1F图b3. TTL 实现异或运算ABB AB A AB B AB A AB B AB A B A B A F 3=+=+=+=该逻辑函数的逻辑电路如图c 所示：图c四、 实验内容1. TTL 实现与运算2FAB3F A把输入信号A和B分别从引脚1和2输入，从3输出信号AB，再利用（2）中的方法，将引脚3输出的信号从引脚4输入，引脚5悬空（相当于输入高电平），从引脚6输出信号就实现了与门；2.TTL实现或运算先采用1中的方法实现A和B，分别从引脚1和4输入信号A和B，引脚2和5悬空（相当于输入高电平），引脚3和6就分别输出了信号A和B。
再将引脚3和6输出的信号分别输入到引脚9和10，由引脚8输出信号就实现了或门；3.TTL实现异或运算把输入信号A和B分别从引脚1和2输入，从3输出信号AB，再从引脚4和9分别输入信号A和B，由引脚3输出的信号AB分别从引脚5和10输入，这样引脚6和8分别输出信号A AB⋅，最后分别将⋅和B AB⊕；这两个信号从引脚12和13输入，则从引脚14输出的信号就是A B五、实验结果1.TTL实现与运算2.TTL实现或运算3.TTL实现异或运算六、故障排除1.确保74LS00和电路板接触良好，能够很好的传递电路信号；2.电路连接接口连接紧密，电位器能很好的实现电路的开闭。
七、心得体会加深了解TTL逻辑门电路的结构，认识和掌握基本的TTL逻辑门电路的连接方式，为今后的数字电路学习和实践打下坚实的基础。
西北工业大学数电实验报告1
实验1 TTL集成逻辑门参数测试学号：姓名：日期：组号：一、实验目的：（1）加深了解TTL逻辑门的参数意义。
（2）掌握TTL逻辑门电路的主要参数及测量方法。
（3）认识各种电路及掌握空闲端处理方法。
二、实验设备：数字电路实验箱，数字双踪示波器，函数信号发生器，数字万用表，74LS00，电位器，电阻。
三、实验原理：门电路是数字逻辑电路的基本组成单元，目前使用最普遍的双极型数字集成电路是TTL 逻辑门电路。
TTL集成电路的使用规则：（1）插集成块时，要认清定位标记，不得插反。
（2）使用电源电压范围为+4.5V~+5.5V。
实验中要求使用Vcc=+5V。
电源极性不允许接错。
（3）空闲输入端处理方法。
悬空，相当于正逻辑“1”，一般小规模集成电路的数据输入端允许悬空处理。
但易受外界干扰，导致电路逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
（4）输入端通过电阻接地，电阻值的大小将直接影响电路所处状态。
（5）输出端不允许并联使用（三态门和OC门除外），否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
（6）输出端不允许直接接电源Vcc，不允许直接接地，否则会损坏器件。
四、实验内容：1、TTL信号的产生2、与非门的测试3、用74LS00实现逻辑函数：F=ABF=A+BF=A○+B五、实验结果：F=AB=AB∙1A∙∙B∙1F=A+B=1∙∙B∙ABF=A○+B=A AB。
数电第一次实验报告_西工大
数电实验1一．实验目的1.了解掌握QuartusⅡ中原理图的设计方法2.了解掌握ED0实验开发板的使用方法二.实验设备1.Quartus开发环境2.ED0开发板三.实验内容要求 1：根据参考内容，用原理图输入方法实现一位全加器。
1）用 QuartusII波形仿真验证；2）下载到 DE0 开发板验证。
要求 2：参照参考内容，用 74138 3-8 译码器和 7400 与非门，用原理图输入方法实现一位全减器。
1）用 QuartusII 波形仿真验证；2）下载到 DE0 开发板验证。
四.实验原理1.实验1实现一位全加器原理图如下Ai，Bi为两个加数，Si为全加和，Ci-1为低位的进位，Ci为向高位的进位。
2.实验2用 74138 3-8 译码器和 7400 与非门实现一位全减器原理图如下。
A0为被减数，A1为减数，Ci为来自低位的借位，CO为向高位的借位五.实验结果实验1：原理图输入波形仿真配置针脚在计算机上完成模拟实验之后，重新进行编译，然后将程序下载到DE0开发板上并对全加器进行验证。
验证结果无误。
实验2：原理图输入波形仿真六.故障排除&实验心得实验中，我们最大的问题就在于如何构建整个系统。
整个实验都是比较基本的一些语句和一些简单门电路的综合使用。
我们进一步的了解了整个系统的构建和编译过程，使我们对VHDL语句和Quartus的使用有了进一步的认识。
个人认为，VHDL语言不够简洁，有些表示比较麻烦。
这次实验首次让我们将数电理论运用到实践，增强了我们对于全加器和全减器的理解和运用，为我们将来的学习和工作提供了良好的基础。
数电实验报告西理工(3篇)
第1篇一、实验目的1. 理解数字电路的基本组成和基本逻辑门的工作原理。
2. 掌握常用逻辑门电路的设计方法。
3. 培养动手能力和分析问题、解决问题的能力。
二、实验仪器与设备1. 数字逻辑实验箱2. 逻辑分析仪3. 示波器4. 逻辑笔5. 实验指导书三、实验原理数字电路是由逻辑门、触发器等基本元件组成的，用于处理和传输二进制信息的电子系统。
本实验主要涉及以下几种基本逻辑门：1. 与门（AND）2. 或门（OR）3. 非门（NOT）4. 异或门（XOR）5. 同或门（XNOR）这些逻辑门可以组合成复杂的逻辑电路，实现各种逻辑功能。
四、实验内容1. 基本逻辑门实验（1）观察与门、或门、非门、异或门、同或门的基本逻辑功能。
（2）通过实验验证逻辑门电路的正确性。
2. 组合逻辑电路实验（1）设计一个四路数据选择器。
（2）设计一个编码器，将10个二进制数编码成4位二进制数。
（3）设计一个译码器，将4位二进制数译码成10个输出信号。
3. 时序逻辑电路实验（1）观察触发器的逻辑功能。
（2）设计一个计数器，实现从0到9的计数功能。
五、实验步骤1. 基本逻辑门实验（1）根据实验指导书，搭建与门、或门、非门、异或门、同或门的实验电路。
（2）通过逻辑笔和逻辑分析仪观察各个逻辑门的输入输出关系。
（3）分析实验结果，验证逻辑门电路的正确性。
2. 组合逻辑电路实验（1）根据实验要求，设计四路数据选择器的电路图。
（2）搭建实验电路，通过逻辑笔和逻辑分析仪观察数据选择器的输入输出关系。
（3）分析实验结果，验证数据选择器的正确性。
（4）根据实验要求，设计编码器的电路图。
（5）搭建实验电路，通过逻辑笔和逻辑分析仪观察编码器的输入输出关系。
（6）分析实验结果，验证编码器的正确性。
（7）根据实验要求，设计译码器的电路图。
（8）搭建实验电路，通过逻辑笔和逻辑分析仪观察译码器的输入输出关系。
（9）分析实验结果，验证译码器的正确性。
3. 时序逻辑电路实验（1）根据实验要求，设计计数器的电路图。
数电实验报告(含实验内容)
数电实验报告(含实验内容)班级：专业：姓名：学号：实验一用与非门构成逻辑电路一、实验目的1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能二、实验设备及器材KHD-2 实验台集成 4 输入2 与非门74LS20集成 2 输入4 与非门74LS00 或CC4011三、实验原理本实验用的逻辑图如图 2-1 所示图1-1图1-1四、实验内容及步骤1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。
2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。
3、用与非门实现以下逻辑函数式，测试其逻辑功能，将结果填入表1-3中。
Y(A,B,C)=A’B+B’C+AC班级：专业：姓名：学号：五、实验预习要求1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。
六、实验报告1、将实验数据整理后填入相关的表格中2、分别说明各逻辑电路图所实现的逻辑功能A B C Z A B C Y表1-1 表1-2A B C Y 表1-3班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、进一步熟悉常用集成门电路的逻辑功能及使用二、实验设备及器材KHD-2 实验台4 输入2 与非门74LS202 输入4 与非门74LS00 或CC4011三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。
设计组合电路的一般步骤如图2-1 所示。
图 2-1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。
数电实验一实验报告
数字电路实验报告专业班级姓名学号实验时间：实验地点：电工电子实验中心指导教师：实验一组合逻辑电路设计（一）一、实验目的1、熟悉实验室数字电路实验箱的使用方法。
2、熟悉门电路逻辑功能的测试方法。
3、熟悉常用SSI集成电路芯片的应用。
4、熟悉基于SSI的组合电路设计方法。
二、实验仪器和器材数字逻辑电路实验实验箱一个；74LS00一块；74LS283一块；导线若干。
三、实验内容1、在逻辑功能上测试74LS00集成电路的完好性。
2、用1片74LS00实现一个裁判表决电路。
设裁判为A、B和C,其中A为主裁判，B、C为副裁判。
裁判用“0”表示否决，用“1”表示合格。
仅当主裁判和一名或一名以上副裁判都认为运动员的动作合格时，输出L为“1”，指示灯亮，否则输出L为“0”，灯不亮。
3、用四位全加器74LS283设计一个代码转换电路，将四位BCD8421码转换成余3码（提示：四位BCD8421码转换成余3码就是每一位的BCD8421码+0011）。
四、实验方法与实验结果1.验证TTL集成电路的逻辑功能（1）74LS00功能测试74LS00是TTL门电路，其外部引脚如图一所示。
内含四个2输入的与非门，其中A、B 是输入端，Y是输出端。
将因脚PIN14接电源VCC=5V，PIN7接地，将A、B通过实验箱的开关分别接逻辑“1”（高电平）和逻辑“0”（低电平），输出Y接实验箱指示灯L，实验结果如表1所示。
图一：74LS00引脚图表1：74LS00功能测试表（2）74LS283的功能测试74LS283是TTL门电路，其外部引脚如图二所示。
是一个四位二进制超前进位全加器，其中A、B分别是被加数和加数（两组4位二进制）的数据输入端，C0是低位器件向本器件最低位进位的进位输入端，Σ是和数输出端，C4是本器件最高位器件向高位器件进位的进位输出端。
将因脚PIN16接电源VCC=5V，PIN8接地，将A、B、C0通过实验箱的开关分别接逻辑“1”（高电平）和逻辑“0”（低电平），输出Σ、C4接实验箱指示灯L，实验结果如表2所示。
数字电路第一次实验报告
实验一ＴＴＬ逻辑门参数测试一、实验目的：1．了解TTL 逻辑门电路的主要参数及测量方法。
2．熟悉TTL 逻辑门电路的参数意义。
3．掌握TTL 逻辑门电路的逻辑功能及使用规则。
二、实验仪器：74LS00:三、实验原理：逻辑门电路早期是由分立元件构成，体积大，性能差，随着半导体工艺的不断发展，电路设计的随之改进，使所有元器件连同布线都集成在一小块硅芯片上，形成集成逻辑门，集成逻辑门是最基本的数字集成元件，目前使用最普遍的双极型数字集成电路是TTL 逻辑门电路，它的品种已超过千种，近年来出现的高速型系列已成为新一代数字设备的支撑器件。
通过这次实验，希望同学们初步掌握数字电路实验的基本方法，学会查阅器件手册，学会逻辑箱的使用，正确掌握操作规范。
1．TTL 与非门的参数本实验采用的逻辑门为TTL 双极型数字集成逻辑门电路74LS00，它有四个 2 输入与非门，外形为双列直插，引脚排列如图1-1 所示，逻辑符号如图1-2 所示。
输入为A、B 端，输出为Y 端，Y= A B。
参数分别有：（1）I CCL、I CCHI CCL 为输出低电平电源电流，是指输入端全部悬空，输出端空载时电源提供器件的电流；I CCH 为输出高电平电源电流，是指输入端至少一个接地，输出端空载时电源提供器件的电流。
（2）I IL、I IHI IL为输入低电平电流，是指一个输入端接地，其它输入端悬空，这个输入端流向接地端的电流；I IH为输入高电平电流，是指一个输入端接高电平VCC，其它输入端接地，高电平VCC流向高电平输入端的电流。
（3）电压传输特性电压传输特性是直观反映输出电压V O随输入电压V I变化而变化的关系曲线，见图1-3，从特性曲线图中可以得到重要参数：输出低电平V OL，是指当与非门输入端均接高电平或悬空时的输出电压值，当输出空载时V OL≈0．2V，当输出接有灌电流负载时，V OL将上升，其允许最大值为0．4V。
输出高电平V OH，是指当与非门有一个或以上的输入端接地或接低电平时的输出电压值，当输出空载时V OH≈4．２V，当输出接有拉电流负载时，V OH将下降，其允许最小值为2．4V。
西工大数电实验报告一
数字电子技术基础实验报告姓名： 班级： 学号：实验日期：年月日实验一：TTL 集成逻辑门的参数测试一、实验目的（1） 把握TTL 与非门各参数的物理意义及测试方式。
（2） 把握TTL 器件的利用规那么。
（3） 把握TTL 与非门的逻辑功能。
二、实验原理本实验将对TTL 集成逻辑与非门74LS00的逻辑功能及要紧的参数进行测试。
74LS00是2输入4与非门，图1（a ），（b ）为其逻辑符号及引脚排列图。
(a)(b)图1 74LS00逻辑符号及引脚排列图 （a ）74LS00逻辑符号；（b ）74LS00引脚排列74LS00与非门的逻辑功能当输入端有一个或一个以上是低电平常，输入端为高电平；只有当输入端全数为高电平常，输出端才是低电平。
其逻辑表达式为Y AB三、所需元件电源，示波器，面包板，与非门74LS00，导线 四、内容1.TTL 信号的产生利用面包板上的555按时器来产生方波信号并进行测试 2.测试与非门功能如下图在实验箱上连接电路，输入端与逻辑开关相连，输出端与指示灯相连。
将测试结果填入表1中，并写出与非门的逻辑表达式。
表1图2 74LS00逻辑功能测试电路五、门的逻辑变换（1） 与门：F AB =逻辑变换：1F AB AB AB ===• 电路如图3所示：开关开关图3（2） 或门：F A B =+逻辑变换：11F A B A B AB A B =+=+==•• 电路如图4所示：图4（3） 异或门：F A B =⊕逻辑变换：F A B AB AB ABB AAB ABBAAB =⊕=+=+= 电路如图3所示：图5六、测试结果1. 所得方波波形如图：2.填表1：逻辑表达式：Y AB3. 示波器的通道1接A ，通道2接Y ，B 别离接“1”（高电平）和“0”（低电平）（1） 与门B=1 B=0输入输出 A B Y 0 0 1 0 1 1 1 0 1 11（2）或门B=1B=0（3）异或门B=1 B=0七、结论用与非门能够实现与、或和异或门的逻辑链接八、体会、试探题这种集成与非门的逻辑器件，体积较小，而且能够同时实现多种逻辑电路的链接，专门大程度上简化了电路。
数电项目实验报告(3篇)
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
西北工业大学数字逻辑实验报告
数字电路技术实验报告学号：姓名：日期：一、实验目的：（1）.用数码显示管实现0.1.2.3.4.0.3.0.3.4；（2）.用74LS90,5421BCD码实现模十计数；二、实验设备：（1）.数字电路试验箱；（2）.数字双踪示波器；（3）.函数信号发生器；（4）.集成电路：74LS90；（5）.集成电路：74LS00；三、实验原理：计数是一种最简单的基本运算计数器在数字系统中主要是对脉冲的个数进行计数以实现测量、计数和控制的功能同时兼有分频功能。
计数器按计数进制分为二进制计数器十进制计数器和任意进制计数器按计数单元中触发器所接收计数脉冲和翻转顺序分为异步计数器同步计数器按计数功能分有加法计数器减法计数器可逆双向计数器等。
异步清零2-5-10进制异步计数器74LS9074LS90是一块2-5-10进制异步计数器它由四个主从JK触发器和一些附加门电路组成 其中一个触发器构成一位二进制计数器另三个触发器构成异步五进制计数器。
在74LS90计数器电路中设有专用置0端R01 R02和置9端S91 S92 当R1=R2=S1=S2=0时时钟从CP1引入Q0输出为二进制时钟从CP2引入Q3输出为五进制时钟从CP1引入Q0接CP2即二进制的输出与五进制的输入相连则Q3Q2Q1Q0输出为十进制8421BCD码时钟从CP2引入而Q3接CP1即五进制的输出与二进制的输入相连Q0Q3Q2Q1输出为十进制5421BCD码。
74LS90管脚定义74LS00管脚定义74LS90功能表四、实验内容：（1）.用74LS90实现0123403034 （2）.用5421ＢＣＤ实现计数；五、实验结果：（1）.列出真值表；（2）.画出卡诺图；（3）.按化简结果连接图；（循环数字列表）（1）.F8=0；（2）.四变量卡诺图：F4=Q3；（3）.四变量卡诺图：F 2=Q .Q .Q .Q 1020；（4）.四变量卡诺图；F 1=Q 1；（5）.把F 8接地；F 4接Q 3；F 2与相接Q .Q .Q .Q 1020；F 1与Q 1链接；六、心得体会：这次实验综合性较强，主要考察了我们从实际问题中抽象出逻辑函数的能力。
数电的小实验报告(3篇)
第1篇一、实验目的1. 熟悉数字电路实验的基本操作流程；2. 掌握基本数字电路的组成和原理；3. 培养动手能力和问题解决能力。
二、实验设备1. 数字电路实验箱；2. 万用表；3. 导线；4. 面包板；5. 计算器。
三、实验内容1. 基本逻辑门电路实验2. 组合逻辑电路实验3. 时序逻辑电路实验四、实验原理1. 基本逻辑门电路：逻辑门电路是数字电路的基础，包括与门、或门、非门、异或门等。
通过这些逻辑门电路的组合，可以实现复杂的逻辑功能。
2. 组合逻辑电路：组合逻辑电路由基本逻辑门电路组成，其输出仅取决于当前输入信号。
常见的组合逻辑电路有编码器、译码器、多路选择器等。
3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅取决于当前输入信号，还与电路的历史状态有关。
常见的时序逻辑电路有计数器、寄存器、触发器等。
五、实验步骤1. 基本逻辑门电路实验（1）按照实验指导书的要求，搭建与门、或门、非门、异或门等逻辑门电路；（2）使用万用表测量各逻辑门的输入、输出电压；（3）根据实验数据，验证各逻辑门的功能。
2. 组合逻辑电路实验（1）按照实验指导书的要求，搭建编码器、译码器、多路选择器等组合逻辑电路；（2）使用万用表测量各组合逻辑电路的输入、输出电压；（3）根据实验数据，验证各组合逻辑电路的功能。
3. 时序逻辑电路实验（1）按照实验指导书的要求，搭建计数器、寄存器、触发器等时序逻辑电路；（2）使用万用表测量各时序逻辑电路的输入、输出电压；（3）根据实验数据，验证各时序逻辑电路的功能。
六、实验结果与分析1. 基本逻辑门电路实验实验结果显示，与门、或门、非门、异或门等逻辑门电路的功能与理论分析一致。
2. 组合逻辑电路实验实验结果显示，编码器、译码器、多路选择器等组合逻辑电路的功能与理论分析一致。
3. 时序逻辑电路实验实验结果显示，计数器、寄存器、触发器等时序逻辑电路的功能与理论分析一致。
七、实验总结通过本次实验，我熟悉了数字电路实验的基本操作流程，掌握了基本数字电路的组成和原理，提高了动手能力和问题解决能力。
西工大数字集成电路实验报告 数集实验1
实验一、反相器链实验要求：下图反相器中的MOS 管L=0.5u ，W=1.2u 。
试建立反相器子电路，并考察子电路的VTC 特性。
建立完整电路后，分析该反相器链的直流传输特性、时序特性及带负载能力（负载为电容0.5P 1P 2P ）。
一、设计反相器单元VoutVdd二、写出输入文件，执行DC 分析获得反相器的VTC 特性图 Sp 文件：.TITLE 1.2UM CMOS INVERTER.options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vddMn out in 0 0 NMOS W=1.2u L=0.5u *（工艺中要求尺寸最大0.5u）Mp out in vdd vdd PMOS W=2.4u L=0.5u * 此处W需做更改)CL OUT 0 0.5PFVDD VDD 0 5VVIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N).DC VIN 0 5V 0.1V.op.probe dc v(out).end仿真结果：三、写出SUBCKT并实例化三个，来实现反相器链对反相器链执行DC扫描。
Sp文件：.TITLE 1.2UM CMOS INVERTER CHAIN.options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vdd.SUBCKT INV IN OUTMn out in 0 0 NMOS W=1.2u L=0.5uMp out in vdd vdd PMOS W=2.4u L=0.5u.ENDSX1 IN 1 INVX2 1 2 INVX3 2 OUT INVCL OUT 0 1PFVDD VDD 0 5VVIN IN 0 0.DC VIN 0 5V 0.1V.measure DC V1 when v(out)=2.5v.PROBE dc v(out).END仿真结果：V(out)=2.5时，V1的值：四、执行measure 命令测量延迟时间。
西工大数电实验报告
西工大数电实验报告西工大数电实验报告引言：数电实验是电子信息类专业中必不可少的一门实跃实践课程。
通过实验，我们可以更加深入地了解数字电路的原理和应用，培养我们的实践能力和创新思维。
本篇文章将对我在西工大数电实验中所进行的实验进行总结和分析，以期对今后的学习和研究有所帮助。
实验一：逻辑门的实验逻辑门是数字电路中最基本的元件，它们能够实现逻辑运算。
在本次实验中，我们使用了与门、或门和非门，通过连接它们，实现了简单的逻辑电路。
通过实验，我们更加深入地了解了逻辑门的工作原理和真值表的应用。
实验二：译码器的实验译码器是一种将输入信号转换为输出信号的电路。
在本次实验中，我们使用了译码器来实现BCD码到七段数码管的转换。
通过连接译码器和七段数码管，我们成功地将BCD码转换为了对应的数字显示。
这个实验让我们对译码器的工作原理有了更加深入的了解。
实验三：触发器的实验触发器是一种存储器件，能够存储一个比特的信息。
在本次实验中，我们使用了JK触发器和D触发器，通过连接它们，实现了一个简单的计数器电路。
通过实验，我们更加深入地了解了触发器的工作原理和时序逻辑电路的设计。
实验四：计数器的实验计数器是一种能够实现计数功能的电路。
在本次实验中，我们使用了74LS193计数器芯片，通过连接它们，实现了一个四位二进制计数器。
通过实验，我们更加深入地了解了计数器的工作原理和时序逻辑电路的设计。
实验五：存储器的实验存储器是一种能够存储和读取信息的电路。
在本次实验中，我们使用了SR锁存器和D触发器，通过连接它们，实现了一个简单的存储器电路。
通过实验，我们更加深入地了解了存储器的工作原理和时序逻辑电路的设计。
结论：通过参与西工大数电实验，我对数字电路的原理和应用有了更加深入的了解。
实验过程中，我学会了使用逻辑门、译码器、触发器、计数器和存储器等元件，成功地设计和实现了各种数字电路。
这些实验不仅培养了我的实践能力和创新思维，也为我今后的学习和研究打下了坚实的基础。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4
QuartusII原理图： （3）波形仿真：
数字电子技术实验
（4）记录电路输出结果
ABY 000 010 100 111
3、（要求三）用与非门实现“或”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实 现电路测试逻辑功能。 （1）逻辑表达式变换过程： Y A B A·B （2）原理图（Multisim和QuartusII中绘制的原理图）： Multisim原理图：
QuartusII原理图：
6
数字电子技术实验
（3）波形仿真：
（4）记录电路输出结果
ABY 000 011 101 110
5、（要求五）用门电路设计实现一位全加器，用 MULTISIM 软件仿真后，用 FPGA 实现电路测试逻辑功能。 （1）全加器的真值表：
A B C S C0 0 0 000 0 0 110 0 1 010 0 1 101 1 0 010 1 0 101 1 1 001 1 1 111
三、实验设备
（1）电脑一台； （2）数字电路实验箱； （3）数据线一根。
2
四、实验原理
要求 1： 要求 2： 要求 3：
要求 4： 要求 5：
数字电子技术实验
五、实验内容
1、（要求一）测试与非门逻辑功能。用 MULTISIM 软件仿真后，用 FPGA 实现 电路测试逻辑功能。
3
数字电子技术实验
（1）逻辑表达式变换过程：Y=(A·B)'=A'+B' （2）原理图（Multisim和QuartusII中绘制的原理图）：
Multisim原理图：
QuartusII原理图：
（3）波形仿真：
（4）记录电路输出结果
ABY 001 011 101 110
2、（要求二）用与非门实现“与”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实 现电路测试逻辑功能。
（1）逻辑表达式变换过程： Y A B A B （2）原理图（Multisim和QuartusII中绘制的原理图）： Multisim原理图：
QuartusII原理图：
5
数字电子技术实验
（3）波形仿真：
（4）记录电路输出结果
ABY 实现“异或”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实现电路测试逻辑功能。 （1）逻辑表达式变换过程： Y A B A B A B （2）原理图（Multisim和QuartusII中绘制的原理图）： Multisim原理图：
要求 1：测试与非门逻辑功能。用 MULTISIM 软件仿真后，用 FPGA 实现电路测 试逻辑功能。 要求 2：用与非门实现“与”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实现电 路测试逻辑功能。 要求 3：用与非门实现“或”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实现电 路测试逻辑功能。 要求 4：用与非门实现“异或”逻辑。用 MULTISIM 软件仿真后，用 FPGA 实现 电路测试逻辑功能。 要求 5：用门电路设计实现一位全加器，用 MULTISIM 软件仿真后，用 FPGA 实 现电路测试逻辑功能。
8
数字电子技术实验
六、实验过程中的问题
1.用 QuartusII 做波形仿真时第一次设置错了时间单位，导致仿真波形错误； 2.一位全加器设计时最开始读错了题设要求，导致设计十分复杂。
七、心得体会
1.对 QuartusII 软件的使用还不够熟练； 2.对相关知识掌握不够。
9
S ABC （2）最简逻辑表达式推导：
C AB A BC
7
数字电子技术实验 （3）原理图（Multisim和QuartusII中绘制的原理图）： Multisim原理图：
QuartusII原理图：
（4）波形仿真：
（5）记录电路输出结果
A B C S C0 0 0 000 0 0 110 0 1 010 0 1 101 1 0 010 1 0 101 1 1 001 1 1 111
数字电子技术实验
数字电子技术基础 实验报告
题目：实验一 TTL 集成门电路逻辑变换
学号： 姓名：
1
数字电子技术实验
实验一 TTL 集成门电路逻辑变换 一、实验目的
1.了解掌握 QuartusⅡ软件的使用方法； 2.了解掌握 Multisim 软件的使用方法； 3.掌握门电路的相关特性。
二、实验要求