东华理工数电课程设计报告——数字钟的设计
数电电子钟课设报告
一、 概 述本次课程设计旨在利用各种集成电路元件设计出一个能12小时的数字时钟，同时也要求能用电路对数字时钟进行校准。
本报告将从数字钟的各个组成分块出发，对原理进行说明，并利用方针软件进行模拟以验证并调试设计。
最终，本次课设将会进行数字钟的整体调试和验证，以确保准确性。
二、 设计任务及要求1.1 设计任务设计一个用数字显示“时”、“分”、“秒”的数字钟电路。
1.2 设计要求（1）准确计时，用数字显示“时”、“分”、“秒”。
（2）小时的计时为12进1，分和秒的计时要求为60进制进位。
（3）选做：校正时间、整点报时、定时闹钟控制。
三、 电路设计3.1设计原理与方案3.1.1 设计电路原理框图3.1.2设计原理方案构思系统的原理框图如上，该数字时钟的时钟脉冲由振荡器和分频器产生，首先由振荡器产生持续不断的脉冲，再由分频器将振荡器产生的脉冲变为标准的秒脉冲并送往秒计数器。
秒计数器产生60秒进1的脉冲送往分计数器。
分计数器再产生60分进1的脉冲送往时计数器，时计数器为12翻1。
同时各计数器模块将与带译码器的显示器相连。
实现数字时钟的功能。
校时电路则同构将分频器产生的秒脉冲分别送往小时与分计数器实现快速校时功能。
3.2单元电路的设计3.2.1 振荡电路的设计震荡电路使用555定时器实现，使其发出1kHz 的信号，经三个十分频器后就可以产生标准秒脉冲，同时，对于555定时器，若要使它发出1 kHz 的信号，即周期为1ms 。
由公式确定两个电阻的阻值，若令 可得出在输出端接上一个电阻保护电路，就可以得到一个输出为1 kHz 信号的振荡器。
3.2.2 分频电路的设计在该电路中分频器的功能主要有两个：（1）将振荡器所发出的1kHz信号变为标准的秒脉冲信号。
（2）是为校时电路和扩展电路提供标准脉冲。
本次电路中使用74ls90来实现分频功能。
74ls90是二——五——十进制计数器，可以组成二、五、十分频电路。
用74ls90组成的十分频电路如下，振荡器的输出信号经过一个74ls90构成的十分频电路后频率变为100Hz，将三个74ls90构成的十分频电路串联，就可以得到1Hz的标准秒脉冲信号。
数电课设--数字钟的设计
数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。
本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。
关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。
本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。
二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。
数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。
三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。
下面分别进行介绍。
（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。
其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。
计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。
时间调整功能通常是通过8255接口芯片实现。
（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。
四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。
2. 设计好数字钟的原理图，并选择适合的元件进行接线。
3. 进行电路调试和测试，对电路进行稳定性测试等。
电子数字时钟课程设计报告（数电）
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
东华理工数电课程设计报告——数字钟的设计2
目录1.设计要求2.设计总体思路3.芯片选定及各单元功能电路说明4. 整体电路原理5. 实验过程中调试及故障分析6.实验心得与体会一、设计任务与要求：1.多功能数字钟显示功能：能够以十进制显示“时”、“分”。
其中时为24进制，分为60进制。
2.基本功能：设计一个电路实现时分秒校准功能。
二、设计总体思路：多功能数字钟由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：实验器材及主要器件（2）74LS90 5片（3）74LS92 2片（4）74LS191 1片（5）74LS00 5片（7）74LS74 1片（8）74LS47 4片（9）555集成芯片1片（10）数码管4片（11）电阻、电容、导线等若干①振荡器振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。
如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。
如图1所示。
设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。
图1②分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。
本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。
故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。
数字电子技术课程设计报告报告——电子钟设计
数字电子技术课程设计报告课题：数字钟的设计与制作学年：专业：班级：姓名：数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计内容及要求〔1〕设计指标①由晶振电路产生1HZ标准秒信号；②分、秒为00~59六十进制计数器；③时为00~23二十四进制计数器；④周显示从1~日为七进制计数器；⑤具有校时功能，可以分别对时及分进展单独校时，使其校正到标准时间；⑥整点具有报时功能，当时间到达整点前鸣叫五次低音〔500HZ〕，整点时再鸣叫一次高音〔1000HZ〕。
〔2〕设计要求①画出电路原理图〔或仿真电路图〕；②元器件及参数选择；③电路仿真与调试。
〔3〕制作要求自行装配和调试，并能发现问题和解决问题。
〔4〕编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图数字钟实际上是一个对标准频率〔1HZ〕进展计数的计数电路。
由于计数的起始时间不可能与标准时间〔如时间〕一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字电子钟的总体图如图〔1〕所示。
由图〔1〕可见，数字电子钟由以下几局部组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、时的译码显示局部等。
四、主要局部的实现方案1 秒脉冲电路由晶振32768Hz经CD4060分频为2Hz，再经过74LS74一次分频，即得1Hz 标准秒脉冲，提供应时钟计数脉冲。
数字电子电路课程设计报告——数字钟
数字电子电路课程设计任务书一．设计分组：测控技术与仪器专业081、082班，制作每两人一组。
二．时间安排：1周，进度要求如下课程设计起止日期：2011年2月21 日—2月25日三、课程设计任务（即要求）：课程设计题目：数字钟的设计与制作（一）设计指标：1．显示时、分、秒。
采用24小时制。
2．制作、调试出一个具有直流电源、简易信号源及用来计“时”“分”“秒”的数字钟系统。
并按照“秒”、“分”进位和“时”循环进位是否正常给予不同记分。
3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
（二）具体要求：1．设计方案的论证和选择（1）、方案提出*查阅资料确定数字钟的电路框图。
* 提出两种以上数字钟的电路设计方案。
（2）、方案选择和论证* 考虑方案的可行性、可靠性等实际问题，选择出较为合理的方案。
* 确定设计方案后，用Protel（或Multisim）软件绘出电原理图，并对各单元电路的工作原理进行分析。
2．制作、调试数字钟实物；要求焊接、调试出一个具有“时”“分”“秒”计时功能的数字钟系统。
3．按设计任务书的要求的格式，撰写或打印课程设计报告书。
4．设计总结和答辩。
（三）实验仪器、工具：1．共阳（共阴）七段数码管/计数器/译码驱动集成电路。
2．导线/电阻/电容/石英晶体/变压器等。
3．示波器、万用表。
四．设计报告要求：格式要求：（见附录）内容要求：1. 画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
2. 画出各功能模块的电路图，加以原理说明（如10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。
3.描述设计制作的数字钟及其运行结果。
说明测试中出现的故障及其排除方法。
4.总结：设计过程中遇到的问题及解决办法；课程设计中的心得体会；对课程设计内容、方式、要求等各方面的建议。
5.附录1：画出总布局接线图（集成块按实际布局位置画，关键的连接单独应画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称。
数字电路课程设计数字时钟报告
数字电路课程设计数字时钟报告数字电路课程设计数字时钟介绍•数字电路课程设计是一门重要的电子工程课程，旨在培养学生在数字电路设计领域的能力和技巧。
•数字时钟是数字电路设计项目中一个典型的案例，可以通过该项目加深对数字电路原理和实践的理解。
设计目标•开发一个功能完备、性能稳定的数字时钟电路。
•通过数字时钟项目，培养学生的数字电路设计能力、团队合作能力和解决问题的能力。
设计步骤1.分析需求：确定数字时钟的功能和性能要求，例如显示精度、时钟模式、闹钟功能等。
2.确定器件：根据设计需求，选择适合的数字电路和组件，如时钟发生器、计数器、显示器等。
3.设计电路原理图：根据需求和选择的器件，绘制数字时钟的电路原理图。
4.进行逻辑设计：使用数字逻辑门和触发器等器件，实现数字时钟的各个功能模块。
5.进行测试：将电路搭建并连接，对数字时钟进行功能和性能测试。
6.优化和修改：根据测试结果，优化和修改电路设计，确保数字时钟的稳定性和可靠性。
7.编写报告：总结设计过程，记录问题和解决方案，描述数字时钟的设计和实现。
设计要点•确保数字时钟的显示精度和稳定性，避免数字闪烁或误差较大。
•采用合适的计数器和时钟发生器，确保数字时钟能准确计时和显示时间。
•考虑数字时钟的功耗和可靠性，选择适合的电源和元器件。
•在设计中考虑数字时钟的扩展性和功能性，如增加闹钟、温湿度显示等功能。
结论•数字时钟设计是数字电路课程中有趣而实用的项目，能够培养学生的实践能力和创造力。
•通过数字时钟项目，学生可以通过实践掌握数字电路设计的方法和技巧，提高解决问题的能力和团队协作能力。
•数字时钟设计也是一个不断优化和改进的过程，通过反复测试和修改，可以得到一个性能稳定、功能完备的数字时钟电路。
数字电路课程设计电子钟设计报告
《数字电路》课程设计总结报告题目：数字钟设计专业信息学院班级学生姓名学号指导教师2010 年 12 月 15 日目录一．设计任务（设计课题、功能要求）二．设计框图及整机概述三．各单元电路的设计方案及原理说明四．调试过程及结果分析五．设计、安装及调试中的体会六．对本次课程设计的意见及建议七. 系统原理图、PCB板及实物图八. 附录：元器件清单一、设计任务1.设计课题：多功能数字钟电路设计2.功能要求：1)基本功能●计时准确，以LED数字形式显示时、分的时间。
为节省器件，其中秒位采用发光二极管指示；●分和秒的计时要求为60进位；●具有校时功能，可以在任意时刻校准时间，要求可靠方便。
2)扩展功能●增加小时显示功能，计数为“12（或24）翻1”；●定时闹钟功能，其时间自定；●仿广播电台正点报时，能以音响自动正点报时，12（24）小时循环一次。
要求第一响为正点，以后每隔一秒或半秒钟响一下，几点钟就响几声；触摸报整点时数或自动报整点时数（选做一）。
此作品中，我以基本功能的设计为主。
二、设计框图及整机概述①总体设计框图：②系统工作原理分析：由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出不准脉冲。
秒计数器计数60秒即二极管闪烁60下后向分计数器进位，分计数器计满60后向小时计数器进位。
计数器的输出经译码器送显示器。
计时出现误差是可以用校时电路进行校时、校分、校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
三、各单元电路的设计方案及原理说明1、振荡器的设计采用的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。
这里选用555构成的多谐振荡器，设振荡频率f0＝1000Hz。
各参数如下图。
2、分频器的设计分频器的功能主要由两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信等。
选用3片中集成电路计数器74LS90可以完成上述功能。
数电课程实验报告——数字钟的设计
.《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进制。
2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。
（2）闹钟功能，可按设定的时间闹时。
（3）设计一个电路实现整点报时功能等。
在59分51秒、53秒、55秒、57秒输出750Hz 音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。
二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：实验器材及主要器件（1）CC4511 6片（2）74LS90 5片（3）74LS92 2片（4）74LS191 1片（5）74LS00 5片（6）74LS04 3片（7）74LS74 1片（8）74LS2O 2片（9）555集成芯片1片（10）共阴七段显示器6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
数字电子技术课程设计报告（数字钟的设计）
数字电子技术课程设计报告（数字钟的设计）数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；③电路仿真与调试；④PCB文件生成与打印输出。
（3）制作要求自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。
数字电路设计数字钟实验设计报告
数字钟实验设计报告数字钟设计一设计任务1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“24翻1”，分和秒的计时要求为60进位；2.扩展功能：校时、正点报时及闹时功能；二电路工作原理及分析数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。
数字钟的基本逻辑功能框图图1 数字钟的基本逻辑功能框图振荡器的设计振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟的准确程度。
通常选用石英晶体构成振荡器电路。
一般来说，振荡的频率越高，计时精度越高。
如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。
当Vc下降到Vcc/3时，vo翻转为高电平。
电容C1放电所需时间为tpL=R2ln2≈当放电结束时，T截止，Vcc将通过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需的时间为tpH=(R1+R2)C1ln2≈(R1+R2)C当Vc 上升到2Vcc/3 时，电路又翻转为低电平。
如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。
其振荡频率为f=1/(tpL+tpH) ≈[(R1+2R2)C]振荡周期：T=T1+T2=(R1+2R2)C1In2 得R1+2R2=T/C1In2=故选定R1=,R2=图2 555振荡器（图中R1，R2值不为实际值）图3 555振荡器产生的波形时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。
校时电路通过开关，触发器，逻辑门组成的校时电路来校时。
数字钟课程设计报告
数字钟课程设计报告前言：随着科技的不断进步，数字化已经成为了各个领域的主流趋势。
数字技术也在教育领域得到广泛应用。
数字化教育为学生提供了更好的学习方式和体验，同时也给教育工作者带来了更多的创新空间。
本文将围绕数字化教育，探讨数字钟课程设计报告。
数字钟的设计：数字钟是一个数字化的学习工具，在各学科的教学中都得到了广泛应用。
数字钟的设计可以遵循以下步骤：1.确定教学目标：数字钟的设计必须遵循教学目标，以便为教师和学生提供最佳的学习体验，使教学更加生动有趣。
2.选择数字钟的类型：根据教学目标和特点，可以选择不同类型的数字钟，例如计时器、倒计时器、时间轴等。
3.选择数字钟的功能：数字钟的功能会影响到教学效果，因此需要根据教学目标和教学特性选择数字钟的功能。
4.美化数字钟的界面：美化数字钟的界面能够增加学生的学习兴趣，提高教学效果，从而实现教学目标。
数字钟的应用：数字钟是一种数字化教学工具，可以在各个学科的教学中得到广泛应用。
下面以数学为例，详细说明数字钟在数学教学中的应用。
数字钟可以用于教学观念的讲解。
在数学教学中，学习时间的观念非常重要。
使用数字钟可以帮助学生了解时间的本质，为学生认识到时间的重要性打下基础。
数字钟也可以用于学习数学运算。
例如，教师可以设置数字钟来进行加减乘除的计算，帮助学生提高计算速度和精确度。
数字钟还可以用于检查作业。
教师可以在数字钟上设置一个时间限制，让学生在规定时间内完成作业。
如果学生没有完成作业，数字钟将会提醒他们完成。
数字钟的优势：数字化教育工具的吸引力取决于它们的功能和灵活性。
数字钟虽然看起来简单，但它的实际用途非常重要。
它能够帮助教师更好地了解学生的学习情况，同时也能够更好地帮助学生提升学习效果。
数字钟优势如下：1、灵活性：数字钟可以根据教学需要进行设计和选择，可以在不同的学科中得到广泛应用。
2、互动性：数字钟可以与学生互动式地使用。
通过使用数字钟可以促进学生互动，提高学生的学习效果，帮助学生主动掌握学习内容。
数电课程实验报告——数字钟的设计
数电课程实验报告——数字钟的设计
本次实验以数字钟的设计为主，目的是说明实现一个独立的数字钟的时钟电路的实验、设计。
首先，在实验之前，首先对大致原理和框图必须做到熟练。
电路的结构可以由电
路示意图获得，由此确定可采用的元件型号，以确定具体的电路框图。
随后，根据设计需求，确定每一部分的具体参数，精心测试，并在最终的方案中执行。
其次，进行实验，实验过程中，在测试电路的过程中，步骤要清晰，仔细进行夹线，
以实现一部完整的设计构思。
其中，要将LED灯和各个元件进行夹线，以输出一个完整
的数字钟图像，经过验证后，灯光和接线方式都是正确的。
最后，证实了数字钟电路操作的功效，与预期相符并可实现完美的数字时钟。
该实验
能够帮助我们更加深入了解电路设计，提升此类电路的设计能力，以及在实际应用中的能力。
总的来说，本次数字钟的实验表明，要想设计出一个成功的数字钟，除了要仔细设计
静态和动态电路以外，还要注意正确夹线，保证LED灯的正确连接，以及各个电路的回路
的正确连接。
此外，仔细观察、调试实验数据，并及时发现和纠正可能存在的差错，也至
关重要。
只有将这些要点全部结合起来，才能够做出一个准确、有效的数字时钟。
数电课程设计报告(数字钟的设计)
数电课程设计报告第一章设计背景与要求设计要求第二章系统概述2.1设计思想与方案选择2.2各功能块的组成2.3工作原理第三章单元电路设计与分析3.1各单元电路的选择3.2设计及工作原理分析第四章电路的组构与调试4.1遇到的主要问题4.2现象记录及原因分析4.3解决措施及效果4.4功能的测试方法，步骤，记录的数据第五章结束语5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会附图（电路总图及各个模块详图）参考文献第一章设计背景与要求一．设计背景与要求在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
设计一个简易数字钟，具有整点报时和校时功能。
（1）以四位LED数码管显示时、分，时为二十四进制。
（2）时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。
（3）整点报时采用蜂鸣器实现。
每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。
（4）才用两个按键分别控制“校时”或“校分”。
按下校时键时，是显示值以0~23循环变化；按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。
二．设计要求电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。
在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践容。
通过本次简易数字钟的设计，初步掌握电子线路的设计、组装及调试方法。
即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求。
数电课程设计报告-数字电子钟
课程设计报告设计题目：数字钟设计与实现班级：学号：姓名：指导教师：设计时间：2014年7月摘要：钟表作为一种定时工具被广泛的使用在生产生活的各方面。
人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。
自改革开放以来我国科技得以高速发展，尤其是电子技术的飞速发展。
各种各样的电器器材凭空而出。
数字钟是一种用数字电路实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。
钟表的数字化给人们生产生活带来了极大的方便，诸如定时报警，按时自动打铃，时间程序自动控制，定时启闭路灯等等，所有这些都是以数字钟为基础的。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟由以下几部分组成：分频器、脉冲发生器、校正电路、60进制的秒、分计数器和24进制的时计数器以及分、时、秒的7段共阴译码显示部分，能够完成显示时间、调整时间、整点报时等基本功能。
关键词：整点报时、译码显示、校时目录1.概述12.课程设计任务及要求2.1 设计任务 32.2 设计要求 33.理论设计3.1方案论证 3 3.2 系统设计3.2.1 结构框图及说明 4 3.2.2 系统原理图及工作原理 5 3.3 单元电路设计3.3.1震荡电路 6 3.3.2分频电路 7 3.3.3计数电路 8 3.3.4校时电路 10 3.3.5译码显示电路 123.3.6整点报时系统 134.软件仿真4.1 仿真电路图 15 4.2 仿真过程 154.2 仿真结果 165.结论186.使用仪器设备清单197.参考文献198.收获、体会和建议 202.课程设计及要求2.1设计任务试设计一个数字电子钟，译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段显示器显示出来，并且具有校时、校分、整点报时功能，能够显示23h59m59s，归零后重新开始。
数电课程设计报告完整版——数字钟
数字电子钟设计摘要所谓数字钟,是指利用电子电路构成的计时器。
相对机械钟而言,数字钟能达到准确计时，并显示小时、分、秒,同时能对该钟进行调整。
在此基础上，还能够实现整点报时，定时报闹等功能。
设计过程采用系统设计的方法,先分析任务，得到系统要求，然后进行总体设计，划分子系统,然后进行详细设计，决定各个功能子系统中的内部电路,最后进行测试。
本文针对简易数字钟的设计要求,提出了两种整体设计方案,在比较两个方案的优缺点后，选择了其中较优的一个方案,进行由上而下层次化的设计,先定义和规定各个模块的结构，再对模块内部进行详细设计。
详细设计的时候又根据可采用的芯片,分析各芯片是否适合本次设计,选择较合适的芯片进行设计,最后将设计好的模块组合调试,并最终在pｒotuｅs下仿真通过。
关键词：数字电子钟校时报时子系统ﻬ1前言由于现代社会的数字电子技术高速发展，电子钟应运而生,又由于电子技术的不断改进，采用中规模的逻辑器件可以使电子钟的体积变得很少，实用更加方便,应用更加广泛。
作为电气工程及其自动化专业的学生，我们都应该能够运用学到的数电和抹点知识,去解决和分析一些逻辑电路的问题,继而学会设计具有一定逻辑功能的逻辑器件,这次电子工艺实习给我们一个能力全面提升的契机。
我们设计的电子钟,严格按照设计要求,具有整点报时，调时,调分等功能,而且增加了停止计时，秒信号灯等功能。
特别是，我们的调时调分开关,都加上了消抖电路,使用了硬件消抖的方法消抖,这些都是我们组,区别于其他组的地方。
ﻬ 2 设计任务２．1 设计思路能按时钟功能进行小时、分钟、秒计时,能调时调分,能整点报时，使用3个２位数码管显示。
总体设计本阶段的任务是根据任务要求进行模块划分,提出方案，并进行比较分析,最终找到较优的方案。
该方案的优点是模块内部简单,基本不需要额外的电路，该方案结构简单,模块间关系较明确,模块外不需使用较多门电路,但不利于功能扩充。
２.2 设计方案２.2．１设计方案一、采用同步电路,总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：控制总线设计方案12.2.２设计方案二、采用异步电路，数据选择器将时钟信号输给秒模块,秒模块的进位输给分模块,分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换,电路框图如下：该方案用总线结构,主要功能集中在模块内部,模块功能较为独立,模块间连线简单,易于扩展，但设计难度大,门电路数量也比较多。
数字钟课程设计
东华理工大学课程设计报告课程名称：数字钟系部：信息工程系通信工程专业班级：1421302小组成员：谢渊良指导教师：邓伶俐完成时间：2016/ 3/20报告成绩：目录摘要 (2)第一章：课程设计任务与要求 (3)第二章:设计内容 (3)2.1 基本设计思路 (3)第三章：详细设计及参数计算 (4)3.1 秒脉冲的产生 (4)3.2 时钟显示电路设计 (5)3.2.1时计数的设计 (6)3.2.2秒计数、分计数的设计................................................................73.3 整点报时电路设计 (8)第四章：系统的总体设计与仿真 (9)第五章：总结 (10)参考文献 (10)摘要电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。
数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。
数字钟就是由电子电路构成的计时器。
是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为12小时，显示满刻度为11时59分59秒，另外应有校时功能和、报时等附加功能。
主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，这里采用555定时器。
秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
计数器用的是74160。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码管译码显示出来。
数电课程实验报告-数字钟的设计
《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生姓名：谢志强陈企张海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进制。
2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。
（2）闹钟功能，可按设定的时间闹时。
（3）设计一个电路实现整点报时功能等。
在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。
二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：实验器材及主要器件（1） CC4511 6片（2） 74LS90 5片（3） 74LS92 2片（4） 74LS191 1片（5） 74LS00 5片（6） 74LS04 3片（7） 74LS74 1片（8） 74LS2O 2片（9） 555集成芯片 1片（10）共阴七段显示器 6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
1.设计要求 (2)
2.设计总体思路...................................................................... (2)
3.芯片选定及各单元功能电路说明............................................... (2)
4. 整体电路原理 (6)
5. 实验过程中调试及故障分析 (7)
6.实验心得与体会 (8)
7.附录 (9)
一、设计任务与要求：
1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进制。
2.基本功能：
（1）设计一个电路实现时分秒校准功能。
二、设计总体思路：
数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：
实验器材及主要器件
（2）74LS90 5片
（3）74LS92 2片
（4）74LS191 1片
（5）74LS00 5片
（7）74LS74 1片
（8）74LS47 4片
（9）555集成芯片1片
（10）数码管4片
（11）电阻、电容、导线等若干
①振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。
如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。
如图1所示。
设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。
图1
②分频器
由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。
本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。
故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。
图2
③计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为十二进制。
（1）六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
如图3所示。
图3
（2）十二进制计数
“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。
在此实验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。
计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为
Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。
第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。
图4 M12计数器功能表
④译码器
译码是指把给定的代码进行翻译的过程。
计数器采用的码制不同，译码电路也不同。
CC4511驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
CC4511配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，CC4511出去全1。
⑤显示器
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器,CC4511译码器对应的显示器是共阴极显示器。
⑥校时电路
当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。
图5校时开关的功能表
图6 校时电路
四、整体电路原理图
1、实验基本原理
数字电子钟的逻辑框图如图9所示。
它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
图7
由图1到图7所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。
这里的每一级是指组成数字中的各个功能电路。
2、整体电路见附录
五、实验过程中调试以及故障分析
1、整个电路的组装及调试：
扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V电源。
观察时钟是否显示正常；是否在上午7时59分发出闹时信号，持续时间一分钟；是否有四声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音法正在59分59秒，它们持续时间均为1秒。
若不正常则检查电路各个部分，直到得到满意的结果。
我们圆满完成了这次的课程设计。
图8 数字钟的主体电路逻辑图
2、时间计数电路的连接与测试
六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。
但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六
十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。
最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。
3、校正电路
因上面因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。
因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的。
六、实验心得
通过此次的课程设计，令我收益匪浅。
虽然由于自己的原因，途中遇到了不少困难，但在老师及同学的帮助下，最终完成了实验任务。
在此次的数字钟设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其集体的使用方法。
将已学过的比较零散的数字电路知识有机的、系统的联系起来，培养综合分析、设计电路的能力。
在连接六进制，十进制，六十进制的进位接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。
此次设计立足于电子技术的实际运用，不断实践，开拓了思维，设计以考查、调研、搜集资料、拟订方案、进行系统规划、编程、仿真、调试的流程，使我深刻的体会到了在学习我们专业的过程中理论与实践相结合的重要性，同时也解决了以前学习比较模糊的专业知识点，使自己掌握的专业知识更加结构化、系统化。
此外，相互讨论共同研究是设计过程的重中之重，有助于完整的设计了电路图，并且增加了额实际操作能力，再让我体会到了设计的艰辛的同时，更让我体会到成功的喜悦与快乐。