数字逻辑实验、知识点总结(精编文档).doc

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

【最新整理,下载后即可编辑】

数字逻辑实验报告、总结

专业班级:计算机科学与技术3班 学号:41112115 姓名:华葱

一、 实验目的

1. 熟悉电子集成实验箱的基本结构和基本操作

2. 通过实验进一步熟悉各种常用SSI 块和MSI 块的结构、

各管脚功能、工作原理连接方法

3. 通过实验进一步理解MSI 块的各输入使能、输出使能的

作用(存在的必要性)

4. 通过实验明确数字逻辑这门课程在计算机专业众多课

程中所处的位置,进一步明确学习计算机软硬件学习的

主线思路以及它们之间的关系学会正确学习硬件知识

的方法。

二、 实验器材

1. 集成电路实验箱

2. 导线若干

3. 14插脚、16插脚拓展板

4. 各种必要的SSI 块和MSI 块

三、 各次实验过程、内容简述

(一) 第一次实验:利用SSI 块中的门电路设计一个二进制一

位半加器

1. 实验原理:根据两个一位二进制数x 、y 相加的和与

进位的真值表,可得:和sum=x 异或y ,进位C out =x

×y 。相应电路:

2. 实验内容:

a) 按电路图连接事物,检查连接无误后开启电源

b) 进行测试,令

Sum

Cout

y>={<0,0>,<0,1>,<1,0>,<1,1>},看输出位sum

和C out 的变化情况。

c) 如果输出位的变化情况与真值表所述的真值相

应,则达到实验目的。

(二) 第二次实验:全加器、74LS138译码器、74LS148编码器、

74LS85比较器的测试、使用,思考各个输入、输出使能

端的作用

1. 实验原理:

a) 全加器

i. 实验原理:

在半加器的基础上除了要考虑当前两个二进制为相

加结果,还要考虑低位(前一位)对这一位的进位

问题。由于进位与当前位的运算关系仍然是和的关

系,所以新引入的低位进位端C in 应当与当前和sum

再取异或,而得到真正的和Sum ;而进位位C out 的

产生有三种情况:

C in >={<1,1,0>,<1,0,1>,<0,1,1>},也就是说当x 、y 、

C in 中当且仅当其中的两个数为1,另一个数为0的

时候C out =1,因此:C out =xy+xC in +yC in 得电路图(也

可以列出关于C in 的真值表,利用卡诺图求解C in 的

函数表达式):

ii. >的8中

指,y ,C in

x y C in Sum C out

iii. 如果输出位的变化情况与真值表所述的真值相

应,则达到实验目的。

b) 74LS138译码器

i. 实验原理:译码器是一个能够将一串序列号(我

个人理解为地址)所对应的有序编号(按照某种

认为约定)进行表达的电子逻辑器件,74LS138

译码器是译码器的一种,它能够将一个与十进制

整数值等值的二进制序列翻译为相应的十进制

值,将信号输出在相应的数据线上。原理:每一

个一位(0~7)十进制值Y i 都对应一个三位二进

制序列的表达,也就对应一个极小项m i ,即

Y i =m i ,则可根据m i 对应的三个输入变量组合设

计门电路(例如Y 5=m 5=ABC )。将这8个十进制

值都做这样的门电路设计,在进行相应的封装、

集成,就形成了这种3-8译码器,其外部逻辑状

态如图所示:

ii. 实验内电路,将使能端按={A,B,C 组成的极小项| m i

0≤i ≤7}测试译码器,观察各个输出端Y i 是否正

确输出,如果能,则达到实验目的。

iii. 思考:G 1,G 2A ,G 2B 作用。

1. G 1的作用:G 1在3-8译码器中起开启/封锁各

与门的作用,它的存在决定了该3-8译码器

芯片是否工作,因此如果需要拓展译码输入

的位数由3位到多位,则需要利用该使能端。__ 。 。 。 。 。 。 。 。

如:若需要设计一个4线-16线译码器,则可

用最高位N 3控制G 1,因为如果N 3为0则表

明输入实际上是3位二进制,译码只许一块

3-8译码器,但如果N 3为1则表明输入为4

位二进制,则需要开启第二块74LS138工作,

因此可以通过N 3的值驱动第二块74LS138,

所以N 3可以接到第二块74LS138的G 1端。

2. G 2A 的作用:如1所述,当N 3的值为1(N 3

N 2N 1N 0所对应的十进制大于7了),则第二

块74LS138需要启用,但由于Y i 的i > 7因此

第一块74LS138不再有译码输出,因此第一

块74LS138需要被封锁,这如果用第一块

74LS138的G 1来控制,这将会破坏译码器器

件使能输入的一致性(标准性)影响将来进

一步的级联拓展(这将在3中具体说明)。

G 2A 的存在就解决了这个问题,N 3可以通过

G 2A 来控制第一块74LS138的工作状态,而不

影响整个4线-16线译码器的使能。

3. G 2B 的作用:考虑到整个4线-16线译码器的

使能控制以及译码器器件输入使能的一致

性,即人们希望设计出来的4线-16线译码器

能够像74LS138一样具有三个使能端,第一

个高有效,第二、三两个低有效,这样可以

方便进一步的级联扩展,则有必要存在一个

低有效使能端作为整个4-16译码器的第一个

低有效使能端,而3-8译码器的G 1和G 2A 已

被占用,不能承担此项工作,这就是G 2B 存

在的意义。

4. 其实根据我个人的理解,G 1,G 2A ,G 2B 存在的意

义并不是为方便级联拓展,因为级联的含义

是前一个译码器的输出作为后一个译码器的

相关文档
最新文档