边界扫描测试原理和应用
BoundaryScan测试原理及实现
Boundary Scan测试原理及实现什么是边界扫描(boundary scan)?什么是边界扫描(boundary scan)?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。
这些CELL准许你去控制和观察每个输入/输出引脚的状态。
当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。
除了上面的移位寄存器外，在IC上还集成测试访问端口控制器(TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。
旁路寄存器(bypass register)提供一个最短的测试通路。
另外可能还会有IDCODE register 和其它符合标准的用户特殊寄存器。
边界扫描器件典型特征及边界扫描测试信号的构成。
如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)TMS,TCK,TRST构成了边界扫描测试端口控制器(TAP controller)，它负责测试信号指令的输入，输出，指令解码等，TAP controller是一个16位的状态机，边界扫描测试的每个环节都由它来控制，所以要对TAP controller有一个比较清楚的了解。
在后续的文章中还会向大家介绍边界扫描的其它方面。
边界扫描为开发人员缩短开发周期，并且提供良好的覆盖率和诊断信息。
在不了解Boundary scan的目的：Boundary scan是一种用于测试数字集成电路的技术，它能找出，开路，短路，和功能不良的数字器件，另外它还能完成一些功能测试。
边界扫描测试原理
边界扫描测试原理边界扫描测试是一种黑盒测试方法，其中测试人员专注于程序的边界条件。
该方法旨在检测程序在处理边界条件时是否存在问题，例如程序的最大和最小输入值，以及输入值与最大和最小值之间的情况。
边界扫描测试方法适用于各种程序，包括软件应用程序、Web应用程序和嵌入式系统等。
边界扫描测试方法可以确保程序在处理边界条件时具有正确的行为，并且不会出现错误或异常情况。
这种测试方法可以帮助测试人员发现程序的潜在缺陷，并且可以改进程序的质量和可靠性。
边界扫描测试方法通常包括以下步骤：1. 确定输入值的最大和最小值测试人员需要确定程序所期望的最大和最小输入值。
这可以通过查看程序的规范或文档来实现。
如果程序没有明确的规范或文档，则测试人员需要自己确定最大和最小值。
2. 确定输入值与最大和最小值之间的情况测试人员需要确定输入值与最大和最小值之间的情况。
例如，如果程序要求输入数字，则测试人员需要确定输入数字的最大和最小值，并确定输入数字与这些值之间的情况。
3. 编写测试用例测试人员需要编写测试用例来测试程序的边界条件。
测试用例应包括最大和最小输入值以及输入值与最大和最小值之间的情况。
测试用例应覆盖所有可能的情况，并且应该能够测试程序的所有功能。
4. 运行测试用例测试人员需要运行测试用例并记录测试结果。
如果测试用例中出现错误或异常情况，则测试人员需要将其记录下来并报告给开发人员。
5. 分析测试结果测试人员需要分析测试结果，并确定程序在处理边界条件时是否存在问题。
如果存在问题，则测试人员需要将其报告给开发人员，并协助开发人员解决问题。
总结边界扫描测试方法是一种有效的黑盒测试方法，可以帮助测试人员发现程序在处理边界条件时的潜在缺陷，并改进程序的质量和可靠性。
边界扫描测试方法需要测试人员确定输入值的最大和最小值，并编写测试用例来测试程序的边界条件。
测试人员需要运行测试用例，并记录测试结果。
最后，测试人员需要分析测试结果，并将问题报告给开发人员。
boundaryscan应用实例 -回复
boundaryscan应用实例-回复什么是boundary scan技术？Boundary scan技术，又称JTAG（Joint Test Action Group）技术，是一种用于芯片级电路板测试和诊断的技术。
它使用了IEEE标准1149.1定义的边界扫描链（Boundary Scan Chain），通过在电路板上的闩锁功能来实现对芯片上的引脚的测试和调试。
Boundary scan技术的原理和功能如何工作？Boundary scan技术的原理基于一种边界扫描链结构（Boundary Scan Chain），该链将所有芯片引脚连接起来形成一个环。
这个环具有使能信号和测试控制信号，通过这些信号的控制，可以将测试数据从一个引脚传输到另一个引脚，实现对芯片引脚的测试和调试。
Boundary scan技术的功能主要有以下几个方面：1. 电路连通性测试：通过boundary scan技术，可以检测和诊断电路板上信号线的连通性是否良好，以及是否存在断路和短路。
2. 引脚功能测试：通过boundary scan技术，可以实时测试和诊断芯片引脚的功能是否正常。
这对于芯片级的调试和故障排除非常有用。
3. 元件配置和诊断：通过boundary scan技术，可以识别和配置电路板上的各种元件，例如存储器、逻辑门等。
这可以帮助工程师更好地了解电路板的组成和功能。
4. 容错性检查：通过boundary scan技术，可以检查电路板上的信号线是否遵循电气特性，例如正确的电阻和电容值。
这对于确保电路板的稳定性和可靠性至关重要。
Boundary scan技术的应用实例1. 电子设备制造：Boundary scan技术可以在生产线上用于测试和验证电子设备的电路板，以确保其质量和可靠性。
它可以有效地检测和排除电路板上的连通性问题和故障，提高生产效率和产品质量。
2. 电路板维修：当电子设备发生故障时，boundary scan技术可以用于定位和修复故障点。
边界扫描测试技术原理
3 测测文文
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
课程目录
4 主边应尽(ICT)
4.1 TAPIT 4.2 BICT 4.3 VIT 4.4 VCCT 4.5 边边扫扫（Intest）测测 4.9 PLD如如
5 JTAG菊接下接设设设设
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
0 0
0
0
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
TAP控制器 2.5 TAP控制器
TAP件件边口16-states接且的也也通 TAP件件边接也也器TCK接内在沿的输 TAP 件件边器内下只通输也也可只也也 Shift-IR state边边IR，TDO输输且输 Shift-DR state边边DR，TDO输输且输 其厂也也下TDO 输输内输
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
使用JTAG JTAG的好处 1.2 使用JTAG的好处
缩可缩缩缩缩只器 降降测测连夹 必时缩缩应量减可提可 降降PCB连夹
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.1 边界扫描器件的结构
培训中心版权所有，未经许可不得向外传播， 培训中心版权所有，未经许可不得向外传播，违者必究
2.2 边界扫描器件的结构
Data Registers
Design-Spec. Reg. Device-ID Reg.
TDO TDI TRST* TMS TCK
BS Register
jtag标准ieee1149.1解析
IEEE1149.1标准是一项用于测试和故障诊断集成电路的重要标准，而JTAG（Joint Test Action Group）是这项标准的主要推动者之一。
本文将对IEEE1149.1标准进行解析，从其定义、原理、应用等多个角度进行分析，帮助读者更好地理解和应用这一标准。
一、 IEEE1149.1标准的定义IEEE1149.1标准，也称为边界扫描标准或JTAG标准，是一项由IEEE 制定的用于测试集成电路的标准。
该标准于1990年发布，已被广泛应用于半导体工业、电子制造业等领域。
通过在芯片内部设置边界扫描链，可以实现对芯片内部连接和状态的测试和调试，从而提高了集成电路的可靠性和稳定性。
二、 IEEE1149.1标准的原理1. 边界扫描链IEEE1149.1标准的核心是边界扫描链（boundary scan ch本人n），通过在集成电路的引脚上添加扫描逻辑，实现了对芯片内部连接和状态的测试。
这种边界扫描链可以将芯片的内部引脚与外部引脚进行连接，从而实现对芯片内部信号的观测和控制。
2. TAP控制器IEEE1149.1标准还引入了TAP（Test Access Port）控制器，用于与边界扫描链进行通信和控制。
TAP控制器可以对边界扫描链进行初始化、数据传输和状态控制，从而实现对集成电路的测试和调试。
三、 IEEE1149.1标准的应用1. 芯片测试IEEE1149.1标准最主要的应用是用于集成电路的测试。
通过在芯片内部设置边界扫描链，可以实现对芯片内部连接和状态的测试，从而发现潜在的故障和缺陷。
2. 芯片调试除了测试功能，IEEE1149.1标准还可以用于集成电路的调试。
通过边界扫描链和TAP控制器，工程师可以对集成电路进行状态观测和信号控制，从而快速定位和分析故障原因。
3. 芯片编程IEEE1149.1标准还可以用于集成电路的编程。
一些可编程逻辑器件（如FPGA）可以通过边界扫描信息口进行编程，实现对逻辑器件内部配置和状态的控制。
测试技术的飞跃——边界扫描技术
维普资讯
ｉ 照
之 间 ．即 紧挨 元 件 的 每 个输 ＾ ／输 出 引脚 处 增 添 移 位 寄存 器 组 （ 为这 些 移位 寄存 器 组 布 置 在 Ｉ 因 ｃ元 件 的 Ｉ ｆ ／０ 脚 盘 所 以 称为 边 界 扫 描单 元 或边 界扫 描 寄 存 器 ） 在 印 刷 板 上 ， 的测 试模 式 下 ， 些 寄 存 器单 元 在 相 应 指 令 的作 用 下 ． 这 控 制输 出引 脚 的 状 志 ．读 出 输＾ 引 脚 的 状 态 ，从 而 允许 用 户 对 印刷 板 的 互 连 进 行 测 试 。ｇＡ Ｇ为 边 界 扫 描 结 构 定 义 了 测 试 存取 口 Ｔ Ｐ Ｔ Ｐ控制 器 、测 试 数 据 寄 存 器和 指 令寄 Ａ 、Ａ 州 ｓ Ｔ Ｋ信号 ． 和 Ｃ 产生 扫描 数 据 寄 存 器 和 指 令寄 存 器 等所
光端机的 Ｐ ￣ 系统出现故障、 ｃｌ 或是光端机的其他故障 ， 然
后 采 取 相 宜舶措 施 可排 除故 障 。 即
３ 小 结
ｔ 一０ 交换机 中继类故障较为豆 杂， 现形式多种 ｉ ｍ ４ 表
多 样 ，因此 处 理 时 要抓 住 告 警 、 机打 印 报 告 及 板 告 警 联
闭 锁
局 舌务时断时续现 象。遗时， 在传输通路 进 行逐段椅查 【 具体到光端机的每段线 路） ，本局 向对端局逐 个将 Ｐ Ｍ Ｃ
系 统 自环或 断开 ．即 可迅 速 确 定 哪 一 传输 有 故 障 、哪 个 段
故 库 原 因 ： 种 现 象 是 由 于对 端 局 故 障 所致 。 这 故 障分 析与 处理 ： 对端 局 检 查 步 骤 与 本 局 大 致 相 同 ． 经 联 系 埘端 局 得 知 ， 陵局 中继 封 锁 ３ ０条 解 锁 后 即可 排 除 故障 如 埘端 交换 机 侧 对 我 局 自环 仍无 告 警 ， 可 能是 则 埘 端局 数 据 问 题 确 认 对 端 局是 否 已正 确 配 置 相应 中继 系 统 的数 据 如 未 配置 。 会 导致 传 输 告警 。 划 倒 ６ 光缆 厦传 输 系 统 问 题 导致 的 中 继 故 障 ： 故 障现 象 ： 话 出 ＾ 局均 阻 断 ， 局 厦对端 局均 出现 电 率 相 直数 字 中 继群 异 常 告警 。 故 障 囡 ： 种现 象是 由于 光缆要传 输系统 故 障所致 。 这
Boundray scan技术原理
1边界扫描测试技术原理2.边界扫描指令集Extest指令--强制指令用于芯片外部测试，如互连测试测试模式下的输出管脚，由BSC update锁存驱动BSC scan锁存捕获的输入数据移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存原先EXTEST指令是强制为全“0”的，在IEEE 1149.1—2001中，这条强制取消了。
选择边界扫描寄存器连通TDI和TDO。
在这种指令下，可以通过边界扫描输出单元来驱动测试信号至其他边界扫描芯片，以及通过边界扫描输入单元来从其他边界扫描芯片接受测试信号。
EXTEST指令是IEEE 1149.1标准的核心所在，在边界扫描测试中的互连测试（interconnect test）就是基于这个指令的。
Sample/Preload指令编辑Sample/Preload指令--强制指令在进入测试模式前对BSC进行预装载输入输出管脚可正常操作输入管脚数据和内核输出数据装载到BSC的scan锁存中。
移位操作，可以从TDI输入测试激励，并从TDO观察测试响应。
在移位操作后，新的测试激励存储到BSC的update锁存。
原先这两个指令是合在一起的，在IEEE 1149.1--2001中这两个指令分开了，分成一个SAMPLE指令，一个PRELOAD指令。
选择SAMPLE/PRELOAD指令时，IC工作在正常工作模式，也就是说对IC的操作不影响IC的正常工作。
选择边界扫描寄存器连通TDI和TDO。
SAMPLE指令---通过数据扫描操作（Data Scan）来访问边界扫描寄存器，以及对进入和离开IC的数据进行采样。
PRELOAD指令---在进入EXTEST指令之前对边界扫描寄存器进行数据加载。
Bypass指令编辑Bypass指令--强制指令提供穿透芯片的最短通路。
输入输出管脚可正常操作选择一位的旁路（Bypass）寄存器强制全为1和未定义的指令为Bypass指令BYPASS指令为全“1”。
DFT介绍
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 集成电路测试方法研究目录1 边界扫描测试方法 ....................................................................................................... 错误!未定义书签。
1.1边界扫描基本状况 ................................................................................................... 错误!未定义书签。
1.2IEEE S TD 1149.1 ........................................................................................................ 错误!未定义书签。
1.3IEEE S TD 1149.4 ........................................................................................................ 错误!未定义书签。
1.4IEEE S TD 1149.5 ........................................................................................................ 错误!未定义书签。
1.5IEEE S TD 1149.6 ........................................................................................................ 错误!未定义书签。
边界扫描技术及其应用
边 界 扫 描 技 术 及 其 应 用
焦 运 良 ，徐 炳 吉 ，刘 凯
（ 中国地 质大学 （ 京）信 息工程学院 ，北京 北 １０ ８ ） ０ ０ ３
摘要 ：边界 扫描技术作 为新技 术下高集成度 电路板 的测量工具 ，已经越来越受到人们 的青睐。介 绍 了边界 扫 描各模块 的功能及 它们之间的相 互关 系， 以及 国 内外广泛 使用 的边界 扫描 软件 Ａ Ｓ Ｔ的原理 和工 作过 程， ＳＥ 避 免在使用 Ａ Ｓ Ｔ软件过程 中，因导入错误 的网络表 而导致 扫描 失败 。 ＳＥ 关键词 ：边界 扫描；Ａ Ｓ Ｔ；针床 ；寄存器 ＳＥ 中图分类号 ：Ｔ ３ ４ ２ ２： Ｍ９０ １ Ｐ ３ ． Ｔ ３ ． ２ 文献标识码 ：Ａ
２ １ 年 第 ５期 ０１
３ 边 界扫描 过 程的 １ ６种 状态 边界 扫描 过程 可 以分 为 ｌ ６种状 态 ，也 就是 边 界
个 边界 扫描 指令 ，见表 ｌ 。每个 指 令 采 用 ６位 二 进 制
扫描 控 制 单 元 中 Ｔ Ｐ控 制 器 的 １ Ａ ６种 不 同 的状 态 。 Ｔ Ｐ的 ｌ Ａ ６种不 同状 态是 在 Ｔ ＭＳ （ 试 模式 设 置 ） 的 测 不 同设 置 ，在 Ｔ Ｋ的驱动 下 而转化 的 ，转化 过 程如 ２ Ｃ
Ｔ ＭＳ （ ｅｔ ｄ ｌ Ｓｔ Ｔ ｓ Ｍｏｕｅ ｅ，测 试模 式设 置 ） Ｒ Ｔ （ ｅｔ 、Ｔ Ｓ Ｔ ｓ
边 界 扫 描 技 术 是 ＩＥ 组 织 在 １９ 年 推 行 的 ＥＥ ９０
Ｉ Ｅ Ｉ ４ １ １边 界扫 描标 准后 形成 的一 种 流行 的可测 Ｅ Ｅ ９ ． １
制边界扫描控制单元实现的。边界扫描控制单元中包
收稿 日期 ：２ １—３ ０ ；修 回 日期 ：２ １－５ １ ０ １０ —９ ０ １０ ．８
Boundary Scan测试原理及实现
什么是边界扫描(boundary scan)?Boundary Scan测试原理及实现JTAG标准的IC芯片结构IEEE 1149.1 标准背景JTAG什么是边界扫描(boundary scan)?边界扫描(Boundary scan )是一项测试技术，是在传统的在线测试不在适应大规模，高集成电路测试的情况下而提出的，就是在IC设计的过程中在IC的内部逻辑和每个器件引脚间放置移位寄存器(shift register).每个移位寄存器叫做一个CELL。
这些CELL准许你去控制和观察每个输入/输出引脚的状态。
当这些CELL连在一起就形成了一个数据寄存器链(data register chain),我门叫它边界寄存器(boundaryregister)。
除了上面的移位寄存器外，在IC上还集成测试访问端口控制器 (TAP controller),指令寄存器(Instruction register)对边界扫描的指令进行解码以便执行各种测试功能。
旁路寄存器(bypass register)提供一个最短的测试通路。
另外可能还会有IDCODE register和其它符合标准的用户特殊寄存器。
边界扫描器件典型特征及边界扫描测试信号的构成。
如果一个器件是边界扫描器件它一定有下面5个信号中的前四个：1．TDI (测试数据输入)2．TDO (侧试数据输出)3．TMS (测试模式选择输入)4．TCK (测试时钟输入)5．TRST (测试复位输入，这个信号是可选的)TMS,TCK,TRST构成了边界扫描测试端口控制器(TAP controller)，它负责测试信号指令的输入，输出，指令解码等，TAP controller是一个16位的状态机，边界扫描测试的每个环节都由它来控制，所以要对TAP controller有一个比较清楚的了解。
在后续的文章中还会向大家介绍边界扫描的其它方面。
边界扫描为开发人员缩短开发周期，并且提供良好的覆盖率和诊断信息。
dft的测试方法
dft的测试方法DFT的测试方法概述DFT（Design for Testability，测试性设计）是一种设计方法，旨在确保电子设备的可测试性和可靠性。
它包括在设计过程中引入测试功能，以便更容易地检测和诊断设备的故障。
本文将介绍DFT的测试方法，并探讨其在电子设备制造过程中的重要性和应用。
1.扫描链测试扫描链测试是DFT中最常用的测试方法之一。
它通过在设计中引入扫描链，将电路分成多个扫描链，使得测试信号可以从输入端口进入电路，然后通过扫描链输出。
这种方法可以大大简化测试过程，提高测试覆盖率和效率。
同时，扫描链测试还可以检测到电路中的短路、开路和延迟故障等问题。
2.边界扫描测试边界扫描测试是一种用于测试集成电路（IC）边界的DFT技术。
它通过在IC设计中引入边界扫描链，将输入和输出端口与边界扫描链相连接，从而实现对IC边界的测试。
边界扫描测试可以有效地测试IC边界上的逻辑和电气特性，并提供高测试覆盖率和可靠性。
3.存储器BIST测试存储器BIST（Built-In Self-Test，内建自测试）是一种用于测试存储器的DFT技术。
它通过在存储器中内置测试电路和算法，实现存储器的自测试。
存储器BIST测试可以在芯片制造过程中自动进行，无需外部测试设备，大大提高了测试效率和可靠性。
4.电路自适应测试电路自适应测试是一种基于DFT的自适应测试方法。
它通过在电路中引入自适应测试电路，实现对电路的自动测试和故障诊断。
电路自适应测试可以根据电路的实际工作状态和测试需求，自动选择最佳的测试算法和参数，提高测试效率和准确性。
5.故障模拟测试故障模拟测试是一种基于DFT的故障检测方法。
它通过在设计中引入故障模拟电路，模拟故障情况，然后利用模拟结果进行故障检测和诊断。
故障模拟测试可以帮助设计人员了解电路的故障情况，优化设计和测试策略，提供更可靠的电子设备。
6.片上监测测试片上监测测试是一种用于监测电子设备工作状态的DFT技术。
边界扫描测试的原理及应用
Ｃ Ｔ Ｒ Ｒ 时 ，所 有 的扫 描 单 元 都 能 在 ＣＬ Ｋ ＡＰ Ｕ Ｅ Ｄ ＯＣ
ＤＲ 的上 升 沿取 样输 入 数据 。 测试 数据 的输 出也相 类
似 ， 它是 在Ｔ ＡＰ状 态 在 Ｐ Ａ Ｅ Ｄ 的下 降沿 时 将 扫 Ｄ Ｔ Ｒ
描 输入 端锁存 并输 出。 所有 的扫描 单 元都 能完成 以上
数据 稳 定后 ，第 二个 锁存 器 由ＵＰ Ａ ＥＤＲ控制 锁 存 Ｄ Ｔ
输 出第 一个 锁 存器 移 出 的数据 。 ＭＯＤＥ信 号 的 电平 决定 是 测试模 式还 是工作 模式 。边 界扫描 单 元 既有 输
入又 有输 出。 一般 来说 ，在每 一 个物理 引脚 不论输 入
还是 输 出 ，都 有一 个独 立 的边 界扫 描单 元 ，但 区别是 输 入在每 一个 物理 引脚 的后面 ，而对于 所 有的输 出是
图 １中 “ ＡＰＣ ｎｒｌ ｒ 其 实 质 上 是 一 个 状 态 Ｔ ｏｔ ｌ ” ｏｅ
机 ， 它根 据 不 同 的操 作 指 令 能 产 生 １ ６个 不 同 的 状 态 ，具 体状 态 逻辑 参 考 图２ 从 一个 状 态切 换 成另 一 。 个状 态 总 是 发生 在Ｔ Ｋ 的上升 沿 ， 由Ｔ Ｃ ＭＳ从 两个 状
试 。 它是 在 芯 片 的Ｉ ／ 上 增加 移 位 寄 存器 ，把 这 些 Ｏ端
寄存 器连 接起来 ，加 上 时钟复 位 、测试 方式选 择 以及
６２
ｆ 墼
维普资讯
（ Ｃ Ｎ）或 者 是 扫描 输 入 的数 据 （ Ａ Ａ Ｉ） Ｓ ＡＮ Ｉ Ｄ Ｔ ，并 Ｎ 且 由Ｃ ＯＣ Ｒ 制锁 存输 出。 在第 一个 锁存 器移 出 Ｌ ＫＤ 控
在每 一个 物理 引脚 的前面 。 态。 Ｔ Ｓ 测 试 重置） 可选 项 ，可作 为硬件 重 置信 ＲＴ（ 是 号 ，一般 不用 。详 细边界 扫描 结构 及信号 流 程参 考图
边界扫描在数模混合电路板级测试中的设计与应用
计算机测量与控制!"#"$!$%!%%"!!"#$%&'()'*+%('#',&-!",&(".!!#%%'!#收稿日期 "#"$#*%)$!修回日期 "#"$%#%"%作者简介 王!晴!%'&,"&女&硕士&高级工程师%引用格式 王!晴&王祗文&张栎存!边界扫描在数模混合电路板级测试中的设计与应用'((!计算机测量与控制&"#"$&$%!%%")%%' %"$&%$#!文章编号 %)+%,*'& "#"$ %%#%%'#*!-./ %#!%)*") 0!1234!%%5,+)" 67!"#"$!%%!#%&!中图分类号 []$'%!!文献标识码 9边界扫描在数模混合电路板级测试中的设计与应用王!晴% 王祗文" 张栎存%!%`航天科工空间工程发展有限公司&北京!%##&*,$"`北京控制与电子技术研究所&北京!%###$&"摘要 针对飞控系统某数模混合电路板测试需求&在不利用外部信号源*信号采集设备的条件下&利用边界扫描技术进行测试系统设计$介绍了]C/M,%#边界扫描核心套件和H1J2_L K3O测试软件&对边界扫描测试方法进行研究&详细说明了测试系统方案设计*测试流程开发步骤以及测试程序执行方式&并通过实际测试&验证了设计的可行性&为数字电路板和简单的数模混合电路板的测试提供了实用的测试方法和手段&具有很好的应用价值%关键词 边界扫描$数字电路$数模混合电路$]C/M,%#$H1J2_L K3O6'+07,*,3/$$.01*&0","5K"%,3*(8N+1*,0,K"*(3N.'D'.M'+&"56070&*.N*,*."7[89(03!0(1%0&_9;<=42G%&_9;<@I4W D2"&@>9;<:41B2%!%`C9H/CH7J1D?2G42D D K42G-D R D A L7Q D26C L`&:6P`&^D4042G!%##&*,&C I42J$"`^D4042G/2O646B6D L SC L26K L A J2P?A D16K L241O[D1I2L A L G U&^D4042G!%###$&&C I42J"/9+&(*1&)Y L K6I D6D O642G K D T B4K D Q D26O L S JP4G46J A M J2J A L G I U X K4P14K1B46X L J K PL S6I D S A4G I61L26K L A O U O6D Q&B O D PX L B2P J K U M O1J2 6D1I2L A L G U6LP D O4G26I D6D O6O U O6D Q W46I L B6B O42G D V6D K2J A O4G2J A O L B K1DJ2PO4G2J A J1T B4O464L2D T B47Q D26!/26K L P B1D P6I D]C/M,%# X L B2P J K U O1J21L K D O B46D J2PH1J2_L K3O6D O6O L S6W J K D&O6B P4D P6I D X L B2P J K U O1J26D O6Q D6I L P&P D O1K4X D P6I D6D O6O U O6D QO1I D Q D P D M O4G2&6D O6S A L WP D R D A L7Q D26O6D7O J2P6D O67K L G K J QD V D1B64L2Q D6I L P42P D6J4A&J2P R D K4S4D P6I D S D J O4X4A46U L S6I D P D O4G26I K L B G I7K J164M 1J A6D O642G&W I41I7K L R4P D P7K J1641J A6D O6Q D6I L P O J2PQ D J2O S L K6I D6D O6L S P4G46J A14K1B46X L J K P O J2P O4Q7A D P4G46J A M J2J A L G I U X K4P14K M 1B46X L J K P O&J2PI J P G L L PJ77A41J64L2R J A B D!:'8;"(3+)X L B2P J K U M O1J2$P4G46J A14K1B46$P4G46J A M J2J A L G I U X K4P14K1B46$]C/M,%#$H1J2_L K3O<!引言伴随着集成电路技术的数字化程度越来越高'%(&越来越多的电路板由Y]<9*C]:-*-H]等大规模集成电路组成&这些体积小*集成度高的芯片为电路设计带来了巨大便利'"(%与此同时&超大规模集成电路*表面贴装等新技术也为电路的板级测试带来诸多难题'$(&传统的测试方法包括探针测试方法*内建自测试技术!^/H[&^B4A6M/2H D A S M[D O6"*边界扫描测试技术%探针测试方法需要将物理测试探针置于被测电路的测试点上&从而开展电气性能测试',(&工作准备流程繁琐&且开发人员需要预留一定数量的测试点&随着电路密度的不断增加&绝大部分电路板采用多层设计&几乎不可能设置足够多的探针测试点来完成整个电路的测试覆盖'*(&而且探针属于接触时测量&测试过程中还有对电路板本身造成损坏的潜在风险%内建自测试技术是在电路设计阶段考虑电路设计完成后的测试问题&更倾向于电路的功能性测试&为测试阶段节约了更多的测试时间&降低了成本&但是这种测试方法往往对电路本身的引脚故障测试覆盖不足%边界扫描测试技术作为一种大规模数字集成电路测试标准&提供了一整套标准*完整的电路测设方法&利用移位寄存器和测试向量来控制集成电路管脚的状态&通过边界扫描链路实现对大规模集成电路全部管脚的控制&解决了高密度*高集成度数字电路板测试覆盖不足的难题&实现了电路的功能测试*静态测试*故障定位等'*(%本文从某数模混合电路测试入手&介绍了利用边界扫描测试技术进行数模混合电路测试的设计方法&在不采用外部信号源*采集设备的情况下&最大限度实现电路板的测试覆盖&有效降低的测试过程中的经济成本和时间成本&同时&也提高了测试效率%=!边界扫描测试技术边界扫描!^H&X L B2P J K U O1J2"测试技术&简称边扫&正式命名来源于/???+H;H/H6J2P J K P%%,'`%%''#!后简称/???%%,'`%"'+&(&规定了利用边界扫描进行测试所需要!投稿网址 W W W!0O01A U3Z!1L Q!!计算机测量与控制!第$%""""""""""""""""""""""""""""""""""""""""""""""""""""卷#%"#!#的硬件和软件&为相关的测试设计提供了完整的指导规范''(%/???%%,'`%标准对于被测单元来讲属于非侵入式的测试方法&它不关心被测单元的内部程序&测试过程中在不对被测单元的内部程序做任何修改的情况下&仅依靠([9<接口实现对逻辑电路各个引脚的控制%当前主流的Y ]<9*C ]:-*-H ]等集成电路均支持该规范&利用该规范&也能够达到测试非边界扫描期间的目的'%#(%边界扫描硬件结构组成主要包括,部分)测试访问接口![9]"*测试访问接口控制器*数据寄存器!-\"以及指令寄存器!/\"'%%%,(%%"测试访问接口包括测试数据输入![-/"*测试数据输出![-."*测试时钟![C d "*测试模式选择![N H "*信号复位![?H ["&边界扫描测试运行主要依靠该接口进行数据控制和操作%""[9]控制器作为一个含有%)个工作状态的有限状态机&用于实现对测试访问接口的控制%$"数据寄存器由[9]控制器决定存放测试过程中的测试数据和结果&包括旁路寄存器和边界寄存器%边界寄存器首尾连接构成链路&实现对芯片引脚的输出控制$旁路寄存器为不需要测试的位置提供一条快捷通道&缩短不必要的测试时间%,"指令寄存器包括串行+并行锁存寄存器&用来定义数据寄存器的操作模式%图%!边界扫描硬件结构组成>!边界扫描测试系统设计>@=!边界扫描硬件套件]C /M ,%#边扫测试套件作为美国9H H ?[公司设计的一款([9<控制器&具备高吞吐率*灵活配置和使用的特点&能够用于规模化量产测试以及需要多个([9<端口同时测试的被测电路&可执行边界扫描测试软件开发的测试任务或烧录任务&支持扫描链路测试*互联测试*Y A J O I 测试*存储器测试*用户自定义测试以及电路开短路测试等&依靠高速的[C d 时钟和并行测试烧录能力&可作为大规模数字电路测试诊断的优选解决方案%]C /M ,%#实物套件主要由]C /控制卡*,端口边界扫描适配器以及相应的配套测试线缆组成%[C d 测试时钟最高运行速率可达*#N>Z &适配器与]C /控制卡之间的有效距离最高可达%*米&便于测试系统集成%一个边界扫描控制平台可以支持在一个工作站上同时安装$块]C /控制卡*单块控制卡又可以同时支持"块适配器&每块适配器支持,个[9]边扫接口&所以单个测试平台可以支持的边扫接口高达",个%根据需要可以对被测电路灵活配置&并将多块不同的测试电路上的多个扫描链路串接成%条链路集中管理和测试&避免了过多的*非必要的链路管理%大规模量产测试时&也可以接多块相同的被测电路&对其执行相同的测试&并且([9<接口的数据首发是并行的&可有效降低测试线路搭建*数据烧录的测试时间%同时&为了支持非边扫信号的测试需要&每个适配器还支持可独立控制的"#个离散/+.信号&每一路离散/.的电压可通过软件控制&且都配有终端可供灵活配置%>@>!边界扫描软件平台H 1J 2_L K 3O 嵌入式软件平台是9H H ?[公司基于/???%%,'`%标准设计的边扫测试集成开发环境&同时还支持/???%%,'`)标准&具有较广的应用范围%可提供整套完整的电路板边扫测试方案&对被测电路开展在线编程*测试和调试&并生成测试测试覆盖率报告'%*%)(%H 1J 2_L K 3O软件平台可根据被测电路网表文件以及边扫测试器件的^H M -:模型文件&通过合理配置生成测试需要的测试矢量&在线烧录数据&对测试程序进行单步*连续运行调试和测试执行%通过H 1J 2_L K 3O 软件平台进行测试程序开发前&有一些必要的准备工作需要提前了解)首先&确认被测电路板上的可编程器件是否含有([9<接口&是否符合/???%%,'`%标准&都符合的情况下才可以进行边界扫描测试开发$其次&提前准备边界扫描测试元件的^H -:模型文件&可以向芯片厂商官网下载或者向9H H ?[技术支持请求$再者&提前准备非边扫器件的模型文件&便于互联测试开发$还有&被测电路板中如果含有C ]:-&最好提前将内部程序读取保存&型号较老的元件有可能在边扫测试时被擦除&导致电路板功能失效%>@?!测试系统设计边界扫描测试重点用于测试数字电路'%+%'(&主要包括链路测试*互连测试*Y A J O I 测试*存储器测试以及用户自定义测试&用户自定义测试可以通过特殊设计&达到测试非边界扫描器件以及放大器*9-+-9数模混合电路的目的%本文针对飞控系统某数模混合控制电路板的组成特点和测试需求&在尽量不适用外部外侧设备的条件下&满足被测电路板所有重要测试节点的故障诊断需要&构建如图"所示的边界扫描测试系统&主要包括测试计算机*边界扫描控制器*边界扫描测试软件*程控电源*测试适配板*被测电路板以及若干条配套测试线缆%其中&边界扫描测试硬件选用]C /M ,%#套件$边界扫描测试软件选用H 1J 2M _L K 3O%计算机作为整个测试系统的控制中心&利用H 1J 2M _L K 3O 软件完成边界扫描测试工程的开发*功能测试项的执行&用户自定义测试的激励发送和响应接收%]C /M ,%#套件作为作为连接边扫测试软件和被测电路板的桥梁&用于将边扫测试软件生成的测试矢量下发到被测电路板以及测试数据的采集%程控电源用于系统供电以及测试的自动化!投稿网址 W W W!0O 01A U3Z !1L Q第%%期王!晴&等)""""""""""""""""""""""""""""""""""""""""""""""""""""边界扫描在数模混合电路板级测试中的设计与应用#%"%!#图"!边界扫描测试系统组成运行%对于含有模拟电路*很多没有互联模型的非边扫器件的数模混合电路板测试&为了提高测试覆盖率&关键技术是设计一套用于信号调理*边扫器件互联以及信号闭环的测试适配板&并通过用户自定义脚本的方式实现没有模型的无法进行互联测试的元器件的功能测试%测试适配板主要用于完成如下四部分功能)%"作为程控电源信号的转接接口&便于通过被测电路板供电连接器为被测电路板供电$""信号调理&实现被测信号路由的电平匹配$$"为被测电路板对外输入*输出数字接口提供信号闭环$,"设计边扫器件及外围-9*9-电路&为被测电路板模拟信号接口提供信号闭环&最大程度覆盖电路板可测节点%有了信号闭环回路&便于通过互联测试和用户自定义测试的方式&提高整个电路板的测试覆盖%!混合电路板级测试验证@=!验证电路板需求分析被测验证电路板采用飞控系统某数模混合电路组成&所含芯片种类主要包括型号为g C ,#%$?的Y ]<9*9-转换器9-%)+,*模拟开关N9g $#)*运算放大器9-*')"*电压比较器:N %$'9*差分芯片N9g ,&'*总线缓冲芯片*,Y C [",,和*,Y C [",**存储类]\.N 芯片"+C *%"等%且电路板含有高密度连接器&许多信号通过该连接器输入或输出&单板测试含大量信号未闭环%该验证电路板的边界扫描测试需覆盖所有主要芯片的信号路由通断故障*影响板子正常使用的所有重要数字引脚的开短路等故障&并精确定位到具体信号传输路经或者具体芯片引脚%@>!测试方案详细设计根据被测电路板的测试需求&设计边界扫描测试系统&其测试方案示意图如图$所示&通过合理设计适配板&完成数字电路测试*模拟电路测试以及连接器开环信号的测试%被测电路板的存储器及其他信号闭环通路&可以直接开发测试程序&通过边扫端口%控制g C ,#%$?实现测试覆盖%对于开环信号测试&根据被测电路板的信号类型和数量&适配板选择可编程逻辑器件]N +%"&H =/%##作为边界扫描主控元件&搭配外围电路实现被测电路的测试需求覆盖)图$!验证板测试方案示意图%"边扫主控软件H 1J 2_L K 3O 导入被测板和适配板的网表文件和模型文件&通过配套硬件开发套件]C /M ,%#控制被测板和适配板上的边扫器件Y ]<9和C ]:-&再通过可编程器件的接口控制&实现软硬件接口的匹配$""?]N +%"&H =/%##的部分/.引脚以信号调理或者直接的方式&通过适配板连接器连接至被测板连接器&实现被测电路板开环数字信号的测试$$"针对被测电路多路运算放大器和9-的测试需要&适配板设置-9芯片*电流+电压运算放大器*开关阵列等&通过边扫端口"控制?]N +%"&H =/%##&实现-9信号的输出&进而通过开关阵列和连接器连接至被测电路9-采集通道&通过边扫端口%控制g C ,#%$?实现模拟信号的测试$,"针对被测电路差分信号的测试需要&适配板设置相同的差分电路&单端信号接边界扫描芯片&差分信号通过连接器连接至被测电路的差分通道$*"放置供电连接器&直连程控直流电源的输出通道&进而通过适配板连接器实现被测电路的供电%@?!边界扫描测试流程开发为了完成被测电路板扫描链路完整性测试*互联测试*存储器测试*用户自定义测试等测试需要&边界扫描测试流程开发流程图如图,所示&依次为边扫测试工程新建*网表文件和模型文件的导入*扫描链路测试程序开发*互联测试程序开发*存储器测试程序开发$用户自定义测试程序开发*测试程序的编译和保存等%测试流程开发前&!投稿网址 W W W!0O 01A U3Z !1L Q!!计算机测量与控制!第$%""""""""""""""""""""""""""""""""""""""""""""""""""""卷#%""!#需要提前做一些准备工作)备好被测电路板和适配板的原理图*网表文件*边扫器件的^H -:模型*非边扫数字器件的测试模型等%图,!边界扫描测试流程开发流程$`$`%!边扫测试工程新建工程新建用于为整个工程建立统一管理&同时导入和编译边扫器件的^H -:模型&为后续测试工作做准备&工程新建步骤如下)%"启动H 1J 2_L K 3O 边界扫描开发程序$""在弹出的软件启动向导界面单击,1A L O D -1,<L 6L6I D 426D K S J 1D-进入边扫测试主界面&H 1J 2_L K 3O 自动识别已连接到主机的边扫开发套件]C /M ,%#$$"单击菜单栏,7K L 0D 16-1,2D W -&在新建工程对话框填入工程名称以及存放路径&进行工程创建$,"填入工程设计名称&并手动创建扫描链路)分别添加添加边扫器件的^H -:模型+%"&O T %##`X O P 和V 1,#%$D /7G""$`X O P &并编译检查模型文件是否正确$*"建立><:%`I G A 文件&包含上述的两个^H -:文件&用于描述了测试板的边界扫描器件以及扫描链路信息&并再次编译&根据报告提示进行查看或修改&完成边扫测试工程的建立&><:%`I GA 建立完成的界面如图*所示%图*!新建成功的`I GA 文件$`$`"!网表和模型文件导入H 1J 2_L K 3O 软件支持多个电路板的网表文件自动合并&便于多个电路板的扫描链路集中统一管理&提高了测试效率%网表和模型文件导入步骤如下)%"软件菜单栏单击,P D O 4G2-1,2D 6A 4O 6-$""分别导入被测板和适配板网表文件!也可以提前将被测板原理图和适配板原理图合并&导入一个统一的网表"$$"网表文件添加成功后进行编译&根据报告提示进行查看或修改&完成网表文件的导入$,"指定网表文件中那些的电源和地线网络&测试时忽略该网络的测试$*"导入可以互联测试的非边扫器件模型文件&进行器件位号和模型的关联&并设置每个元器件的测试类型&如协议簇测试*忽略测试等&设置完毕后完成模型文件的导入%$`$`$!扫描链路完整性测试程序开发扫描链路完整性测试可以检测边扫框架的物理故障&比如测试总线*[9]控制器等%同时还可以验证工程建立之初所描述的扫描链路顺序是否正确%H 1J 2W L K 3O 自动产生链路测试集&通过之前的描述&来报告故障位置%扫描链路完整性测试开发步骤如下)%"在H 1J 2W L K 3O 主界面下双击1K D J 6DJ 2J 164L 2栏下的O 1J 27J 6I R D K 4S U &弹出P D S 42D O 1J 27J 6I R D K 4S U J164L 2O 对话框$""在弹出的P D S 42D O 1J 27J 6IR D K 4S U J 164L 2O 对话框中自动罗列测试工程新建过程中导入的两个边扫器件扫描链路&如图)所示$$"在[J K GD 6H 1J 2]J 6I !O "中通过勾选左侧复选框进行边扫链路选择&如果两个同时勾选&软件则会将被测板边扫链路和适配板边扫链路打包成同一个链路进行集中测试$,"在.764L 2O 中可以对要进行的边界扫描测试项进行选择&比如^E ]9H H */-C .-?*F H ?\C .-?*边扫链路长度等$*"单击右上角的编译按钮&查看编译报告&如果编译失败则根据报告窗口信息提示进行修改&直到编译通过为止!有警告也算编译通过"&编译通过后完成扫描链路完整性测试的开发%图)!扫描链路选择$`$`,!互联测试程序开发互联测试允许测试边扫器件互联或者边扫器件与非边扫器件的互联&互联测试可以检测开路*短路*固高固低!投稿网址 W W W!0O 01A U3Z !1L Q第%%期王!晴&等)""""""""""""""""""""""""""""""""""""""""""""""""""""边界扫描在数模混合电路板级测试中的设计与应用#%"$!#或者桥接故障%实际的被测电路中&基本都存在大量的非边扫器件&他们都会与边扫器件构成关联%测试过程中&如果测试程序不能识别非边扫器件&可以将其相关的网络暂时挂起&互联测试时忽略该网络$如果提前准备好了非边扫器件的模型文件&或者这些非边扫器件只是一些简单的缓冲器件*路由选择器件&可以通过互联测试中的簇测试进行测试%互联测试开发步骤如下)%"在H 1J 2W L K 3O 主界面下双击1K D J 6D J 2J 164L 2栏下的426D K 1L 22D 16&弹出P D S 42D J 2426D K 1L 22D 16J 164L 2对话框$$"此时P D S 42D J 2426D K 1L 22D 16J 164L 2界面的Q L P D A P D M R 41D 和P D S 42D 1L 2O 6K J 42O 可能处于非激活状态%进行编译并查看编译报告&如果编译失败则根据报告窗口信息提示进行修改&直到编译通过为止!有警告也算编译通过"$,"单击Q L P D A P D R 41D 打开P D R 41DX K L W O D K 对话框&对非边扫器件进行P D R 41D6U 7D 设置)电容设置为1J 7J 146L K *电阻设置为K D O 4O 6L K 等$*"关闭P D S 42D J 2426D K 1L 22D 16J 164L 2对话框&在边扫主界面可以看到一个名为426D K 1L 22D 16%的互联测试项&将边扫控制的[9]%和[9]"端口分别连接至被测电路板和适配板即可执行互联测试%$`$`*!存储测试程序开发由于被测存储器件没有找到测试模型&所以根据芯片手册的时序逻辑&通过用户自定义的方式进行测试开发&测试步骤如下)%"在H 1J 2W L K 3O 主界面单击P D O 4G21X B O D O 来进行测试总线定义&用于测试存储器的地址写和数据读$""点击2D W 框&创建一个&位数据总线&并打开P D MS 42D JX B O 对话框进行数据总线与存储器数据引脚的匹配设置&在X B OQ J 2J G D K 界面为已经定义的数据总线设置使能控制端$$"点击2D W 框&创建一个%"位地址总线&并打开P D M S 42D JX B O 对话框进行地址总线与存储器地址引脚的匹配设置&在X B OQ J 2J G D K 界面为已经定义的地址总线设置使能控制端$,"双击边扫软件主界面1K D J 6DJ 2J 164L 2下的Q J 1K L &进行测试代码的编辑&编辑完保存关闭$*"在返回的P D S 42D JQ J 1K L J 164L 2界面的6J K G D 6栏下选择D 264K D 7J 6I &并进行编译&查看编译报告&如果编译失败则根据报告窗口信息提示进行修改&直到编译通过为止!有警告也算编译通过"$)"编译通过后保存&完成存储测试程序的开发%$`$`)!用户自定义测试根据$`$`,节存储器测试程序开发步骤&编写Q J 1K L 专用测试代码&实现被测电路板的运算放大器和9-等器件的测试%@A !边界扫描测试程序执行测试程序开发完毕后&连接验证板和边界扫描控制器&利用H 1J 2W L K 3软件进行测试程序执行的步骤如下)%"在H 1J 2W L K 3O 主界面单击菜单栏[..:1O D A D 16I J K P W J K D&选择测试台边扫仿真器件]C /M ,%#$""通过程控直流电源给被测板和适配板供电$$"给被测板加电后选择边扫工程文件下的J 164L 2&单击X B 4A D M K B 2&执行测试并查看结果%A !测试结果与分析为了便于测试程序的自动化运行&通过主控计算机专用测试软件&对H 1J 2W L K 3软件进行二次集成开发&自动调用程控直流电源进行供电&自动调用边界扫描测试程序执行并上传测试结果%被测电路板最终测试报表如图+所示)第%!$项为电路板供电测试&首先判断电路板正常工作的功率是否满足要求$第,!*项为被测电路板和适配板上的边扫器件的扫描链路测试&检查边扫器件是否有故障$第)项为互联测试&检查边扫器件互联和边扫器件与有模型的非边扫器件的互联&判断互联测试的元器件有无开短路*固高固低或者桥接等故障$第+!,"项为用户自定义测试&通过编写测试脚本检查没有模型的非边扫器件的功能是否正常$第,$项为存储器测试%每一项测试记录均设定测试结果的合格判据&自动给出测试结果&可为电路板功能测b 试和故障诊断提供有力支撑%图+!被测电路板测试报表为了进一步验证测试程序的有效性&通过人为焊接方式制造了$处g C ,#%$?的/.引脚短路故障*%处存储器地址引脚短路故障和%处总线缓冲芯片的开路故障%通过测试程序执行&均成功检测出故障并定位故障位置&进一步验证了边界扫描测试系统设计的正确性%B !结束语本文提出的边界扫描测试系统设计方法&适用于不利用!下转第%$#页"!投稿网址 W W W!0O 01A U3Z !1L Q!!计算机测量与控制!第$%""""""""""""""""""""""""""""""""""""""""""""""""""""卷#%$#!#参考文献'%(王占选&陈嘉恒&王!晴!基于仿真的电路板级故障诊断测试方法'((!计算机测量与控制&"#"#&"&!%")"%"*!'"(李光升&欧!博&石海滨!现代模拟电路故障诊断技术发展综述'((!计算机测量与控制&"#%'&"+!*")*&!'$(胡!梅&攀!敏!一种模拟电路功能模块故障诊断的方法'((!电子测量与仪器学报&"#%*&*!"'"))+))&,!',(迮良佳!模拟电路信号特征分析及故障诊断算法优化'-(!桂林)桂林电子科技大学学&"#"%)%*!'*(姜云威!面向模拟电路故障诊断的深度学习方法研究'-(!桂林)桂林电子科技大学学&"#"")%,!')(幸!敏&杨秀谦&龙祖连!基于仿真技术的模拟电路教学演示系统'((!科技论坛&"#""&))%"%%"$!'+(孙!虎!基于故障字典技术的模拟电路故障诊断系统设计'-(!成都)西南石油大学&"#%&)%$!'&(史雨缘&徐立升!电路仿真技术在电路板修理中的研究与应用'((!航空维修与工程&"#%'&%")***&!''(刘春霞&徐爱强&王怡苹&等!基于C ?N 的故障字典诊断模型的建立与g N :描述'((!计算机测量与控制&"#%*&"$!%%")$)%$$)%*!'%#(张雪敏!电子电路仿真技术在集成电路设计中的应用'((!集成电路应用&"#"$&$!,#")"#"%!'%%(何朝稢&于文震&郑元珠!基于_]??M \Y 的模拟电路故障诊断'((!计算机测量与控制&"#"%&"'!&")$%$)!'%"(马春斌&黄!文&李宗泽!基于多种图像的电路板故障诊断系统研究'((!计算机测量与控制&"#""&$#!$")%*%&!'%$(崔!江&王友仁!一种新颖的基于混合故障字典方法的模拟故障诊断策略'((!电工技术学报&"#%$&"&!,")"+""+&!'%,(夏敏芳&刘!牮!基于]H 741D 与:N 算法的模拟电路故障诊断方法'((!电子科技&"#%*&"&!%#")$&,#!'%*(马!敏&刘成中&曾钰琴!电路故障诊断实验教学的探索与创新'((!实验科学与技术&"#"#&%&!*")&*)$!'%)(韩!伟&刘志男&黄文浩&等!模拟电路故障诊断'((!中国科技信息&"#%'!%")$,$*!'%+(杨焕峥&崔业梅&杨国华&等!基于神经网络的模拟电路故障诊断的仿真研究'((!长沙航空职业技术学院学报&"#"#&"#!,")))+"!'%&(周启忠&谢永乐&徐!娟!模拟电路的故障诊断与参数辨识代数方法'((!哈尔滨工程大学学报&"#%+&$&!,")*'*)#%!'%'(董江涛&朱!琳&巨小微!超容差条件下的电路软故障信号诊断方法研究'((!无线电工程&"#"%&*%!+"))"")"+!'"#(吴!凡&张!莉!基于小波神经网络的模拟电路故障诊断技术'((!计算机测量与控制&"#%,&""!%%")''''''''''''''''''''''''''''''''''''''''''''''''''''$*"%$*",!!上接第%"$页"外部信号源*信号采集设备的条件下&仅依靠主控计算机*边界扫描测试软件*边界扫描硬件套件以及供电电源&通过设计专用测试适配板开展被测电路的全流程测试%通过实际测试&验证了设计的可行性&为数字电路板和简单的数模混合电路板的测试提供了实用的测试方法和手段&具有很好的应用价值%不足之处在于&对于较为复杂的非边扫器件和模拟器件的测试&需要依靠用户对器件的清晰把握并编写用户自定义测试代码&对其本身的技术能力要求比较高%参考文献'%(刘云久!雷达数字电路板故障诊断方法研究'-(!南京)东南大学&"#%)!'"(柳!颖&蔡永招!基于H C 9;_.\d H 的模数混合电路板测试程序集设计'((!计算机测量与控制&"#"%&"'!$")%#%$!'$(曹子剑&佘美玲!边界扫描测试在数字电路自动测试系统中的研究与应用'((!计算机测量与控制&"#%*&"$!+")"$%%"$%+!',(李!洋!基于边界扫描技术的电路板测试研究'-(!北京)清华大学&"##&!'*(尤!路!基于H C 9;_.\d H 的边界扫描测试系统设计'((!信息通信&"#%*&%,*!,"))&)'!')(刘!军!基于边界扫描技术的]C ^测试'((!中国科技信息&"#%#&%)!&")%$#%$"!'+(王鏖縮!基于([9<标准的边界扫描测试技术的分析与研究'-(!西安)西安电子科技大学&"#%,!'&(/???H 6J 2P J K P S L K[D O 6911D O O]L K 6J 2P^L B 2P J K UM H 1J 29K 1I 4M 6D 16B K D )/???H 6P %%,'`%"#%$'@(!"#)%$%,,,!''(刘九洲&王!健!边界扫描测试技术发展总数'((!电光与控制&"#%$!""),),'!'%#(张文广&周绍磊&李!新!边界扫描技术及其在]C ^可测性设计中的应用'((!计算机测量与控制&"##)&%,!)")+%$+%*!'%%(钟春丽!基于边界扫描的故障测试诊断系统的设计与实现'-(!郑州)解放军信息工程大学&"#%$!'%"(李!洋!基于边界扫描技术的复杂数字电路板的可测试性分析'-(!西安)西安电子科技大学&"##&!'%$(韦翠荣&颜学龙&尚玉玲!边界扫描测试生成与故障诊断的研究与实现'((!计算机工程&"#%*&%!,%")$#$$#&!'%,(陆云云!基于边界扫描技术实现电路板全面测试'((!国外电子测量技术&"#%)&'!$*")%*!'%*(王宏伟!基于:9H 9\和H C 9;_.\d H 软件的雷达电子设备检测系统的设计'((!信息科技&"#%&&%&!'")')'+!'%)(柳!颖&徐小杰!基于边界扫描技术的某引俄指控系统复杂电路板的[]H 开发'((!舰船电子工程&"#%'&$'!+")%%'%""!'%+(陈宝华&宋晓东&王新洲!基于边界扫描的一种电路板测试技术'((!中国修船&"#%*&))%*%&!'%&(张学锋&王彤威&王国龙!边界扫描技术在微处理器电路板测试与诊断的研究'((!计算机测量与控制&"#%#&%&!)")%"*#%"*"!'%'(刘萌萌&苏!峰&宋成军!装备电子设备边界扫描系列标准及测试性设计技术研究'((!计算机测量与控制&"#%+&"*!"")&%%!'"#(梁晓芬!基于边界扫描的某型电路板测试方法研究'((!科技创新与应用&"#%+&"*!"")&%%!!投稿网址 W W W!0O 01A U3Z !1L Q。
边界扫描测试技术
移位寄存器波形
16
（1）抽样/预加载指令模式
移位寄存器波形 抽样/预加载指令码通过TDI引脚移入，TAP控制器向前移
到CAPTURE-DR状态，然后进入SHIFT-DR状态，如果TMS维 持在低电平，则TAP控制器始终保持在该状态。从TDO引脚移 出的数据由在捕获阶段之后存于捕获寄存器的数据组成。移入 TDI引脚的新测试数据在时钟的控制下通过整个边界扫描寄存 器之后，出现在TDO引脚上。
边界扫描单元bsc的连接图核心逻辑为了测试两个jtag设备的连接首先将jtag设备1的某个输出测试脚的bsc置为高或低电平输出至ndo然后让jtag设备2的输入测试脚来捕获从管脚输入的ndi值再通过测试数据通道将捕获到的数据输出至tdo对比测试结果即可快速准确地判断这两脚是否连接可靠
8.2 边界扫描技术的含义
IC3的F引脚寄存器接收IC1的E脚寄存器信号，正
常情况下F脚的值应该为1，但如果引线EF发生了断路，
则从F脚得到的值不是1，而是0。
19
UESCODE串行移到TDO。
选 择 UESCODE 寄 存 器 放 置
0000000110 在 UETSDCIO和DET串DO行之移到间T，D1O3允。许
8.5 BST操作控制
为了启动BST操作，必须选择指令模式。方法是使TAP控 制器向前移位到指令寄存器移位(SHIFT_IR)状态，然后由时 钟 控 制 TDI 引 脚 上 相 应 的 指 令 码 。 从 RESET 状 态 开 始 ， TMS(测试模式选择引脚)受时钟作用，使TAP控制器运行前进 到SHIFT-IR状态。具有代码01100
边界扫描在线缆测试中的应用
边界扫描在线缆测试中的应用摘要：针对传统的电缆检测，如采用万用表、试灯、兆欧表等设备逐点检测电缆中每条电线的通断及绝缘特性的方法，检测效率较低，而且易造成错检、漏检，无法满足生产和使用的要求。
本文设计出一种计算机和边界扫描相结合的线缆故障检测系统方案，并阐述了测试原理和系统组成结构。
关键词：电缆检测边界扫描自动测试1引言随着测试技术的发展，边界扫描测试技术以其非常高的故障覆盖率、故障诊断时间短、设备量低、成本低、测试工程开发简单等优势，越来越广泛的应用于电子测试中。
随着武器装备的现代化，线缆的使用也呈现多批量、多品种、多芯数，测试也愈发的困难。
急需一种能实时、高效准确测量线缆通断、短路、错接性能的测试方法。
本文根据电线电缆测试技术的发展及工作现场的实际需要，设计了一种电缆组件快速测试系统。
该系统以边界扫描技术为基础，利用边界扫描器件为接口电路，从而实现多种电缆的测试，检测电缆的通断、错接、短路的情况，从而达到快速检测电缆联通性能的目的。
2工作原理及电路设计：2.1 系统原理描述该测试系统由上位机、测试底板、适配器等组成。
测试底板主要由边界扫描器件，测试插槽组成，其中测试插槽中包涵成组常用的各种连接器，测试原理如下图所示：2.2 测试底板测试底板以一块大规模集成电路EP10K50为核心，若干路TTL输入输出接口，TTL输入输出接口均与FPGA相连。
从FPGA输出的信号，通过接口电路，经被测电缆，返回到FPGA中.3系统应用举例以J30J-21电缆为例，说明边界扫描测试的开发流程，该测试系统主要由装有ScanWorks软件的上位机，边界扫描控制器和JTAG桥组成。
由于该测试底板只包涵一块FPGA，若干路TTl输入输出接口，TTl输入输出接口均与FPGA相连。
从FPGA输出的信号，通过接口电路，经被测电缆，返回到FPGA中，因此仅需进行SPV测试以及互连测试。
3.1扫描链完整性测试分析原理图找到扫描链路后，输入该被测板上边界扫描器件的BSDL文件，这里，必须注意BSDL文件是由器件厂商提供，语法和语义有存在错误的可能，因此要校验BSDL文件的正确性，当确定无误，输入所有相关信息后，即可进行扫描链完整性测试。
边界扫描介绍
地址：北京市海淀区知春路 108 号豪景大厦 C1501
邮编：100086
应用范围:
准确的测试线路的开短路 解决PCB测试点减少的问题（针对于物理探测点少） 测试晶片的焊接问题 (特别是BGA) 可以直接在板上通过边界扫描芯片对可编程晶片进行编程（包括FLASH和CPLD等） 对新产品的测试使用时间短 快速生产测试可以节省测试时间 高级与快速板卡修理 测试和技术再利用 (产品周期), 随时 –随地测试 – 无需培训 (运行测试)
联系人：赵栓平 电话：86-10-62102917 手机：13146577482
E-mail: zhaoshuanping1981@
地址：北京市海淀区知春路 108 号豪景大厦 C1501
邮编：100086
内部故障定位浏览器：
通过内部故障定位器准确的反应了当前电路板的情况，无需输入复杂的指令来进行操 作，通过接口信号传输利用扫描,可以快速的对当前所反映出的错误来进行维修.
美国ASSET InterTech:
美国 ASSET InterTech 边界扫描公司是一家有 13 年历史,专业从事边界扫描技术开发与 研究的公司，其开发的边界扫描工具在销售市场的占有率第一，并且与摩托罗拉，诺基亚， 思科等知名公司有着长期良好的合作关系，在边界扫描项目中连续三年获得 Best in Test 大奖，参与(IEEE1149.1, 1149.4, 1532,1149.6,IJTAG)标准的制定，在业内享有良好的口 碑和信誉。
联系人：赵栓平 电话：86-10-62102917 手机：13146577482
E-mail: zhaoshuanping1981@
地址：北京市海淀区知春路 108 号豪景大厦 C1501
JTAG基本原理介绍1--边界扫描和TAP
JTAG基本原理介绍1--边界扫描和TAPJTAG的主要功能有两种，⼀种⽤于测试芯⽚的电⽓特性；另⼀种⽤于Debug，对各类芯⽚机器外围设备进⾏调试。
⼯作原理：在器件内部定义⼀个TAP（Test Access Port）,通过专⽤的JTAG测试⼯具对内部节点进⾏测试和调试。
1 边界扫描（Boundary-Scan）靠近芯⽚的输⼊、输出引脚上增加⼀个移位寄存器，也就是边界扫描寄存器。
当芯⽚处于调试状态时，边界扫描寄存器可以将芯⽚与外围的输⼊、输出隔离。
从⽽实现对芯⽚输⼊、输出信号的观察和控制。
在正常的运⾏状态下，这些寄存器对芯⽚是透明的。
另外，芯⽚输⼊、输出引脚上的边界扫描寄存器可以相互连接起来，形成边界扫描链，串⾏的输⼊和输出，通过相应的时钟信号和控制信号观察和控制芯⽚。
⼀般的芯⽚会提供⼏条独⽴的边界扫描链，来实现完整的测试功能。
2 测试访问接⼝TAP（Test Access Port）在IEEE1149.1⾥，寄存器分为数据寄存器（DR）和指令寄存器（IR）。
边界扫描链就是数据寄存器的⼀种。
指令寄存器⽤于控制数据寄存器，例如选择⼀条⽬标扫描链。
TAP是⼀个通⽤的端⼝，通过TAP可以访问芯⽚提供的所有数据寄存器和指令寄存器。
以下是TAP的接⼝信号：◇TCK：时钟信号，为TAP的操作提供了⼀个独⽴的、基本的时钟信号。
◇TMS：模式选择信号，⽤于控制TAP状态机的转换。
◇TDI：数据输⼊信号。
◇TDO：数据输出信号。
◇TRST：复位信号，可以⽤来对TAP Controller进⾏复位(初始化)。
这个信号接⼝在IEEE 1149．1标准⾥并不是强制要求的，因为通过TMS也可以对TAP Controller进⾏复位。
◇STCK：时钟返回信号，在IEEE 1149．1标准⾥⾮强制要求。
◇DBGRQ：⽬标板⼯作状态的控制信号。
边界测试技术原理
4.7 边界扫描的主要应用－VCCT
4.8 边界扫描的主要应用－VCCT
VCCT:Virtual Component Cluster Test
4.10 边界扫描的主要应用－PPT
PPT:Parallel Port Test
通 过 计 算 机 并 口 进 行 BS测 试 ， 不 需 要 其 他 任 何 设 备 可 以 测 试 到 5种 类 型 的 网 络 ： 纯 粹 的 BS器 件 之 间 的 网 络 （ VIT） ； VC C T的 网 络 ； 上 下 拉 的 网 络 ； 有 测 试 点 的 网 络 ； TAP 口 的 网 络 。
5.1 边界扫描设计规范
JTAG 管脚上下拉须符合规 范，且都有测试点。 尽可能使用 2× 5PIN 插 座。 尽可能连成一条菊花链。 应能保证菊花链的信号质 量。 DKBA01-200101-010 《 JTAG 接口电路设计规 范》 DKBA3551-2001.08 《 ICT 可测性设计规范》
0 0
0
0
2.5 TAP控制器
TAP 控 制 器 是 16-states 的 有 限 状 态 机 TAP 控 制 器 的 状 态 在 TCK 的 上 升 沿 变 化 TAP 控 制 器 在 上 电 时 进 入 逻 辑 复 位 状 态 Shift-IR state 扫 描 IR ， TDO 输 出 有 效 Shift-DR state 扫 描 DR ， TDO 输 出 有 效 其 它 状 态 下 TDO 输 出 无 效
3.4 BYPASS指令的执行
边界扫描技术在FPGA测试中的应用
ｔｅｍｅ ｓ ｒｍ ｅ ｔｏ ｅ ｉｅｆｎ ｔ ｎ，ｉｔｒｏ ｎ ｃｉｎａ ｄｉｆ ｅ ｃ ａ ｈｏ ｈ ｒ ｎ ｒ ｏ ｖ ｎｅ ｔｆｒｔ ｅｍｅ ｓ ｒｍｅ ｔ ｈ ａ ｕ ｅ ｎ ｆｄ ｖｃ ｕ ｃｉ ｏ ｎ ｅｃ ｎ ｅｔ ｎ ｌ ｎ ｅｔ ｅ ｃ ｔｅ ，ａ ｄ ｉ ｍｏ ｅｃ ｎ ｅ ｉｎ ｏ ｈ ａ ｕｅ ｎ ｏ ｎ ｕ ｏ Ｓ ｏ ｏ ｌｘｃｒ ｕｔ． Ｔｈｓｐ ｐ ｒｉ ｏ ｈ ｔ ｄ ｆ Ｖ６ ０ ＨＱ２ ０ ｆｃ ｍｐｅ ｉｃ ｉｓ ｉ ａ ｅ ｓｆ ｒｔ ｅｓｕ ｙｏ ＸＣ ０ ４ ．Ｔｈ ａ ｉ ａ ｃ ｉ ｃｕ ｅｏ ｏ ｎ ａ ｙｓａ ｎ ｈ ｐ ｒ— ｅｂ ｓｃ ｒｈｔ ｔｒ ｆｂ ｕ ｄ ｒ －ｃｎ ａ ｄ ｔ ｅｏ ｅａ ｅ
Ａｂ ｔ ａ ｔ Ｂｏ ｎ ａ ｙ ｓ ａ ｅ ｔ ｔｃ ｎ ｌ ｇ ｓ ａ ｓａ ｄ ｒ ａ ｕ ａ ｉ ｔ ｅ ｉ ｎ ｔ ｃ ｎ ｌ ｇ ｓ ｒｃ ｕ ｄ ｒ － ｃ ｎ ｔ ｓ ｅ ｈ ｏ ｏ ｙ ｉ ｔ ｎ ａ ｄ ｍｅ ｓ ｒ ｂ ｌ ｙ ｄ ｓｇ ｅ ｈ ｏｏ ｙ，ｉ ｐ ｏ ｉ ｅ ｔ ｏ Ｏ ｃ ｒ ｙ ｕ ｉ ｔ ｒ ｖｄ ｓｍｅ ｈ ｄ ｔ ａ ｒ ｏ ｔ
２ 边界 扫 描 电路 结 构
边界 扫描 测试 技 术 将 测 试 电路 设 置在 集 成 电 路 芯片 内部 ， 中包 含连接 在元 器件 的边 界 引脚 和 其 核 心逻辑 之 间 的边 界 扫 描单 元 。除 了 与封 装 引 脚
和芯 片 的工 作逻辑 相 连外 ， 界 扫描单 元 也 串行互 边
一
ｔ ｎ ｆｏ ｏ ｏ ｎ ａ ｙ ｓ ａ ｅ ｔ ｒ ｎ ｒ ｄ ｃ ｄ ｉ ｈ ａ ｅ ．Ｔｅ ｔｐ ｒ ｓ ａ ａ ｒ ｇ ｓ ｅ ｓａ ｄ ｉ ｓｒ ｃ ｉ ｎ ｒｇ ｓｅ ｓａ ｅｐ ｅ ｅ ｔ ｄ ｉ ｌ ｗ ｆｂ ｕ ｄ ｒ － ｃ ｎ ｔ ｓ ｅ ｉｔ ｏ ｕ ｅ ｔ ｅ ｐ ｐ ｒ ｏ ａ ｎ ｓ ｏ ｔ ，ｄ ｔ ｅ ｉｔ ｒ ｎ ｎ ｔ ｕ ｔｏ ｅ ｉｔ ｒ ｒ ｒ ｓ ｎ ｅ ｉ ＥＥＥ１ ４ ． ．Ｂ ｕ ｄ ｒ － ｃ ｎ ｔｓ ｅ ｉｎ ｉ ｃ ｒｉｄ ｏ ｔｗｉ ｎ ｅ ｒ ｔ ｎ ｔ ｈ Ｓ ｎＩ ９ １ ｏ ｎ ａ ｙ ｓ ａ ｅ ｔｄ ｓｇ ａ ｒｅ ｕ ｔ ｉ ｔ ｇ ａ ｉ ｏ ｔ ｅ Ｂ ＤＬ ｏ ｕ ｎ ｆＦＰ １ ｓ ｈ ｏ ｄ ｃ ｍｅ ｔｏ ＧＡ ｈ ｐ ｃ ｉ． Ｋ ｙ Ｗ ｏｒ ｓ ｂ ｕ ｄ ｒ － ｃ ｎ ｔ ｓ ，ＦＰ ｅ ｄ ｏ ｎ ａ ｙ ｓ ａ ｅ ｔ ＧＡ ，Ｉ ＥＥ１ ４ ． Ｅ １９ １
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. Test Mode Select (TMS) 4. Test Clock 5. Test Reset (TCK) (TRST) =>可以省略不用
BScan Basics
*註=>通常用六個Clock，當作一個Reset
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理(三) 所謂[測試存取埠]:TAP(Test Access Port) =>係指為進行測試邏輯電路之指令，測試 數據或測試結果等數據加入輸入/輸出之串 列介面，上述4條信號線，經由外界之電 腦主機加以控制，以便執行BScan測試。
n
Bypass Register
0
TDO
Instructions Register TCK TMS
TAP Controller
10/16/2018
BScan Basics
No. 12
IEEE-1532
In-System Programming
Intelligent Boundary Scan Solutions®
BScan Basics
TDO
No. 9
IEEE-1149.1
Intelligent Boundary Scan Solutions®
Standard Device
Pin Core Logic
10/16/2018
BScan Basics
No. 10
IEEE-1149.1
BScan Device
Pin Core Logic ... some extra “intelligence” is needed for Test Access
BScan Basics
TDI,TDO串接方式注意
Intelligent Boundary Scan Solutions®
• Boundary Scan controller 的連接器上的
TDI ，接到串接上第一個 BS IC 的 TDI ，第一個 BS IC 的 TDO 接第二個 IC 的 TDI，以此類推； 最後一個 IC 的 TDO 則接連接器上的 TDO。
BScan Basics
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理(二)
若PCB印刷基板採用BScan測試相容元件時， 最多僅需5條(通常為4條)之專用線，即可測試:
1. Test Data In 2. Test Data Out (TDI ) (TDO)
What FPT Can TEST?
• 類比元件的值 • 特性
Intelligent Boundary Scan Solutions®
• Resistor • Capacitor • Inductor • Transistor
• 臨近元件的短路測試 • Non-BGA IC腳的
• 無治具 ICT 測試
*註=>通常用六個Clock，當作一個Reset
BScan Basics
板子上整個連接到 Boundary Scan 的介面連接器
Intelligent Boundary Scan Solutions®
• I/O Interface，10PIN 100mil公的連接器
PIN1 PIN3 PIN5 PIN7 PIN9
若PCB印刷基板採用BScan測試相容元件時， 最多僅需5條(通常為4條)之專用線，即可測試:
1. Test Data In (TDI )
2. Test Mode Select (TMS) 4. Test Clock 5. Test Reset (TCK) (TRST) =>可以省略不用
10/16/2018 BScan Basics No. 13
IEEE-1532=> In-System-Programming
Conclusion
Intelligent Boundary Scan Solutions®
• IEEE 1532 can be used for programming of
TCK TMS TDO TDI
PIN2 PIN4 PIN6 PIN8
GND GND GND GND NC
TRST PIN10
BScan Basics
串接方式為TMS,TCK,TRST並聯 ，TDI,TDO串聯
Intelligent Boundary Scan Solutions®
TDI
TDO
TDO TMS TCK TDI
No. 11
BScan Basics
IEEE-1149.1
Intelligent Boundary Scan Solutions®
Test Access Port (TAP ) 測試存取埠
Data Register
n 0
BScan Register
31 0
0
MUX
IDcode Register, opt. TDI
Intelligent Boundary Scan Solutions®
Boundary Scan Overview
「邊界掃描測試」
測試原理與應用
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之定義
所謂邊界(Boundary):係指IC腳端與內 部(功能邏輯閘)晶片間之接點。 換言之進行掃描測試IC腳端與晶片間之 接點邊界，係所謂之「邊界掃描測試」。 1990年經由IEEE 1149.1加以規格化之 BST測試，俗稱為「邊界掃描測試」 (Boundary Scan Test)
Intelligent Boundary Scan Solutions®
BScan Cell
Test Data In Test Clock
(TDI) (TCK)
Test Access Port
Test Mode Select (TMS)
10/16/2018
(TAP) TCK
Test Data Out (TDO)
• 簡易型AOI功能 • 速度稍慢 • 可涵蓋所有被動零
開路測試 • 上電後電壓/電流測試
BScan Basics
件測試 • 短路測試為選擇性 考量
What Boundary Scan Can Test
• 數位邏輯 IC 零件: •
Intelligent Boundary Scan Solutions®
• IEEE-1149.5=> system level test • IEEE-1149.6=> Differential & AC coupled
networks
• IEEE-1532
10/16/2018
=> In-System-Programming
BScan Basics No. 3
Intelligent Boundary Scan Solutions®
from different vendors can be programmed concurrently • Programming algorithm and data are separated
10/16/2018 BScan Basics No. 14
Integration with Flying Probe Tester (BScan+FPT)
Terms synonyms with IEEE Std 1149.1 Boundary Scan / BSCAN / BST JTAG (Joint Test Action Group)
10/16/2018 BScan Basics No. 4
Boundary Scan Test測試之必要性
Intelligent Boundary Scan Solutions®
BScan Basics
Boundary Scan Layout information 「邊界掃描測試」 相容線路設計需知
Intelligent Boundary Scan Solutions®
Boundary Scan Test測試之原理
Intelligent Boundary Scan Solutions®
• a single device on a device programmer • a single device in-system • multiple devices concurrently in-system
• Standard conform devices of different types
BScan Basics
Boundary Scan Test測試之功能
Intelligent Boundary Scan Solutions®
<1> 元件之誤插接及臨近元件的短路測試
<2> 外界電路與元件間之輸入/輸出信號監視
<3> 元件間之互接測試(Interconnecting Test)
<4> 可測試BGA元件之開路與短路作測試
<5> Non-BGA IC腳的開路測試
<6> 可在板上燒錄資料(ISP) Flash / EEPROM
(ISP) PLD / FPGA Devices <7> 內部邏輯電路之功能測試
BScan Basics
IEEE-1149.1
Testbus Signals
Intelligent Boundary Scan Solutions®
Bscan Cell
BScan nets
BScandevice