第五章答案模拟集成电路基础
模拟电子技术-第5章答案(含大题)
19. (
) 不是集成运算放大器理想化的条件。
A、rid=∞
B、ro=o
C、Aod=∞
D、KCMR=0
20. 关于理想运算的主要技术指标错误的是(
)。
A、KCMR=∞ 三、填空题：
B、Aod=∞
C、rid=0
D、ro=0
1.在差动放大电路中，发射极电阻 RE,对差模信号无反馈作用，相当于 短路 。
2．在长尾式差动放大电路中，如图 2 所示，发射极电阻 RE,对差模信号无反馈作用，相当于
rbe
(1 )
RW 2
115.96
3.差模输入电阻
Ri
2[R
rbe
(1 )
RW 2
]
36.7k
4. 差动放大电路如图 4 所示，微安表的读数为 100μA，FB 支路的总电阻 RL=2KΩ，晶体管的电流放 大系数 β=50，管子的输入电阻 rbe=2.9KΩ，试求输入电压 uI 的大小。
6V 5.1k RC RL RC 5.1k
模 输 入 电 压 uId=
20
mV。
5. 双端输出电路对称的差动放大电路，对共模输入信号的电压放大倍数近似等于 0 。
6. 在差动放大电路中，发射极电阻对差模信号无反馈作用，相当于 短路 。
7. 差分放大电路输入端加上大小相等、极性相反的两个信号，称为 差模 信号。
8. 理想运算放大器的两个输入端的输入电流等于零，其原因是 rid=∞ 。
)。
A.电 压 放 大 倍 数 大
B.不 失 真 输 出 电 压 大
C.带 负 载 能 力 强
10. 集 成 运 放 制 造 工 艺 使 得 同 类 半 导 体 管 的 (
)。
集成电子技术基础浙大版习题答案二篇 5章
第五章习题题2.5.1 静态RAM与动态RAM相比，各有什么特点?比较内容静态RAM 动态RAM存储容量小存储容量更大功耗较大更小存取速度快更快价格贵便宜题RAM，则：(1)该RAM有几根数据线?(2)该RAM有几根地址线?解：一个基本存储单元存放有一位二进制信息，一个字节为8位二进制信息，32768=215=212×8=212×23。
所以：(1) 有8根数据线；(2) 有12根地址线，一次访问一个字节，即8位数据。
题2.5.3 RAM的容量为256×４字位，则：(1)该RAM有多少个存储单元?(2)该RAM每次访问几个基本存储单元?(3)该RAM有几根地址线?解：一个基本存储单元存放有一位二进制信息，所以1024字位容量就有：(1) 1024个基本存储单元；(2) 由四个基本存储单元组成一个4位的存储单元，所以，该存储器每次访问4个基本存储单元；(3) 有256=28，所以有8根地址线。
题2.5.4 试用256×４字位的RAM，用位扩展的方法组成一个256*8字位的RAM，请画出电路图。
解：256×４字位的RAM只有4位数据线，要扩大成8位时应采用位扩展的方法实现。
将8位地址线、片选线、读/写控制线并联，RAM（1）的4位作扩展后8位的高4位，RAM（2）的4位作为扩展后的低4位，组成扩展后的8位数据输出。
其扩展的连接电路如图所示：题2.5.5 C850是64*1字位容量的静态RAM，若要用它扩展成一个128*4字位容量的RAM，需要几块C850?并画出相应的电路图。
解：该题原地址为64=26为6位，现要有128=27，需用7位地址线，因此要用地址扩展；数据线只有1位，现需要4位数据，同时要进行数据位扩展；所以要有8块C850是64*1字位容量的静态RAM。
其连接后的电路如图所示：题2.5.6 按照编程工艺不同，只读存储器大致可分为哪几类?各有什么特 点?解： 熔丝/反熔丝型，EPROM 型，E 2PROM 型，Flash Memory 型等。
《微电子与集成电路设计导论》第五章 集成电路基础
图5.2.10 与非门电路
图5.2.11-5.2.14 电路图
图5.2.15 与非门输出响应
当A、B取不同组合的 逻辑电平时，与非门 电路的输出响应如图 5.2.15所示。
2. 或非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
图5.2.16 或非门电路
图5.2.17-5.2.20 A=0，B=0时的电路图
性能指标：除增益和速度外，功耗、电源电压、线性度、噪声和最大 电压摆幅等也是放大器的重要指标。此外，放大器的输入输出阻抗将 决定其应如何与前级和后级电路进行相互配合。在实际中，这些参数 几乎都会相互牵制，一般称为“八边形法则”，茹右下图所示。
➢ 增益：输出量Xout与输入量Xin的比值
➢ 带宽：指放大器的小信号带宽。
特性参数相同，当电压翻转上升时，漏极电流
ID
Kn
W L
Vin
VTN
2
0
I
Imax
即一周期的平均电流
Imean
1 6
Kn
W L
1 VDD
VDD VTN
3
Tclk
综上，短路功耗最终为
Psc VDDImean
CMOS逻辑门电路
1.与非门电路
A=0,B=0
A=0,B=1
A=1,B=0
A=1,B=1
许的临界电平和理想逻辑电平之间的范围为 CMOS电路的直流噪声容限，定义为
VNH VOH VIH
VNL VIL VOL
图5.2.6 极限输出电平定义的噪声容限
（2）极限输出电平定义的噪声容限 根据实际工作确定所允许的最低的输出
高电平VOHmin，它所对应的输入电平定义为 关门电平VOFF；给定允许的最高的输出低电 平VOLmax，它所对应的输入电平定义为开门 电平VON。开门电平和关门电平与CMOS电 路的理想输入逻辑电平之间的范围就是 CMOS电路的噪声容限。如左图所示是反相 器的噪声容限 输入高电平噪声容限：
模拟电路第五章课后习题答案
模拟电路第五章课后习题答案案场各岗位服务流程销售大厅服务岗：1、销售大厅服务岗岗位职责：1)为来访客户提供全程的休息区域及饮品;2)保持销售区域台面整洁;3)及时补足销售大厅物资,如糖果或杂志等;4)收集客户意见、建议及现场问题点；2、销售大厅服务岗工作及服务流程阶段工作及服务流程班前阶段1）自检仪容仪表以饱满的精神面貌进入工作区域2）检查使用工具及销售大厅物资情况，异常情况及时登记并报告上级。
班中工作程序服务流程行为规范迎接指引递阅资料上饮品（糕点）添加茶水工作要求1）眼神关注客人，当客人距3米距离时，应主动跨出自己的位置迎宾，然后侯客迎询问客户送客户注意事项15度鞠躬微笑问候：“您好！欢迎光临！”2）在客人前方1-2米距离领位，指引请客人向休息区，在客人入座后问客人对座位是否满意：“您好！请问坐这儿可以吗？”得到同意后为客人拉椅入座“好的，请入座！”3）若客人无置业顾问陪同，可询问：请问您有专属的置业顾问吗？，为客人取阅项目资料，并礼貌的告知请客人稍等，置业顾问会很快过来介绍，同时请置业顾问关注该客人；4）问候的起始语应为“先生-小姐-女士早上好，这里是XX销售中心，这边请”5）问候时间段为8:30-11:30 早上好11:30-14:30 中午好 14:30-18:00下午好6）关注客人物品，如物品较多，则主动询问是否需要帮助（如拾到物品须两名人员在场方能打开，提示客人注意贵重物品）；7）在满座位的情况下，须先向客人致歉，在请其到沙盘区进行观摩稍作等待；阶段工作及服务流程班中工作程序工作要求注意事项饮料（糕点服务）1）在所有饮料（糕点）服务中必须使用托盘；2）所有饮料服务均已“对不起，打扰一下，请问您需要什么饮品”为起始；3）服务方向：从客人的右面服务；4）当客人的饮料杯中只剩三分之一时，必须询问客人是否需要再添一杯，在二次服务中特别注意瓶口绝对不可以与客人使用的杯子接触；5）在客人再次需要饮料时必须更换杯子；下班程序1）检查使用的工具及销售案场物资情况，异常情况及时记录并报告上级领导；2）填写物资领用申请表并整理客户意见；3）参加班后总结会；4）积极配合销售人员的接待工作，如果下班时间已经到，必须待客人离开后下班；1.3.3.3吧台服务岗1.3.3.3.1吧台服务岗岗位职责1）为来访的客人提供全程的休息及饮品服务；2）保持吧台区域的整洁；3)饮品使用的器皿必须消毒；4）及时补充吧台物资；5）收集客户意见、建议及问题点；1.3.3.3.2吧台服务岗工作及流程阶段工作及服务流程班前阶段1）自检仪容仪表以饱满的精神面貌进入工作区域2）检查使用工具及销售大厅物资情况，异常情况及时登记并报告上级。
芯片基础--模拟集成电路设计智慧树知到课后章节答案2023年下山东工商学院
芯片基础--模拟集成电路设计智慧树知到课后章节答案2023年下山东工商学院山东工商学院第一章测试1.跟数字集成电路设计一样，目前高性能模拟集成电路的设计已经能自动完成。
A:错 B:对答案:错2.模拟电路许多效应的建模和仿真仍然存在问题，模拟设计需要设计者利用经验和直觉来分析仿真结果A:对 B:错答案:对3.模拟设计涉及到在速度、功耗、增益、精度、电源电压等多种因素间进行折衷A:错 B:对答案:对4.CMOS电路已成为当今SOC设计的主流制造技术。
A:错 B:对答案:对5.MOSFET的特征尺寸越来越小，本征速度越来越快（已可与双极器件相比较），现在几GHz～几十GHz的CMOS模拟集成电路已经可批量生产。
A:错 B:对答案:对6.相对于数字电路来说，模拟集成电路的设计更加基础，更加灵活。
A:错 B:对答案:对7.片上系统，又称SOC，其英文全称是：A:System Operations CenterB:System on ChipC:Separation of concernsD:System of computer答案:System on Chip8.互补金属氧化物半导体，英文简称CMOS，其英文全称为：A:Complementary Machine Of SemiconductorB:Complementary Metal Oxide SemiconductorC:Complementary Metal Oxide SystemD:Cargo Machine Of Semiconductor答案:Complementary Metal Oxide Semiconductor9.模拟数字转换器, 英文简称ADC, 英文全称为：A:Ambulance to Digital ConverterB:Ambulance to Destination ConverterC:Analog-to-Digital ConverterD:Analog-to- Destination Converter答案:Analog-to-Digital Converter第二章测试1.MOS器件的源端和漏端不可以共用，不可以互换。
《模拟电子技术基础》课后习题答案完美第五章到第七章
第五章 放大电路的频率响应自 测 题一、选择正确答案填入空内。
（1）测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 。
A.输入电压幅值不变，改变频率B.输入电压频率不变，改变幅值C.输入电压的幅值与频率同时变化（2）放大电路在高频信号作用时放大倍数数值下降的原因是 ，而低频信号作用时放大倍数数值下降的原因是 。
A.耦合电容和旁路电容的存在B.半导体管极间电容和分布电容的存在。
C.半导体管的非线性特性D.放大电路的静态工作点不合适（3）当信号频率等于放大电路的f L 或f H 时，放大倍数的值约下降到中频时的 。
A.0.5倍B.0.7倍C.0.9倍 即增益下降 。
A.3dBB.4dBC.5dB （4）对于单管共射放大电路，当f ＝ f L 时，与相位关系是 o U &iU &。
A.＋45˚B.－90˚C.－135˚当f ＝ f H 时，与的相位关系是 oU &i U &。
A.－45˚ B.－135˚ C.－225˚ 解：（1）A （2）B ，A （3）B A （4）C C二、电路如图T5.2所示。
已知：V C C ＝12V ；晶体管的C μ＝4pF ，f T = 50MHz ，＝100Ω, β'bb r 0＝80。
试求解： （1）中频电压放大倍数； smu A & （2）；'πC （3）f H 和f L ；（4）画出波特图。
图T5.2解：（1）静态及动态的分析估算： ∥178)(mA/V2.69k 27.1k 27.1k 17.1mV26)1(V 3mA 8.1)1(Aμ 6.22c m bee b'i s ismTEQ m b be i e b'bb'be EQe b'c CQ CC CEQ BQ EQ bBEQCC BQ −≈−⋅+=≈=Ω≈=Ω≈+=Ω≈+=≈−=≈+=≈−=R g r r R R R A U I g R r R r r r I r R I V U I I R U V I u &ββ（2）估算：'πCpF1602)1(pF214π2)(π2μc m 'μTe b'0μπe b'0T ≈++=≈−≈+≈C R g C C C f r C C C r f πππββ（3）求解上限、下限截止频率：Hz14)π(21kHz 175π21567)()(i s L 'πH s b b'e b'b s b b'e b'≈+=≈=Ω≈+≈+=CR R f RC f R r r R R r r R ∥∥∥（4）在中频段的增益为dB 45lg 20sm≈u A & 频率特性曲线如解图T5.2所示。
(整理)集成电路设计习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P13 5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
数字集成电路分析与设计 第五章答案
CHAPTER 5P5.1. For each problem, restate each Boolean equation into a form such that it can be translatedinto the p and n-complex of a CMOS gate.a. ()()Out ABC BD ABC BD A B C B D =+=+=+++b. ()()()Out AB AC BC AB AC BC A B A C B C =++=++=+++c. ()()Out A B CD A AB C D A A B CD A A B CD A =+++=++=+++=++AbVddVddAb BbAAbVddP5.2.AP5.3. First, convert the equation into its p and n-complex.()()()()()()()()()()()Out A B C BC AB AB C BC AB AB C BC AB AB C BC AB AB C BC AB AB C B C =⊕+=++=++=+=++=+++VddP5.4. The truth table is given below in terms of voltages. The function is F A B =The worse case V OH is V DD and the worse case V OL is 0V.P5.5. The first circuit is a NOR gate while the second is a NAND gate. The V OL and V OHcalculated are for the worst-case scenario. To find this, assume only one transistor turns on, this just reduces to a pseudo-NMOS/PMOS inverter, so the other transistors are not important.a. The V OL for the pseudo-NMOS (in 0.18μm) is:()()()2,1N N OXNSAT OX P GSP TPP SATOL W C L N DD TN GSP TP CP PDD TN SAT P N OX v C W V V I V k V V V V E L V V v W L C μ-==--+-=()2DD TP N N OX V V W C μ-()()()()()20.1DD TP CP P DD TN SAT P N DD TPDDN N DD TP CP P DD TN V V E L V V v W L V V V W V V E L V V μ-+--==-+-()()()()()()()()()()()()226440.18100.2100.210 1.80.50.14μm=1.40.11.8270 1.80.5240.2 1.80.5SAT P N DD TPN DD N DD TP CP P DD TN v W L V V W V V V E L V V μλ---=-+-⨯⨯⨯-==-+-Since the minimum width is 2λ, we make that the width. The V OH for the pseudo-PMOS (in 0.18μm) is:()()()()()()2221SDPSDP CP PN P V P OX P SGP TP SDP SAT OX N GSN TN V GSN TN CN N N E L SAT OX I sat I lin C W V V V v C W V V V V E L L v C μ=---=-++()2P OX N DD TN DD TN CN NC W V V V V E L μ-=-+()()()()()()2201DD OH DD OH CP PV V P DD TPDDOH V V P E L W V V VV L ------+()()()()()()20.1824620.184.8(70) 1.80.50.180.2(10)(810)1.80.51.80.5 1.21P P W L ---⨯-=-++4.2P W λ≈The pseudo-PMOS circuit will have bigger devices than the pseudo-NMOS.P5.6. The steps to solving this question are the same as the pseudo-NMOS question in Chapter4.a. For V OH , recognize that GS T V V >= for operation so the output can only be as high asDD T V V -. Since 0SB V ≠, body effect must be taken into account and the full equationis:()()()001.20.40.2OH DD T DDT V V V V Vγγ=-+=-+=-+ Iteration produces V OH =0.73V.b. For V OL , we must first recognize that the worst-case V OL occurs when only one of the pull-down transistors is on. Next we identify the regions of operation of the transistors. In this case, the pull-up transistor is always in saturation and the pull-down is most likely in the linear region since it will have a high input (high V GS ) and a low output (low V DS ). Then, we equate the two currents together and solve for V OL :()()()()()()()()221222222211111224620.61(1)(270)1.20.4(0.13)(10)(810)1.20.42(1.20.42)0.61DS DS CN OL OLV N OX GS T DS sat OX GS T V GS T CN E LV OL OL V OL I sat I lin W C V V V W v C V V V V E LL V V V μ-=---=-++--⨯--=--++Using a programmable calculator or a spreadsheet program, V OL = 0.205V. The dc current with the output low is:()()()()2222222260.20520.2050.61(1)(270)(1.610)1.20.4(0.205)146.5DS DS CN V N OX GS T DS DS V ELW C V V V I L Aμμ---=+⨯--=+=The power with the output low is:(46.5)(1.2)55.8DS DD P I V A V W μμ===P5.7. See Example 5.2 which is based on the NAND gate. This question is the same except thatit addresses the NOR gate.With both inputs tied together, 88N P W W λλ==2χ=== ()()1.80.520.50.77V 112DD TP TNS V V V V χχ-+-+===++In the SPICE solution, the reason why the results vary for input A and B is due to body-effect.P5.8. The solution is shown below. Notice that there is no relevance with the lengths andwidths of the transistors when it comes to V OH , although they the do matter when calculating V OL.01.80.50.3 2.51Vout GG T GG out T V V V V V V γ=-=++=++=P5.9. For t PLH , we need to size the pull-up PMOS appropriately.()()()()15120.70.720.70.73010010845010PLH eqp LOAD p SQLOAD PLHLt RC R C WL W R C k t λλ--====Ω⨯=⨯For V OL :()()()()()()()()()()()()()2246660.1220.10.63 4.210810 1.610 1.20.4 1.08mA1.20.4240.1(270)(1.610)1.20.40.11138.577377232(3OLOL CN P sat OX GS T P GS T CP V N N OX OL TN OLN P V N N E LNN NW v C V V I sat V V E LW C V V V W I sat L L W W W stack L μλλλ---⨯⨯⨯--===-+-+--⨯--==++===⨯=2)155(2)W stack λ=P5.10. The circuit is shown below:()()()()()()()()31512315120.720.70.7301075106350100.720.70.712.510751026.6275010PLH EQP LOAD PP EQPLOAD PLHPHL EQN LOAD NN EQNLOAD PHLLt RC R C W L W R C t Lt RC R C W L W R C t λλλλλ----====⨯⨯=⨯====⨯⨯=≈⨯Because the number of transistors in series is more than one, we must multiply the widths by the appropriate number. Here, all the NMOS transistors will have a width of 54λ. The PMOS transistors will have widths of 126λ and 190λ, respectively.P5.11. We estimate the dc power and dynamic switching power for this problem.a. The circuit’s dc power can be computed by computing the dc current when the output is low. This is given by I DS =550uA/um x 0.1um=55uA. Then P DC =66uW when the output is low.b. Its dynamic power can be calculated by simply using the equation 2dyn DD P CV f α=. Therefore, P dyn =(50fF)(V DD -V TN )(V DD )(100MHz)=4.4uW.P5.12. The pseudo-NMOS inverter has static current when the output is low. We can estimate itas:()()()()()()()()224660.110810 1.610 1.20.425.6A 1.20.4240.1P sat OX GS T P GS T CP W v C V V I sat V V E Lμ--⨯⨯⨯--===-+-+Then the average static power is P stat =(25.6uA)(1.2)/2 =15.4uW.The dynamic power is dyn DD swing avg P CV V f ==(50fF)(1.2)(1.1)f avg assuming that V OL is 0.1V.For the CMOS inverter, the static power is almost zero: P stat =I sub V DD . It is far less than the pseudo-NMOS case. The dynamic power dyn DD swing avg P CV V f ==(50fF)(1.2)2f avg is slightly larger than the pseudo-NMOS case.VVINCMOS InverterV V INPseudo-NMOSP5.13. Model development to compute αsc .P5.14. The energy delivered by the voltage source is:()()200202DDDDV C sourceDD DD L L DDCL DDV CDDcap C LC L C C LdvE i t V dt V C dt C V dvC V dt dv V E i t v dt C v dt C v dv C dt∞∞∞∞========⎰⎰⎰⎰⎰⎰As can be seen, only half the energy is stored in the capacitor. The other half was dissipated as heat through the resistor.P5.15. The average dynamic power does not depend on temperature if the frequency stays thesame. However, the short-circuit current will increase as temperature increases. In addition, the subthreshold current increases as temperature increases. So the overall power dissipation will be higher. P5.16. The circuit is shown below. The delay should incorporate both Q and Qb settling in400ps. All NMOS and PMOS devices are the same size in both NAND gates.QQW()()()()()()()()15331220.70.70.70.720.71001030100.1212.5100.10.72400101μm N P P PHL PLH UP LOAD DOWN LOAD LOAD eqp eqn P N LOAD eqp eqn LOAD eqp eqn PL Lt t t R C R C C R R W W C R L R L WC R L R L W t --⎛⎫=+=+=+ ⎪⎝⎭+=++==≈P5.17. The small glitch in J propagates through the flop even though it is small. This is due tothe fact that the JK-flop of Figure 5.20 has the 1’s catching problem. P5.18. The small glitch in J does not propagate through the flop since the edge-triggeredconfiguration does not have a 1’s catching problem.P5.19. The positive-edge triggered FF is as follows:QQDS(a) With CK=D=0 and S=R=1, the outputs are(b) Now CK=0。
北京交通大学模拟电子技术习题及解答第五章模拟集成放大电路基础
100% 当β=20时， 此时集电极电流IC2与基准电流IR的相对误差是
10% 当β=200时， 此时集电极电流IC2与基准电流IR的相对误差是
1% 当β>>1时，
，基准电流
。此时电流源输出IC2仅仅与VCC、R有关，与负载的大小无关。由于 VT1、VT2两个管子参数一致，可以互相抵消由温度变化带来的影响， 又具有很好的稳定性。
（1）静态工作点。
（2）差模电压放大倍数。
（3）单端输出共模电压放大倍数。
解： （1） 静态工作点
（2） 差模电压放大倍数 （3） 单端输出共模电压放大倍数 因为电路中REE是用恒流源替代，因此REE近似为无穷大，所以
。 5-16 请回答以下问题
（1）差分放大电路在结构上有什么特点？ （2）典型差分放大电路中REE和负电源的作用是什么？ （3）典型差分放大电路是如何抑制零点漂移的？ （4）典型差分放大电路是怎样放大差模信号的？
第五章模拟集成放大电路基础
5-1．选择填空题 1．在模拟集成放大电路中，电流源的主要作用是_________和 _________。 a.有源负载 b.偏置电路 c.信号源 d.补偿电路 2．典型的长尾式差分放大电路中，射极电阻REE的主要作用是 ___________。 a.提高输入电阻 b.提高差模电压增益 c.提高共模电压增益 d.提高 共模抑制比 3．放大电路产生零漂的主要原因是________________。 a.环境温度变化 b.采用阻容耦合方式 c.采用变压器耦合方式 d.电 压倍数过大 4．在采用直接耦合方式的模拟集成放大电路中，影响零漂最严重的一 级是____________，零点漂移最大的一级是____________。 a.输入级 b.中间级 c.输出级 d.直流偏置电路 5．差分放大电路中，双端输入时差模电压放大倍数是Aud，当变为单端 输入时，差模电压放大倍数为____________。 a. 2Aud b. 0.5Aud c. Aud d. 无法确定 6．差分放大电路由双端输出改为单端输出，共模抑制比减小的原因是 ____________。 a. Aud不变，Auc增大。 b. Aud减小，Auc不变。 c. Aud减小，Auc增大。 d. Aud增大，Auc减小。 7．集成运放内部是由直接耦合方式的多级放大电路组成，作为放大电 路的应用，它____________。 a. 能放大直流信号，也能放大交流信号。 b. 不能放大直流信号，但能 放大交流信号。 c. 能放大直流信号，但不能放大交流信号。 8．差分放大电路中，输入信号为ui=1mV，单端输入放大的输出电压比 单输入方式（即作为差模输入电压）进行放大得到的输出____________ a.大 b.小 c.相同 d.不能确定 9．晶体管集成放大电路较场效应管集成放大电路的特点有 ____________和__________。 a.功耗大 b.功耗小 c.速度高 d.速度低 10．场效应管集成放大电路较晶体管集成放大电路的优点之一是
模拟电路第五章课后习题答案
第五章 习题与思考题◆◆习题 5-1 图P5－1是集成运放BG303偏置电路的示意图，已知V CC =V EE =15V ，偏置电阻R=1M Ω(需外接)。
设各三极管的β均足够大，试估算基准电流I REF 以及输入级放大管的电流I C1、I C2。
解：V T4、VT3、R 组成镜像电流源，流过R 的基准电流IREF 为：A A R U V V I BE EE CC REF μμ3.2917.01515=-+=-+=A I I I I REF C REFC μββ3.2921133=≈−−−→−+=足够大VT1、VT2为差分对管，则有： A A I I I C C C μμ7.1423.2921321≈≈== 本题的意图是理解镜像电流源的工作原理和估算方法。
◆◆习题 5-2 图P5－2是集成比较器BG307偏置电路的示意图。
已知V EE =6V ，R 5=85Ω，R 6=68Ω，R 7=1.7k Ω。
设三极管的β足够大，试问V T1、V T2的静态电流I C1、I C2为多大？ 解：VT5、VT6为核心组成比例电流源，其基准电流IR7为：mA A R R V U I EE BE R 6.217006867.020)(20767≈++⨯-=+---=mA mA I R R I R R I R C C 08.2)6.28568(7566565=⨯=≈=VT1、VT2为差分对管，则有： mA mA I I I C C C 04.108.22121521=⨯=== 本题的意图是理解比例电流源的工作原理和估算方法。
◆◆习题 5-3 图P5-3是集成运放BG305偏置电路的示意图。
假设V CC =V EE =15V ，外接电阻R ＝100k Ω，其他的阻值为R 1=R 2=R 3=1k Ω，R 4=2k Ω。
设三极管β足够大，试估算基准电流I REF 以及各路偏置电流I C13、I C15和I C16。
解：此电路为多路比例电流源，其基准电流IREF 为：A mA mA R R U V V I BE EE CC REF μ29029.011007.015152=≈+-+=+-+=各路电流源电流值为：A I I I R R I I REF C C C C μ2901414211513=≈=== A A I R R I R R I REF C C μμ1452902142144216=⨯=≈=本题的意图是练习多路比例电流源的估算方法。
（集成电路原理）第5章MOS反相器习题与答案
第5章MOS反相器习题与答案1. 说明MOS器件的基本工作原理。
它与BJT基本工作原理的区别是什么？MOS器件基于表面感应的原理，是利用垂直的栅压V GS实现对水平I DS的控制。
它是多子（多数载流子）器件。
用跨导描述其放大能力。
双极器件（两种载流子导电）是多子与少子均起作用的器件，有少子存贮效应，它用基极电流控制集电极电流，是流控器件。
用电流放大系数描述其放大能力。
2. 试以栅介质和栅电极的种类对MOS器件进行分类。
当前VLSI MOSIC工艺的主流采用何种工艺？以SiO2为栅介质时，叫MOS器件，这是最常使用的器件形式。
历史上也出现过以Al2O3为栅介质的MAS器件和以Si3N4为栅介质的MNS 器件，以及以SiO2+ Si3N4为栅介质的MNOS器件，统称为金属-绝缘栅-半导体器件--MIS 器件。
以Al为栅电极时，称铝栅器件。
以重掺杂多晶硅(Poly-Si) 为栅电极时，称硅栅器件。
它是当前VLSI MOS器件的主流器件。
3. 试述硅栅工艺的优点。
①它使|V TP|下降1.1V，也容易获得合适的V TN值并能提高开关速度和集成度。
②硅栅工艺具有自对准作用，使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器件的频率特性得到提高。
另外，在源、漏扩散之前进行栅氧化，也意味着可得到浅结。
③硅栅工艺还可提高集成度，这不仅是因为扩散自对准作用可使单元面积大为缩小，而且因为硅栅工艺可以使用“二层半布线”即一层铝布线，一层重掺杂多晶硅布线，一层重掺杂的扩散层布线。
4. 画出MOS器件的输出特性曲线。
指出它和BJT输出特性曲线的异同。
何谓厄莱电压？在饱和区MOS器件的电流-电压特性将不再是水平直线的性状，而是向上倾斜，也就是说，工作在饱和区的NMOS器件的电流将随着V DS的增加而增加。
这种在V DS作用下沟道长度的变化引起饱和区输出电流变化的效应，被称为沟道长度调制效应。
衡量沟道长度调制的大小可以用厄莱(Early)电压V A表示，它反映了饱和区输出电流曲线上翘的程度。
中南大学模电作业答案第五章
I I I 100 A C1 C2 R
3
已知β1=β2=β3=100。各管的UBE均为0.7V，试求IC2的值。
V U U CC BE2 BE1 I 100 A R R
IC0 I C1 I C I E2 I E1
I C I I I I I I R C0 B2 C0 B1 C
' L ' L CC CC c L
静态时T1管和T2管的集电极电流和集电极电位分别为
V U EE BEQ I I I I 0 . 265 mA CQ1 CQ2 CQ EQ 2 R e
' ' V V I R 3 . 23 V CQ1 CC CQ L
V V 15 V CQ2 CC
2
已知所有晶体管的特性均相同，UBE均为0.7V。 试求IC1、IC2各为多少。
V U U CC BE4 BE 0 I 100 A R R
3 I 3 I C B I I I I I R C0B3 C0 1 C ( 1 )
2 IC 2 IR 3
R 2 R 20 k o c
5
已知一个集成运放的开环差模增益Aod为100dB，最大输出 电压峰值UoM＝±14V，分别计算差模输入电压uI为 10μ V、100μ V、1mV、1V和-10μ V、-100μ V、-1mV、 - 1V时的输出电压uO。
解：根据集成运放的开环差模增益，可求出开环差模放大倍数
解：（1）在忽略二极管动态电阻的情况下
A u1
r be 3 R c1 ∥ 2 r b e1
Rc2 A u2 rbe3
集成电路原理第五章习题解答
B 0 1 0
Y 1 0 0
1
1
1
可见该电路实现同或逻辑功能，其表达式为： Y=A⊙B
ox W r c L 2 C t 2 2 d W ox 1
2
1
Байду номын сангаас
L
2
ff
1 2 d
2 C ox t W ox
ff
2 L
3、已知如图所示多层连接的导电层结构，若采用5m工艺， 并参考表中列出的各导电层典型电容值，分别计算金属层、多 晶硅层和扩散层相对于衬底的电容。
外按设计规则要求依次画出各道版次。适合于对工艺、版图
比较熟练者采用。 布局、布线技巧可参考讲义或教材。 此题中容易出现的问题是W/L=1:1的PMOS管，应采用哑铃 状结构：
5、分析如下版图，要求：（1）提取并画出电路图； （2）分析该电路功能。
由电路图可知应为逻辑电路，列出其真值表如下：
A 0 0 1
第五章习题
1、名词解释： 自对准工艺 LOCOS 根据讲义和教材组织整理。
名词解释的解答要领： 概念或定义——是什么 有何特点 有何应用
设计规则
2、已知：VLSI电路的长互连系统中，一金属长连线的电阻 率为，长度为L，宽度W，厚度d；互连层间介质的介电常 数为ox，其厚度tox 。则 （1）请画出此长连线寄生阻容的等效网络。
(3) 扩散层与衬底之间构成的电容 CDiff=（102）110-4=202110-4=1.2510-2PF
4、以设计规则为准，按10000: 1比例画出采用CMOS硅栅 工艺的两输入端与非门电路版图，其中：CD=1m，N管宽 长比均取2:1，P管均取1:1，各层图例可自己定义。（最好 采用坐标纸或电脑绘图）
模拟电子技术基础(山东联盟)知到章节答案智慧树2023年青岛科技大学
模拟电子技术基础（山东联盟）知到章节测试答案智慧树2023年最新青岛科技大学绪论单元测试1.在时间上和幅值上连续变化的信号称为信号。
参考答案:模拟2.数字信号在时间上和数值上均有连续性。
参考答案:错3.将模拟信号转换为数字信号称为“数-模”转换。
参考答案:错4.在电子系统中，常用的模电电路中的放大电路的作用是用于信号的额提取、变换或抗干扰。
参考答案:错5.模拟电子技术课程不具有工程性和实践性的特点，是只需要纯理论分析和计算的课程。
参考答案:错第一章测试1.处于放大状态的晶体管，集电极电流是多子漂移运动形成的。
（）参考答案:错2.PN结加正向电压时，空间电荷区将。
参考答案:变窄3.设二极管的端电压为U，则二极管的电流方程是。
参考答案:I S e U/UT -14.因为N型半导体的多子是自由电子，所以它带负电。
（）参考答案:错5.PN结又被称为空间电荷区，耗尽层。
参考答案:对第二章测试1.射极输出器是（）组态的放大电路。
参考答案:共集2.放大电路中的上限截止频率fH和下限截止频率fL决定于电容所在回路的时间常数τ，通频带等于（）参考答案:fH-fL3.以下基本单管放大电路中，电压放大倍数小于1的是（）参考答案:共集电路4.NPN型单管共射放大电路顶部出现了削波失真，该类型的失真称为（）。
参考答案:截止失真5.一个NPN型晶体三极管构成的单管基本放大电路，输入信号从基极输入，信号从发射极输出，则可以判断该电路的接法是（）参考答案:共集6.以下几种接法的电路中，不具有电压放大作用的是（）。
参考答案:共集放大电路第三章测试1.用恒流源取代长尾式差分放大电路中的发射极电阻Re，将使电路的________。
参考答案:抑制共模信号能力增强2.集成运放电路采用直接耦合的方式是因为（）。
参考答案:集成工艺难于制造大容量电容3.根据信号源和负载的接地情况，差分放大电路有四种接法：双端输入双端输出、双端输入单端输出、单端输入单端输出和单端输入双端输出。
第五章答案模拟集成电路基础
第五章答案 模拟集成电路基础1．直接耦合放大电路有哪些主要特点？ 优点：1)电路中无电容，便于集成化。
2)可放大缓慢变化的信号。
缺点：1)各级放大器静态工作点相互影响。
• 2) 输出温度漂移严重。
2．集成运算放大器的内部电路由哪几部分组成？各部分的作用是什么？ 集成运算放大器的内部电路通常都由输入级、中间级、输出级及偏置电路组成。
差分输入级提供了与输出端成同相和反相关系的两个输入端。
差分电路有很好的对称特性，可以提高整个电路抑制零漂的能力和其他方面的性能。
中间级主要是提供足够高的电压增益，多由一级或多级共射（共源）放大电路组成。
输出级主要是向负载提供足够的功率，属于功率放大。
偏置电路是为各级放大电路建立合适的静态工作点，它常采用各种形式的电流源电路，为各级提供小而稳定的偏置电流。
3．简述镜像电流源的工作原理及其优缺点。
CC BE o REF V V I I R-≈=，当电源V CC 和R 确定后，I REF 就确定了，不管T 2集电极支路中的负载R L 如何，I o 总是等于I REF ，二者关系像一面镜子，所以称电路为镜像电流源。
这种电流源的优点是结构简单，两三极管的V BE 有一定的相互温度补偿作用。
但是，它也存在以下不足之处：① 受电源的影响大。
当V CC 变化时，I C2也同样随之变化。
因此，这种电流源不适用于电源电压大幅度变动的场合。
② 镜像电流源电路适用于较大工作电流（毫安数量级）的场合。
③ 由于恒流特性不够理想，三极管c 、e 极间电压变化时，i c 也会作相应的变化，即电流源的输出电阻r o 还不够大。
4．简述微电流源的工作原理及其特点。
V BE1−V BE2=∆V BE =I E2 R e ≈I C2 R e , 因此，即使I C1比较大，但由于R e 的存在，将使输出电流I C2＜I C1，即在R 不太大的情况下，也能获得微小输出电流。
与镜像电流源相比，微电流源具有以下特点：①一般∆V BE 很小（约几十毫伏），因而采用不大的R e 即可获得较小的输出电流I C2（微安数量级），因而称为微电流源。
《模拟与数字电子技术基础 蔡惟铮》第5章习题解答a
第5章 集成运算放大器和模拟乘法器线性应用电路习题解答习 题[5-1] 在题图5–1所示的电路中，A 均为理想运算放大器，其中的题图（e ）电路，已知运放的最大输出电压大于U Z ，且电路处于线性放大状态，试写出各电路的输出与输入的关系式。
AR2Ru I +_u O +_（a ） (b)AR 1R 2I1u I2u CARRR /2u I +_u O +_u O +_(c) (d) (e)题图5–1题5-1电路图解：图（a ）：u O =-2u I 图（b ）： 2O I 12R u u R R =⋅+图（c ）：u O =-u I +2u I =u I 图（d ）：I 1I 2O 121()d u u u t C R R =-+⎰ 图（e ）：当u I <0时， 2O Z O 23,R u U u R R =++ 故得2O 3(1)Z R u U R =+[5-2] 在题图5–2所示的增益可调的反相比例运算电路中，已知R 1＝R w =10kΩ、R 2=20kΩ、U I =1V ，设A 为理想运放，其输出电压最大值为±12V ，求：1． 当电位器R w 的滑动端上移到顶部极限位置时，U o =? 2． 当电位器R w 的滑动端处在中间位置时，U o =?3． 电路的输入电阻R i =？题图5–2题5-2电路图解：1.I O1W O W O O112W W W-00-,U U R U R UU R R R R R ''''==='''+2O O1I 12V RU U U R ==-⋅=-2. O O124V U U ==-， 相当反馈比第1项减弱3. R i =R 1=10k Ω[5-3] 在图5.7.2所示电路中，欲使温度每变化1℃，o U 变化10mV ，R f1取值应为多少？为使I 1=273μA ，试确定一组R 1、R 2、R W 的取值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章答案 模拟集成电路基础1．直接耦合放大电路有哪些主要特点？ 优点：1)电路中无电容，便于集成化。
2)可放大缓慢变化的信号。
缺点：1)各级放大器静态工作点相互影响。
• 2) 输出温度漂移严重。
2．集成运算放大器的内部电路由哪几部分组成？各部分的作用是什么？ 集成运算放大器的内部电路通常都由输入级、中间级、输出级及偏置电路组成。
差分输入级提供了与输出端成同相和反相关系的两个输入端。
差分电路有很好的对称特性，可以提高整个电路抑制零漂的能力和其他方面的性能。
中间级主要是提供足够高的电压增益，多由一级或多级共射（共源）放大电路组成。
输出级主要是向负载提供足够的功率，属于功率放大。
偏置电路是为各级放大电路建立合适的静态工作点，它常采用各种形式的电流源电路，为各级提供小而稳定的偏置电流。
3．简述镜像电流源的工作原理及其优缺点。
CC BE o REF V V I I R-≈=，当电源V CC 和R 确定后，I REF 就确定了，不管T 2集电极支路中的负载R L 如何，I o 总是等于I REF ，二者关系像一面镜子，所以称电路为镜像电流源。
这种电流源的优点是结构简单，两三极管的V BE 有一定的相互温度补偿作用。
但是，它也存在以下不足之处：① 受电源的影响大。
当V CC 变化时，I C2也同样随之变化。
因此，这种电流源不适用于电源电压大幅度变动的场合。
② 镜像电流源电路适用于较大工作电流（毫安数量级）的场合。
③ 由于恒流特性不够理想，三极管c 、e 极间电压变化时，i c 也会作相应的变化，即电流源的输出电阻r o 还不够大。
4．简述微电流源的工作原理及其特点。
V BE1−V BE2=∆V BE =I E2 R e ≈I C2 R e , 因此，即使I C1比较大，但由于R e 的存在，将使输出电流I C2＜I C1，即在R 不太大的情况下，也能获得微小输出电流。
与镜像电流源相比，微电流源具有以下特点：①一般∆V BE 很小（约几十毫伏），因而采用不大的R e 即可获得较小的输出电流I C2（微安数量级），因而称为微电流源。
② 当电流源电压V CC 变化时，虽然I REF 与I C2也要作相应的变化，但由于R e 的作用，使V BE2<< V BE1，以至T 2的V BE2的值很小，工作在输入特性的弯曲部分，使I C2的变化远小于I REF 的变化，故提高了恒流源对电源变化的稳定性。
③ 由于R e 引入电流负反馈，不仅提高了电路输出电流的稳定性，同时也提高了T 2的集电极输出电阻，使它更接近于理想的恒流源。
5．电流源的主要作用是什么？1)．电流源提供稳定的输出电流，可以作直流偏置电路 2)．电流源直流等效电阻小，交流等效电阻大，可作有源负载6．精密电流源电路如题图5-1所示，三个三极管的参数完全对称，电流放大系数均为β，V BE =0.7V ，V CC =15V 。
（1）证明：2C2REF22I I ββββ+=++；（2）当β值很大时，为使输出电流I o 为30μA ，电阻R 应为多大?(1)由以下式子得证：I c1=I c2 I B3+I c1=I REF I E3=(1+β)I B3=2I B2 I C 2=β I B2(2) 当β值很大时, 2o REF REF 22I I I ββββ+=≈++I REF =(V cc-2V BE )/R =I o =30, R =(1.5-1.4)/30=453K7．在题图5-2所示的各个电流源电路中，已知各三极管特性相同，β值很大，V BE =0.7V 。
（1）说明各电流源的名称；（2）为了得到图示中的输出电流，确定电阻R 的数值。
题图5-2 电流源电路(a)镜像电流源，l o =(V cc -V BE )/R =1mA, R =9.3K (b)比例电流源，I R =(V cc -0.7)/(R +R 1)=(R 2/R 1) I o , R =2.3K (c)微电流源，1o 2R o ln ,8.5R cc BE TV V I R I I R K V --===8．在题图5-3所示的电路中，已知各三极管特性相同，β值很大。
求：（1）电路都包含哪几个电流源电路；（2）求各三极管集电极输出电流大小；（3）考虑负载R 1、R 7电阻值的大小对各电流源的输出电流是否有影响？该电路的作用是什么？题图5-3(1)镜像电流源，比例电流源(2) I c1=I c2=I c3=(2V cc - 2V BE)/(R2+R3)=0.482mAI c4=I c5=(R3/R4)Ic3=(2/4) Ic3=0.241mAI c6=(R5/R6)Ic5=(6/1.2) I c5=1.205mA(3) 负载R1、R7电阻值的大小对各电流源的输出电流无影响。
该电路的作用是向负载R1、R7供电。
9．什么叫零点漂移？零点漂移产生的原因是什么？如何抑制零漂？所谓零点漂移，是指当放大电路输入信号为零时，输出电压偏离零值而发生忽大忽小变化的现象，简称零漂。
零点漂移产生的原因很多，其中温度的变化是产生零点漂移最主要的因素，也是最难克服的。
这是因为三极管是温度敏感器件，它的参数（如V BE、β、I CBO）随温度的变化而变化，从而导致工作点发生偏移。
由温度的变化引起的零点漂移称为温度漂移，简称温漂。
抑制零点漂移所造成的危害，通常除采取各种途径稳定静态工作点及选择高质量的晶体管、高稳定度的电源外，在模拟集成电路中，主要采用差分放大电路来抑制零点漂移。
10．现有A、B两个直接耦合放大电路，在同样的温差变化情况下，A、B放大器的输出电压分别漂移了0.6V和0.4V，而A、B两放大器的增益分别为1000和100，问哪个放大器的零漂指标好，为什么？A、B两放大器输出漂移相当于折合到输入端零漂电压为：0.6/1000=0.0006和0.4/100=0.004，相当于A只要输入信号大于0.0001就可以使其输出大于0.1的零漂输出，而B需要输入信号大于0.001，所以A的温漂指标要比B好。
11．什么是差模信号和共模信号？若在差分放大器的一个输入端加上信号v i1=4V，而在另一输入端加入信号v i2，当v i2分别为0V、+4V、－4V、+6V、－6V时，分别求出上述五种情况的差模信号v id、共模信号v ic以及v i1和v i2分别包含的差模成分和共模成分的大小。
电路的两个输入端v i1、v i2分别加入一个大小相等、极性相反的电压信号，该信号称为差模信号（用v id表示），这时v i1=－v i2。
电路的两个输入端v i1、v i2分别加入一个大小相等、极性相同的电压信号，该信号称为共模信号（用v ic表示）。
这时v i1=v i2=v ic。
v id= v i1－v i2=4V、0V、8V、-2V、10Vv ic=( v i1+v i2)/2=2V、4V、0V、5V、-1Vv id1= v id /2, v id2=- v id /2v ic1= v ic2= v ic12．简述差分放大电路放大差模信号、抑制零漂的原理。
在差分放大电路中，无论是电源电压波动或温度变化都会使两管的集电极电流和集电极电位发生相同的变化，相当于在两输入端加入共模信号。
由于电路完全对称，使得共模输出为零，共模电压放大倍数AC=0，从而抑制了零点漂移。
电路放大的只是差模信号。
差动放大电路在零输入时具有零输出；静态时，温度有变化依然保持零输出，即消除了零点漂移。
电路对共模输入信号无放大作用，即完全抑制了共模信号。
可见差模电压放大倍数等于单管放大电路的电压放大倍数。
差动电路用多一倍的元件为代价，换来了对零漂的抑制能力。
13．三极管的发射极公共电阻R e对抑制零漂有何作用？它对共模输入信号和差模输入信号有何不同影响？在电路完全对称的条件下输入差模信号时，I C1的增加量等于I C2的减少量，所以流过发射极电阻R e的电流I R e=I E1+I E2保持不变，即流过R e的交流电流为零，R e上的交流电压也为零，故将发射极e视为交流接地，此处“地”称为“虚地”，R e即对差模放大无影响。
而对输入共模信号时，I C1的增加量等于I C2的增加量，所以流过发射极电阻R e的电流I R e=I E1+I E2=2I E1，而R e的对电路有电流负反馈作用使两个三极管集电极电流的稳定性大为提高，共模放大倍数降低，两个三极管集电极电位的稳定性必然提高，输出温漂得到了抑制。
14．带恒流源偏置的差分放大电路为什么能提高对共模信号的抑制能力？为了提高电路的温度稳定性且减少零点漂移，克服两三极管参数不对称性的影响，提高电路对共模信号抑制能力等，都要求选择阻值很大的发射极电阻R e。
但随着R e加大，R e上的电压降V R e随之增加，在一定的负电源电压－V EE条件下，由式（5.3.9）可以看出，必然导致两三极管集电极静态电流I C减少，因而影响提高电路的电压增益；另外，在集成电路中R e的增加还受限于集成工艺。
为了解决这些矛盾，就需要一个交流电阻大，而直流电阻小的器件来替代R e的作用。
根据前面介绍的知识，电流源电路正好具备这样的特性，所以，工程上大多采用电流源作为差分放大器发射极的偏置电路。
电流源不但能为差分放大器提供稳定的偏置电流，而且电流源具有很大的动态内阻，取代R e 后，将大大提高差放对共模信号的抑制能力。
15．差分放大电路有几种输入、输出方式？总结几种方式下差模电压增益、共模电压增益、共模抑制比、差模输入电阻和输出电阻的公式。
(1)双端输入、双端输出差模电压增益为L odvd id b beR v A v R r β'==-+其中 L L c //2R R R '=差模输入电阻R i 和输出电阻R o 可分别表示为()i b be 2R R r =+R o =2R c共模电压增益为occ ic0v v A v == 共模抑制比：K CMRR →∞。
(2) 双端输入、单端输出差模电压增益为()od L d1id b be /22v v R A v R r β'==-+，()od L d2id b be /22v v R A v R r β'-==+ 此处L c L //R R R '=差模输入电阻R i 和输出电阻R o 可分别表示为()i b be 2R R r =+ , =R c共模电压增益为()oc1oc2L L c1c2ic ic be b o o122v v v v R R A A v v r R r r ββ''====-≈-+++共模抑制比K CMR 为K CMR =vd vcA A =()()be b o obe b be b122r R r r r R r R ββ+++≈++(3)单端输入、双端输出: 以上参数等同于双端输入双端输出情况。