数字集成电路设计之制造工艺-完整版
集成电路制造工艺PPT课件
40
净化厂房
精选
41
芯片制造净化区域走廊
精选
42
投 影 式 光 刻 机
Here in the Fab Two Photolithography area we see one of
our 200mm 0.35 micron I-Line Steppers. this stepper can
image and align both 6 & 8精i选nch wafers.
精选
最快速度：2.4GHz
24
集成电路的分类
–器件结构类型 –集成度 –电路的功能 –应用领域
精选
25
按器件结构类型分类
• 双极集成电路：主要由双极型晶体管构成
–NPN型双极集成电路
–PNP型双极集成电路
• 金属-氧化物-半导体(MOS)集成电路：主要由 MOS晶体管(单极型晶体管)构成
–NMOS
and SemiTool in 1995. Again these are the world's first 300mm wet
process cassettes (that can be spin rin精s选e dried).
44
12 英 寸 氧 化 扩 散 炉
As we look in this window we see the World's First true 300mm production
精选
18
❖ 集成电路单片集成度和最小特征尺寸的发展曲线
精选
19
精选
20
发展 阶段
主要特征 元件数/芯片
特征线宽(um)
栅氧化层厚度 (nm)
集成电路制造工艺流程
集成电路制造工艺流程集成电路是指将几个或者几十个电子器件（例如晶体管、电阻器、电容器等）以薄膜结构整合在一块小小的硅晶片上，并连接成电子功能电路。
其制造工艺流程是一个复杂而精密的过程，下面将对其进行详细介绍。
首先，整个工艺流程可以分为前端工艺和后端工艺两个主要阶段。
前端工艺是指IC芯片中最基本的晶体管、电阻器等器件的制作，而后端工艺则是将这些器件通过金属线材和电介质材料连接起来，形成电子功能电路。
在前端工艺阶段，首先需要准备好硅晶片。
硅晶片通过切割和抛光等工艺进行精细处理，形成平整的硅表面。
然后，通过光刻工艺将掩模上的图形投射到硅表面，形成各种不同的器件结构。
接下来，通过注入掺杂剂和热退火工艺来调节硅晶片的电特性，从而形成晶体管等元器件。
在后端工艺阶段，首先需要在硅晶片上进行电路层间绝缘处理，即通过沉积电介质材料形成绝缘层，以防止电气短路。
接下来，通过刻蚀和蚀刻等工艺将电介质材料开口，并注入金属线材，形成连接器件的导线结构。
随后，通过电镀工艺给金属线材镀上一层保护层，以保护导线不受外界环境的影响。
除了这些基本的工艺步骤外，集成电路制造还需要进行许多附加工艺，如薄膜制备、掩膜、清洗等。
其中，薄膜制备是指通过物理蒸发、溅射等工艺在硅表面形成一层非常薄的材料，用于改变器件的表面特性。
掩膜则是通过光刻工艺在硅表面形成一层光刻胶，以便进行后续的刻蚀工艺。
清洗则是在集成电路制造过程中，通过溶液等方法将硅表面的杂质去除，以保证器件的电特性。
在整个制造工艺的过程中，需要严格控制各个工艺步骤的条件和参数，以确保最终制得的集成电路具有良好的性能和稳定性。
诸如工艺参数、工艺流程等的微小变化都可能影响到整个工艺的成功与否。
综上所述，集成电路的制造工艺流程是一个复杂而精密的过程，涉及到多个工艺步骤和参数的控制。
通过前端工艺和后端工艺的协同作用，可以将晶体管、电阻器等元器件整合在一片硅晶片上，并形成电子功能电路。
这些制备出的集成电路，被广泛应用于计算机、通信、嵌入式等各个领域，推动了现代科技的发展。
集成电路制造工艺
集成电路制造工艺集成电路制造工艺是一项高度复杂和精细的技术过程，它涉及到多个步骤和环节。
下面将介绍一般的集成电路制造工艺流程。
首先是晶圆制备。
晶圆是集成电路的基础材料，通常由硅材料制成。
制备晶圆需要精确的工艺和设备，包括材料分析、芯片设计、晶圆选择和切割等步骤。
在制备过程中，要保证晶圆的纯度和质量，确保芯片的正常运行。
接下来是晶圆上的图案制作。
这一步主要是通过光刻技术将芯片设计上的图案转移到晶圆上。
光刻是一种利用紫外线照射光刻胶，然后通过化学处理来形成芯片图案的技术。
在这一步中，制造工程师需要控制光刻机的参数和条件，以确保图案的精确度和清晰度。
接着是雕刻。
雕刻是将光刻后形成的图案转移到晶圆上的过程。
这里使用的是化学气相沉积或离子束雕刻等技术。
制造工程师需要精确控制雕刻机的参数，使得雕刻过程能够准确地复制芯片设计上的图案。
接下来是金属沉积。
这一步是为芯片的导线和电极等部分进行金属沉积，以连接芯片上的不同元件。
金属沉积通常使用物理气相沉积或化学气相沉积技术。
制造工程师需要控制沉积的厚度和均匀性，以确保导线和电极的电性能和连接质量。
然后是化学机械抛光。
抛光是为了平整化晶圆表面，以便进行下一步的工艺步骤。
抛光是利用机械研磨和化学反应溶解的技术，在控制条件下去除晶圆表面的不平坦部分。
最后是芯片封装和测试。
在封装过程中，芯片被放置在封装材料中，并进行焊接和封装工艺。
然后芯片需要经过严格的测试，以确保其功能和品质。
测试包括功能测试、可靠性测试和环境适应性测试等。
总的来说，集成电路制造工艺是一个复杂而精细的过程，需要多个步骤和环节的精确控制。
通过不断的技术创新和工艺改进，集成电路制造工艺不断提高，为我们提供了更加先进和高效的电子产品。
集成电路制造工艺是现代电子工业的重要基础，它的高度复杂和精细使得集成电路成为了现代科技的核心。
随着科技的飞速发展，集成电路的制造工艺也在不断地进步和创新。
本文将具体介绍集成电路制造工艺的一些关键步骤和技术。
数字集成电路设计与制造工艺
数字集成电路设计与制造工艺数字集成电路（Digital Integrated Circuit, DIC）是由数以百万计的晶体管组成的集成电路。
它以数字信号作为输入和输出，并广泛应用于计算机、通信、消费电子等领域。
数字集成电路的设计与制造工艺是保证其性能和可靠性的重要环节。
本文将就数字集成电路设计与制造工艺进行探讨。
一、数字集成电路设计1.1 逻辑电路设计逻辑电路设计是数字集成电路设计的基础。
通过逻辑门电路的组合和连接，实现指定的逻辑功能。
常见的逻辑门包括与门、或门、非门等。
在逻辑电路设计中，需要根据特定的功能要求，选择适当的逻辑门类型，并采用正确的连接方式，以满足设计要求。
1.2 数字电路设计数字电路设计是在逻辑电路设计的基础上进行的，它涉及到组合电路和时序电路的设计。
组合电路是指根据输入信号的不同组合，产生特定的输出信号。
时序电路是指根据时钟信号的不同变化，产生特定的输出信号。
在数字电路设计中，需要考虑电路的延迟、功耗、面积等因素，以获得最佳的设计结果。
1.3 仿真与验证在数字集成电路设计过程中，进行仿真和验证是必不可少的环节。
通过对设计电路进行仿真分析，可以评估电路的性能和可靠性。
验证阶段则是通过实际测试，验证设计电路的功能和性能是否与预期一致。
只有通过充分的仿真和验证，才能确保设计电路的正确性和可靠性。
二、数字集成电路制造工艺2.1 掩膜制造工艺数字集成电路的制造工艺是指通过光刻、蒸镀等工艺步骤，将设计好的电路图案转移到硅片上。
其中，掩膜制造是最关键的一步。
掩膜制造过程包括芯片层次设计、掩膜版制造和CD（Critical Dimension）测量等环节。
通过精确的掩膜制造工艺，可以确保电路的精度和一致性。
2.2 清洗与刻蚀工艺清洗与刻蚀工艺是数字集成电路制造过程中的重要步骤。
在芯片制造过程中，需要不断进行清洗和刻蚀，以去除不必要的物质和形成所需的结构。
清洗工艺主要用于去除污染物和残留物，而刻蚀工艺则用于形成电路的结构和通道。
集成电路制造工艺流程
P N+ N-P+
23
1.1.1 工艺流程（续5） 蒸镀金属 反刻金属
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
24
1.1.1 工艺流程（续6） 钝化 光刻钝化窗口后工序
P P+ N+ N- P+
P-Sub
2021/1/7 韩良
P N+ N-P+
25
1.1.2 光刻掩膜版汇总
N–-epi
钝化层
SiO2
P+
P-Sub 2021/1/7 韩良
N+埋层 27
EB C
N+ P
N+
N–-epi
P+
1.1.4 埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
计公司。
2021/1/7
2
韩良
引言
2. 代客户加工（代工）方式
➢ 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发 展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。
➢ 代工方式已成为集成电路技术发展的一个重要特征。
2021/1/7
3
韩良
引言
3. PDK文件
2021/1/7
5
韩良
引言
5. 掩模与流片
➢ 代工单位根据设计单位提供的GDS-Ⅱ格式的版图 数据，首先制作掩模（Mask），将版图数据定义 的图形固化到铬板等材料的一套掩模上。
集成电路制造技术——原理与工艺(第二版)-第7章-PVD[43页]精选全文完整版
![集成电路制造技术——原理与工艺(第二版)-第7章-PVD[43页]精选全文完整版](https://img.taocdn.com/s3/m/038621550a4c2e3f5727a5e9856a561252d321ac.png)
靶材料原子（或分子）及其原子
团从靶表面飞溅出来的过程。
• 能量在10eV~10keV时，有中性粒
子逸出，不同材料的靶，溅射阈
值能量不同。
• 溅射率S，又称溅射产额 ：
溅射出的靶原子数
=
入射离子数
离子轰击物体表面时可能发生的物理过程
四、溅射
溅射率的影响因素
入射离子的种类、能量、入射角，以
化，其中的离子轰击靶阴极，逸出靶原
子等粒子气相转移到达衬底，在衬底表
面淀积成膜。有直流溅射、射频溅射、
磁控溅射等。
一、PVD概述
蒸镀Al电极
应用举例
反应磁控溅射TiN、TaN阻挡层
磁控溅射Cu种子层
双极型晶体管示意图
蒸镀Pt
Si
IC的Cu多层互联系统示意图
光刻剥离技术示意图
二、真空系统及真空的获得
一步淀积，岛状的核不断扩大，直至延展成片，
继续生长就形成薄膜了。
=
∙ ∙
薄膜淀积速率： =
2
举例: 铝在蒸发温度时，
单位蒸发面积的淀积
速率?(r=15cm)
=
≈3.049 (μm/s)
三、真空蒸镀
3.2 蒸镀设备
真空蒸镀机及其内部
由四部分组成：
衬底
衬底
衬底
三、真空蒸镀
3.4 蒸镀薄膜的质量及控制
1. 蒸镀为什么要求高真空度
• 蒸发分子（或原子）的质量输运应为直线，若真空度过低，输运过程被气体
分子多次散射，方向改变，动量降低，淀积的薄膜疏松、致密度低；
• 真空度低，气体中的氧和水汽，使蒸发的金属原子在气相就被氧化，淀积的
集成电路的基本制造工艺
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延层淀积
VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 外延层淀积时考虑的设计 主要参数是外延层电阻率 和外延层厚度 Tepi>Xjc+Xmc+TBL-up+tepi-ox
第四次光刻—N+发射区扩散孔
集电极和N型电阻的接触孔；Al-Si 欧姆接触：ND≥10e19cm-3
SiO2
N+-BL
N+-BL
P
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
第五次光刻—引线接触孔
SiO2
N+-BL
P-SUB
SiO2
N+-BL
P-SUB
N+-BL
第二次光刻—P+隔离扩散孔
N+-BL P+ P+ 在衬底上形成孤立的外延层岛,实现元件的隔离
P+
N-epi
N-epi
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围
SiO2
N+-BL
P-SUB
N+-BL
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
横向PNP晶体管刨面图
PNP P+ P P
P+
N
P
PNP
P
N
p+
C
B
E
纵向PNP晶体管刨面图
数字集成电路设计之制造工艺
数字集成电路设计之制造工艺数字集成电路（Digital integrated circuit）是由大量数字逻辑门电路、存储器和其他数字组件组成的集成电路。
数字集成电路设计的制造工艺是指将设计好的电路转化为实际可用的物理芯片的一系列工艺流程。
首先，在数字集成电路设计的制造工艺中，需要进行芯片的版图设计。
版图设计是将电路设计所需的晶体管、电阻、电容等元件在芯片上的布局和连线进行规划的过程。
设计人员根据电路的功能和性能要求，将各个元件合理地布置在芯片上，并通过连线连接起来，形成一个完整的电路结构。
版图设计需要考虑的因素包括电路的功耗、抗干扰能力、面积占用等。
接下来，制造工艺中的重要一步是芯片的光刻工艺。
光刻工艺是利用光学原理，在特定的光刻胶上通过控制光的照射和衍射，将版图上的图形投影到硅片表面上，形成电路元件的图形。
光刻工艺要求高精度的投影仪、精密的光掩膜和光刻胶等工艺设备。
然后，进行芯片的沉积和蚀刻工艺。
沉积工艺是将金属、多晶硅等材料沉积到芯片表面，形成电路的导线、晶体管等元件结构。
蚀刻工艺是通过化学或物理手段将不需要的材料蚀刻掉，以便形成所需的电路结构。
沉积和蚀刻工艺需要使用各种特殊的化学溶液和高温等条件。
最后，进行芯片的封装和测试工艺。
封装工艺是将芯片切割成单个的芯片，并将其安装到封装盒中，以提供外部的引脚用于连接。
封装工艺需要根据芯片的尺寸和功能要求，选择合适的封装形式和材料。
测试工艺是对芯片进行功能和性能测试，以保证芯片的质量和可靠性。
综上所述，数字集成电路设计的制造工艺是一个复杂而精密的过程，需要设计人员、工艺工程师和设备制造商的共同努力。
通过合理的电路设计、精细的工艺流程和严格的测试，才能生产出满足市场需求的高性能、可靠的数字集成电路。
数字集成电路（Digital integrated circuit）是由大量数字逻辑门电路、存储器和其他数字组件组成的集成电路。
数字集成电路设计的制造工艺是指将设计好的电路转化为实际可用的物理芯片的一系列工艺流程。
集成电路制造工艺之-扩散课件精选全文完整版
替位式扩散
➢替位式扩散：替位杂质从一个晶格位置扩散到另一个晶格位置。 如果替位杂质的近邻没有空位．则替位杂质要运动到近邻晶格位置
上，就必须通过互相换位才能实现。这种换位会引起周围晶格发生很大 的畸变，需要相当大的能量，因此只有当替位杂质的近邻晶格上出现空 位，替位式扩散才比较容易发生。
对替位杂质来说，在晶格位置上势 能相对最低，而间隙处是势能最高 位置。
间隙式扩散
➢ 间隙式杂质：存在于晶格间隙的杂质。以 间隙形式存在于硅中的杂质，主要是那些 半径较小、不容易和硅原子键合的原子。
➢ 间隙式扩散：间隙式杂质从一个间隙位 置到另一个间隙位置的运动称为间隙式 扩散。
➢ 间隙式杂质在硅晶体中的扩散运动主要 是间隙式扩散。
对间隙杂质来说，间隙位置是势能极 小位置，相邻的两个间隙之间是势能 极大位置。间隙杂质要从一个间隙位 置运动到相邻的间隙位置上，必须要 越过一个势垒，势垒高度Wi一般为0.6 ~ 1.2eV。
②空位式：由于有晶格空位，相邻原子能 移动过来。
③填隙式：在空隙中的原子挤开晶格原子 后占据其位，被挤出的原子再去挤出其他原 子。
④在空隙中的原子在晶体的原子间隙中快 速移动一段距离后，最终或占据空位，或挤 出晶格上原子占据其位。
以上几种形式主要分成两大类：①替位式 扩散。②间隙式扩散。
常见元素在硅中的扩散方式
D0为表观扩散系数，ΔE为激活能。 扩散系数由D0、ΔE及温度T决定。
上节课内容小结
1.决定氧化速率常数的两个因素：
氧化剂分压：B、B/A均与Pg成正比，那么在一定氧化条件下，通过 改变氧化剂分压可改变二氧化硅生长速率。高压氧化、低压氧化 氧化温度： B(DSiO2)、B/A(ks)均与T呈指数关系，激活能不同 2.影响氧化速率的其他因素 硅表面晶向：表面原子密度，(111)比(100)氧化速率快些
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路是一种将众多电子器件、电路元件、电路功能等集成在同一片半导体晶片上的电子元件。
它是现代电子技术中应用最广泛的一种电路形式，广泛应用于计算机、通信、消费电子、汽车电子和医疗设备等领域。
基本制造工艺是实现集成电路功能的关键。
集成电路的制造工艺主要包括晶圆制备、晶片制造、电路结构形成、封装和测试等几个主要步骤。
首先是晶圆制备。
晶圆是集成电路制造的基础，它是从单晶硅棒中切割得到的圆片。
晶圆材料选择纯度极高的硅，经过多道工序的精炼、提纯和晶化，最终得到高质量的硅晶圆。
然后是晶片制造。
晶圆上通过层层沉积、光刻、蚀刻、扩散等工艺步骤，制造出集成电路的电路结构。
其中，层层沉积是将材料通过化学气相沉积或物理气相沉积的方法附着在晶圆表面，用于制造导线、电容等组件；光刻是利用光刻胶和光源对晶圆进行曝光，形成预定图形，用于制造电路图案；蚀刻是通过化学反应将不需要的材料去除，使得电路结构清晰可见；扩散是在晶圆上加热，使得杂质通过扩散方法掺杂到半导体中，形成导电性。
接下来是电路结构形成。
在晶片制造的基础上，通过电路布局、连线等步骤，将各个电路组件连接起来，形成完整的电路结构。
这也是集成电路设计的关键环节，决定了电路的性能和功能。
然后是封装。
封装是将制造好的晶片保护在外部环境中的过程。
通过封装，可以保护晶片免受湿气、灰尘、机械损伤等外部因素的侵害。
封装的方式有多种，如无引线封装、双列直插封装等，选择适合的封装方式可以提高集成电路的可靠性和性能。
最后是测试。
测试是确保制造好的集成电路符合设计要求的过程。
通过测试，可以验证电路的功能、性能和可靠性，排除不合格产品，确保高质量的集成电路出厂。
综上所述，集成电路的基本制造工艺包括晶圆制备、晶片制造、电路结构形成、封装和测试等多个环节。
每个环节都是完成集成电路功能的重要步骤，需要精细的控制和严格的质量要求。
随着技术的发展，集成电路制造工艺也在不断创新和进步，为实现更高效、更小型化的集成电路提供了基础。
集成电路的制造工艺流程
目录
• 集成电路制造概述 • 集成电路设计 • 集成电路制造工艺 • 集成电路制造设备与材料 • 集成电路制造的环境影响与可持
续性 • 集成电路制造的案例研究
01
集成电路制造概述
集成电路的定义与重要性
集成电路是将多个电子元件集成在一块衬底上，实现一定的电路或系统功能的微 型电子部件。由于其体积小、性能高、可靠性强的特点，集成电路在通信、计算 机、消费电子、汽车电子、工业控制等领域得到广泛应用。
智能化与自动化
随着智能化和自动化技术的发展， 制造设备和材料需要更加智能化和 自动化，以提高生产效率和产品质 量。
05
集成电路制造的环境影响与 可持续性
制造过程中的环境影响
1 2
能源消耗
集成电路制造过程中需要大量的能源，包括电力、 蒸汽和冷却水等，能源消耗巨大。
废弃物产生
制造过程中会产生各种废弃物，如废水、废气和 固体废弃物等，对环境造成一定压力。
3. 刻蚀和切割
通过刻蚀技术将电路结构转移 到衬底上，并使用切割技术将 单个器件分离出来。
总结词
MEMS器件是一种微小型化的 机械和电子系统，具有高精度、 高可靠性和低成本等特点。
2. 制膜和光刻
在衬底上制备所需的薄膜材料， 并使用光刻技术将电路图形转 移到薄膜上。
4. 测试和封装
对制造完成的MEMS器件进行 性能测试，合格的产品进行封 装和可靠性试验。
绿色采购
优先选择环保合规的供应 商和原材料，从源头减少 对环境的负面影响。
环境友好型制造技术的未来发展
新材料和新工艺
研发和推广环境友好型新材料和 新工艺，替代传统的高污染材料 和工艺，降低能耗和减少废弃物 排放。
集成电路的制作工艺
二、杂质掺杂
• 掺杂：将需要的杂质掺入特定的半导体 区域中，以达到改变半导体电学性质， 形成PN结、电阻、欧姆接触 – 磷(P)、砷(As) —— N型硅 – 硼(B) —— P型硅
• 掺杂工艺：扩散、离子注入
扩散
• 替位式扩散：杂质离子占据硅原子的位： – Ⅲ、Ⅴ族元素 – 一般要在很高的温度(950～1280℃)下进行 – 磷、硼、砷等在二氧化硅层中的扩散系数均远 小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层
• 间隙式扩散：杂质离子位于晶格间隙： – Na、K、Fe、Cu、Au 等元素 – 扩散系数要比替位式扩散大6～7个数量级
– 优点是选择性好、重复性好、生产 效率高、设备简单、成本低
– 缺点是钻蚀严重、对图形的控制性 较差
干法刻蚀
• 溅射与离子束刻蚀：通过高能惰性气体离子的 物理轰击作用刻蚀，各向异性性好，但选择性 较差
• 等离子刻蚀(Plasma Etching)：利用放电产生的 游离基与材料发生化学反应，形成挥发物，实 现刻蚀。选择性好、对衬底损伤较小，但各向 异性较差
– 消除损伤
• 退火方式：
– 炉退火
– 快速退火：脉冲激光法、扫描电子束、连 续波激光、非相干宽带频光源(如卤光灯、 电弧灯、石墨加热器、红外设备等)
三、制膜 1、氧化工艺
• 氧化：制备SiO2层 • SiO2的性质及其作用
SiO2是一种十分理想的电绝缘 材料，它的化学性质非常稳定， 室温下它只与氢氟酸发生化学 反应
集成电路制造工艺流程共64页
16、人民应该为法律而战斗，就像为 了城墙 而战斗 一样。 ——赫 拉克利 特 17、人类对于不公正的行为加以指责 ，并非 因为他 们愿意 做出这 种行为 ，而是 惟恐自 己会成 为这种 行为的 牺牲者 。—— 柏拉图 18、制定法律法令，就是为了不让强 者做什 么事都 横行霸 道。— —奥维 德 19、法律是社会的习惯和思想的结晶 。—— 托·伍·威尔逊 20、人们嘴上挂着的法律，其真实含 义是财 富。— —爱献 生
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
64
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰