数字电路试卷-答案

合集下载

数字电路期末考试卷及答案解析_(1)(绝密)

数字电路期末考试卷及答案解析_(1)(绝密)

期末考试试卷(A)卷课程名称:适用年级/专业:试卷类别开卷()闭卷(√)学历层次本科考试用时120分钟《考生注意:答案要全部抄到答题纸上,做在试卷上不给分》...........................一、填空题(每空2分,共20分)1.逻辑代数中三个最基本的运算是①、②和③。

2.逻辑函数F=A+B+C D的反函数F= ①,对偶式为②。

3.D触发器的特征方程为①,JK触发器的特征方程为②。

4. 型触发器克服了空翻现象。

5.构造一个模10计数器需要①个状态,②个触发器。

二、单项选择(每小题2分,共20分)(A)1、最小项AB C D的逻辑相邻最小项是A. ABC DB. ABC DC. ABC DD.A BC D()2、若所设计的编码器是将31 个一般信号转换成二进制代码,则输出应是一组N=(C )位的二进制代码。

A.3 B. 4 C. 5 D. 6(A)3、时序逻辑电路中一定是含A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器(D )4、在何种输入情况下,“或非”运算的结果是逻辑0。

A.全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为1(B )5、同步时序逻电路和异步时序逻电路比较,其差别在于后者A.没有触发器B. 没有统一的时钟脉冲控制C .没有稳定状态 D. 输出只与内部状态有关()6、某移位寄存器的时钟脉冲频率为100KH Z,欲将存放在该寄存器中的数左移8位,完成该操作需要()时间。

A.10μSB.80μSC.100μSD.800ms(D )7、没有置0功能的触发器是A.RS-FFB.JK-FFC.D-FFD.T-FF( )8、一个4位二进制同步加法计数器用作分频器时,若计数脉冲的频率为=CPf160KHZ ,现需要20KHZ 的信号,取自A 、0Q 端的信号 B 、1Q 端的信号;C 、2Q 端的信号 D 、3Q 端的信号( D )9、为实现将D 触发器转换为T 触发器,图(一)的虚框内应是A. 或非门B. 与非门C. 异或门D. 同或门 图一( D )10、以下表达式中符合逻辑运算法则的是 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1三、证明与化简:(每小题5分,共15分)1、用公式法证明等式A B A B A AB +++B=1成立。

数电期末试卷及答案(共4套)

数电期末试卷及答案(共4套)

##大学信息院《数字电子技术根底》期终考试试题〔110分钟〕(第一套)一、填空题:〔每空1分,共15分〕1.逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。

2.将2004个“1〞异或起来得到的结果是〔〕。

3.半导体存储器的结构主要包含三个局部,分别是〔〕、〔〕、〔〕。

4.8位D/A转换器当输入数字量10000000为5v。

假设只有最低位为高电平,那么输出电压为〔〕v;当输入为10001000,那么输出电压为〔〕v。

5.就逐次逼近型和双积分型两种A/D转换器而言,〔〕的抗干扰能力强,〔〕的转换速度快。

6.由555定时器构成的三种电路中,〔〕和〔〕是脉冲的整形电路。

7.与PAL相比,GAL器件有可编程的输出结构,它是通过对〔〕进展编程设定其〔〕的工作模式来实现的,而且由于采用了〔〕的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。

二、根据要求作题:〔共15分〕1.将逻辑函数P=AB+AC写成“与或非〞表达式,并用“集电极开路与非门〞来实现。

2.图1、2中电路均由CMOS门电路构成,写出P、Q 的表达式,并画出对应A、B、C的P、Q波形。

三、分析图3所示电路:〔10分〕1)试写出8选1数据选择器的输出函数式;2)画出A2、A1、A0从000~111连续变化时,Y的波形图;3)说明电路的逻辑功能。

四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。

要求只设定一个输出,并画出用最少“与非门〞实现的逻辑电路图。

〔15分〕五、电路与CP、A的波形如图4(a) (b)所示,设触发器的初态均为“0〞,试画出输出端B和C的波形。

〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示,在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。

〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

数字电子技术测试试卷与答案精选全文完整版

数字电子技术测试试卷与答案精选全文完整版

可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空(共10小题,每空2分,共40分)1、(8C.4)16 = ( )10 =( )8=( )2421BCD 。

2、将160个字符用二进制编码,至少需要( )位二进制码。

3、已知F =A(B +C)+A +C ,则其对偶式为( );其反函数为( )。

(直接用对偶规则和反演规则)。

4、已知TTL 与非门参数V CC =+5V ,U OH =3.6V ,U OL =0.4V ,U OFF =1.1V ,U ON =1.4V ,高电平输入时的抗干扰容限U NH 为( )。

5、连续异或1999个“1”的结果是( )。

6、如图D.1所示电路的输出函数F 为( )。

(化成最简“与或”式)F图D.1 题一(6)图7、图D.2为三态非门构成的电路,试根据输入条件填写表中的F 栏。

图D.2 题一(7)图表D.1题一(7)真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要()级、()级和()级触发器。

一个五位二进制加法计数器,由00000状态开始,问经过109个输入脉冲后,此计数器的状态为()。

9、用()片1024×4位的RAM可组成8K×8位的RAM,需要增加()条地址线、()条数据线。

10、在10位的倒T型电阻网络D/A转换器中,若U REF = ─10V,该D/A转换器能分辨的最小输出电压U LSB=()mV。

二、选择题(共10小题,每小题2分,共20分)1、有符号位二进制数的补码为(10011),则对应的十进制数为()。

A、-29B、+13C、-13D、-32、下列说法正确的是()。

A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是()。

数字电路试卷 答案

数字电路试卷 答案

标准答案及评分标准课程名称:数字电路 适用专业(班级):课程归属:理工学科部 是否可携带(填写计算器、词典等):计算器 开卷、闭卷:闭卷 学科部主任:出卷人:―――――――――――――――――――――――――――――――――― 一.选择题(每小题2分,共20分)1.一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A .4:6 B.1:10 C.4:10 D.2:42.若输入变量A 、B 全为1时,输出F=1,则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或3.在下列逻辑电路中,不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器4.一个8选一的数据选择器,其地址输入(选择控制输入)端的个数是【 C 】A.4B.2C.3D.165.最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD6.同步计数器和异步计数器比较,同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制7.一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A .4:6 B.1:10 C.4:10 D.2:48.组合逻辑电路通常由【 】组合而成。

【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器9.8线—3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时,其输出012Y Y Y ∙∙的值是 【 C 】 A.111 B.010 C.000 D.10110.逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.(A+B )(A+C ) D.B+C二.填空题(每小题2分,共20分)1.555定时器构成的施密特触发器,若电源电压V CC =12V ,电压控制端经0.01µF 电容接地,则下触发电平U T –= 4 V 。

《数字电路与逻辑技术》考卷样卷

《数字电路与逻辑技术》考卷样卷

《数字电路与逻辑技术》考卷样卷一、选择题(每题2分,共30分)A. 与门B. 或门C. 非门D. 异或门2. 在数字电路中,下列哪个表示逻辑“0”?A. +5VB. 0VC. +3.3VD. 5VA. 102B. 1102C. 110D. 104. TTL电路中的“TTL”指的是?A. 传输门逻辑B. 晶体管晶体管逻辑C. 三极管三极管逻辑D. 晶体管场效应晶体管逻辑A. 与门B. 或门C. 非门D. 加法门A. 触发器B. 门电路C. 运算放大器D. 晶体管A. 有反馈路径B. 输出只与当前输入有关C. 存储信息D. 速度慢A. 输出只与当前输入有关B. 存储信息C. 无反馈路径D. 速度慢A. 逻辑运算B. 数据存储C. 信号放大D. 信号整形A. 信号放大B. 数据存储C. 信号整形D. 计数A. RS触发器B. JK触发器C. D触发器D. T触发器A. 计数器B. 移位寄存器C. 锁存器D. 触发器A. 信号放大B. 数据存储C. 信号整形D. 将输入信号转换为编码输出A. 将编码信号转换为原始信号B. 将原始信号转换为编码信号C. 信号放大D. 数据存储A. 信号放大B. 数据存储C. 比较两个数字的大小D. 信号整形二、填空题(每题2分,共20分)16. 数字电路按照逻辑功能的不同,可以分为________逻辑电路和________逻辑电路。

17. 在数字电路中,逻辑“1”通常对应于________电平,逻辑“0”对应于________电平。

18. TTL电路中的“TTL”指的是________________逻辑。

19. 触发器是数字电路中的基本单元,它具有________和________的功能。

20. 计数器是一种________逻辑电路,它能够实现________功能。

21. 编码器是一种将________信号转换为________信号的电路。

22. 译码器是一种将________信号转换为________信号的电路。

数字电路试卷答案

数字电路试卷答案

数字电路试卷答案【篇一:数字电路试题及答案】>二、单项选择题(本大题共10小题,每小题2分,共20分)1、十六进制数(8f)16对应的十进制数是(c)A、141 B、142 C、143 D、1442、逻辑函数l(a,b,c)=(a+b)(b+c)(a+c)的最简与或表达式为( d )a、(a+c)b+acb、 ab+(b+a)cc、 a(b+c)+bcd、 ab+bc+ac3、与非门输出为低电平时,需满足( d )a、只要有一个输入端为低电平b、只要有一个输入端为高电平c、所有输入端都是低电平d、所有输入端都是高电平4、能够实现“线与”功能的门电路是(d )a、与非门B、或非门C、三态输出门D、集电极开路门5、由与非门构成的基本RS触发器,要使Qn+1=Qn,则输入信号应为( a A、R=S=1B、R=S=0C、R=1,S=0D、R=0,S=16、要使T触发器Qn+1=Qn ,则(b)A、T=QnB、T=0C、T=1D、T=n7、对于jk触发器,要使qn+1=qn,则(b)a、j=k=1b、j=k=0c、j=1,k=0d、j=0,k=18、为实现d触发器转换成t触发器,题图所示的虚线框内应是。

(c)a、与非门b、异或门c、同或门d、或非门9、十六个数据输入端的数据选择器必有地址输入端的个数为(d)a、1b、2c、3d、410、一个4位二进制计数器的最大模数是(c)a、4b、8c、16d、32)三、简答题(本大题共2小题,每小题5分,共10分)1、数字电路从整体上看可分为几大类?答:(1)、按集成度分,有小、中、大、超大、甚大规模;(3分)(2)、按结构工艺分,有ttl、cmos集成电路。

(2分)2、最简与-或表达式的标准是什么?答:(1)、包含的与项最少;(3分)(2)、每个与项中变量的个数最少。

(2分)四、分析计算题(本大题共6小题,每小题10分,共60分)1、逻辑电路的输入变量a、b和输出函数f的波形如题3-1图所示,试列出真值表,写出逻辑函数f的逻辑表达式,并画逻辑图。

数字电路期末试卷(含答案哦)

数字电路期末试卷(含答案哦)

《数字电路》试卷一、填空题(每空1分,共20分)1. 有一数码10010011,作为自然二进制数时,它相当于十进制数( ),作为8421BCD 码时,它相当于十进制数( )。

2.三态门电路的输出有高电平、低电平和( )3种状态。

3.TTL与非门多余的输入端应接( )。

4.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接( )电平。

5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ,该函数的反函数F =( )。

6. 如果对键盘上108个符号进行二进制编码,则至少要( )位二进制数码。

7. 典型的TTL 与非门电路使用的电路为电源电压为( )V ,其输出高电平为( )V ,输出低电平为( )V , CMOS 电路的电源电压为( ) V 。

8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出 01234567Y Y Y Y Y Y Y Y 应为( )。

9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有( )根地址线,有( )根数据读出线。

10. 两片中规模集成电路10进制计数器串联后,最大计数容量为( )位。

11.);Y 3 =( )。

12. 某计数器的输出波形如图1所示,该计数器是( )进制计数器。

13.驱动共阳极七段数码管的译码器的输出电平为( )有效。

二、单项选择题(本大题共15小题,每小题2分,共30分)(在每小题列出的四个备选项中只有一个是最符合题目要求的,请将其代码填写在题后的括号内。

错选、多选或未选均无分。

)1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。

A .F(A,B,C)=∑m (0,2,4) B. (A,B,C)=∑m (3,5,6,7) C .F(A,B,C)=∑m (0,2,3,4) D. F(A,B,C)=∑m (2,4,6,7)2.8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是( )。

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷(答案见尾页)一、选择题1. 数字电路中的基本逻辑门有哪些?A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制?A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中,输出与输入的关系是怎样的?A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用?A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件?A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么?A. 组合逻辑电路的输出与输入存在一对一的逻辑关系;时序逻辑电路的输出与输入之间存在时间上的依赖关系。

B. 组合逻辑电路只能处理数字信号;时序逻辑电路可以处理模拟信号。

C. 组合逻辑电路中没有存储单元;时序逻辑电路中存在存储单元(如触发器)。

D. 组合逻辑电路的响应速度较快;时序逻辑电路的响应速度较慢。

7. 在组合逻辑电路中,如果输入信号A和B都为,则输出F将是:A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中,触发器的时钟信号来自哪里?A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤?A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路?请列举几种常见的组合逻辑电路,并简述其工作原理。

2. 时序逻辑电路与组合逻辑电路有何不同?请举例说明。

3. 组合逻辑电路中的基本逻辑门有哪些?它们各自的功能是什么?4. 什么是触发器?它在时序逻辑电路中的作用是什么?5. 组合逻辑电路设计的基本步骤是什么?请简要说明。

数字电子技术试卷及答案五套

数字电子技术试卷及答案五套

数字电子技术试卷一、选择题:A组:1.如果采用偶校验方式,下列接收端收到的校验码中,( A )是不正确的A、00100B、10100C、11011D、111102、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是(B)A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和3、在下列逻辑电路中,不是组合逻辑电路的是(D)A、译码器B、编码器C、全加器D、寄存器4、下列触发器中没有约束条件的是(D)A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器6、编码器(A)优先编码功能,因而(C)多个输入端同时为1。

A、有B、无C、允许D、不允许7、(D)触发器可以构成移位寄存器。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是(A)电路A、并行比较型B、串行比较型C、并-串行比较型D、逐次比较型9、某触发器的状态转换图如图所示,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.(电子专业作)对于VHDL以下几种说法错误的是(A )A VHDL程序中是区分大小写的。

B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述,可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组:1、微型计算机和数字电子设备中最常采用的数制是--------------------------------( A )A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------( B )A.0101B.0110C. 0111D. 10003、在图1所示电路中,使__AY 的电路是---------------------------------------------( A )A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------( D )A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------( C )A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示,则对应的逻辑门电路是-------( D )A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------( B )A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下,使组合逻辑电路产生了竞争与冒险,这是由于信号的---------( A )A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路--------------------------------------------------------------------------------( C )A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图,正确输出的波形是-----------------------------------------------( A )A. ○1B. ○2C. ○3D. ○4C组:1.十进制数25用8421BCD码表示为 B 。

数字电路试题五套(含答案)

数字电路试题五套(含答案)

《数字电子技术》试卷一一、 填空(每空1分,共25分)1、(10110)2=( )10=( )16(28)10=( )2=( )16 (56)10=( )8421BCD2、最基本的门电路是: 、 、 。

3、有N 个变量组成的最小项有 个。

4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元,有 字,字长_____位,地址线 根。

6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示,Y= 。

9、如图所示逻辑电路的输出Y= 。

10、已知Y=D AC BC B A ++,则Y = ,Y/= 。

11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比,时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。

二、 化简(每小题5分,共20分)1、公式法化简(1)Y=ABC ABC BC BC A ++++=+++(2)Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++(1)Y BCD BC ACD ABDY=∑+∑(2)(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器(15分)五、某汽车驾驶员培训班结业考试,有三名评判员,其中A 为主评判员,B 、C 为副评判员,评判时,按照少数服从多数原则,但若主评判员认为合格也可以通过。

试用74LS138和与非门实现此功能的逻辑电路。

(15分)P Q A Q B Q C Q D C T 74LS161 LD CPQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端; P 、T :计数选通端;r C :异步复位端;CP :时钟控制输入端;D L :同步并置数控制端;六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空(每空1分,共25分)1、10(22)、16(16);2(11100)、16(1)C ;8421(01010110)BCD 。

数字电路试题及答案 (2)

数字电路试题及答案 (2)

枣庄学院2011——2012学年度第一学期《数字电路》考试试卷(B卷)(考试时间:150分钟考试方式:开卷)考试内容1.判断题正确的在括号内记“√”,错误的记“X”(共10分,每题1分)1)“0”的补码只有一种形式。

()2)卡诺图中,两个相邻的最小项至少有一个变量互反。

()3)用或非门可以实现3种基本的逻辑运算。

()4)三极管饱和越深,关断时间越短。

()5)在数字电路中,逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。

()6)多个三态门电路的输出可以直接并接,实现逻辑与。

()7)时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响。

()8)采用奇偶校验电路可以发现代码传送过程中的所有错误。

()9)时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能,它们之间可以相互转换。

()10)一个存在无效状态的同步时序电路是否具有自启动功能,取决于确定激励函数时对无效状态的处理。

()二.选择题(从下列各题的备选答案中选出1个或多个正确答案,将其填在括号中。

共10分)1.不能将减法运算转换为加法运算。

()A.原码B.反码C.补码2.小数“0”的反码可以写为。

()A.0.0...0 B.1.0...0 C.0.1...1 D.1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。

()A.F=G B.F’=G C.F’=G D.F=G⊕14.要使JK 触发器在时钟脉冲作用下,实现输出n n Q Q =+1,则输入端信号应为。

( )A .J =K =0B .J =K =1C .J =1,K =0D .J =0,K =15.设计一个同步10进制计数器,需要触发器。

( ) A .3个 B .4个 C .5个 D .10个三.两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1,D C D B A F ⊕⊕=2,求两者的关系。

(10分)四.用与非门-与非门电路实现逻辑函数C B B A F ⊕+⊕=。

数字电路试卷及答案

数字电路试卷及答案

数字电路试卷及答案(一)一、填空题(每空1分,共5分)1、CMOS与非门的未用输入端应连接到逻辑( 1 )电平或者输入信号连接端上。

2、DAC的功能是将( 数字)输入成正比地转换成模拟输出。

4 EPROM可存储一个( 9 )输入4输出的真值表。

⨯3、5124、74X163的RCO输出有效条件是:仅当使能信号( ENT )有效,并且计数器的状态是15。

5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101 )2、二、单项选择题:从以下题目中选择唯一正确的答案。

(每题2分,共10分)1、八路数据分配器的地址输入端有( B )个。

A、 2B、3C、 4D、 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。

A、表达式B、逻辑图C、真值表D、波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( B )。

A、状态数目更多B、状态数目更少C、触发器更多D、触发器更少4、使用移位寄存器产生重复序列信号“1000001”,移位寄存器的级数至少为( D )。

A、 2B、3C、 4D、55、下列各逻辑函数式相等,其中无静态冒险现象的是( D )。

A、F=B’C’+AC+A’BB、F=A’C’+BC+AB’C、F=A’C’+BC+AB’+A’BD、F=B’C’+AC+A’B+BC+AB’+A’C’三、组合电路分析:(共10分)B=BC 最简和之积表达式。

(4分) 解:F+A'BC'+AB=1、求逻辑函数F(2)、已知逻辑函数F=W+XZ+XY,请写出与该函数对应的最小项列表表达式:F=ΣWXYZ( ) (3分)F=ΣWXYZ( 5,6,7,8,9,10,11,12,13,14,15 )数字电路试卷及答案(二)一、【单项选择题】(本大题共20小题,每小题2分,共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

数字电路设计原理考核试卷

数字电路设计原理考核试卷
13. ABC
14. ABCD
15. ABCD
16. ABC
17. ABCD
18. BD
19. ABC
20. ABC
三、填空题
1.异或
2.逻辑与
3.电平
4. 1
5.反向
6.状态
7.逻辑优化
8.计数
9.逻辑设计
10.同步
四、判断题
1. √
2. √
3. √
4. ×
5. √
6. √
7. ×
8. ×
9. √
D.温度变化
17.以下哪些是数字电路设计中的常见时序问题?()
A.信号建立时间不足
B.信号保持时间不足
C.信号去抖动时间不足
D.时钟偏移
18.以下哪些计数器可以实现任意模数计数?()
A.同步计数器
B.异步计数器
C.加/减计数器
D.程序计数器
19.以下哪些是数字电路中的编码器类型?()
A.二进制编码器
16.下列哪种触发器具有最高驱动能力?()
A. RS触发器
B. JK触发器
C. T触发器
D. D触发器
17.在数字电路中,下列哪种编码方式在二进制和十进制之间转换时需要转换表?()
A.二进制码
B.格雷码
C.反码
D. BCD码
18.下列哪种计数器在计数过程中具有计数方向可逆的特点?()
A.同步计数器
B.异步计数器
A.二进制码
B.格雷码
C.反码
D.十进制码
11.下列关于时序逻辑电路描述正确的是:()
A.输出仅取决于当前输入
B.输出取决于输入和电路的状态
C.输出取决于电路的状态

《数字电路基础》期末考试试卷附答案

《数字电路基础》期末考试试卷附答案

《数字电路基础》期末考试试卷附答案一、选择题(3分×10=30分)1.数字信号的特点是( )A .在时间上和幅值上都是连续的B .在时间上是离散的,在幅值上是连续的C .在时间上是连续的,在幅值上是离散的D .在时间上和幅值上都是不连续的2.将十六进制数(FD)16转换为二进制数的结果是( )A .(11011111)2B .(11111101)2C .(11111011)2D .(11111100)23.-0101的原码、反码和补码分别为( )A .10101,11010,11011B .00101,11010,11011C .10101,11010,11010D .00101,01010,110114.逻辑函数式C AB AB )('+化简后的最简与或表达式为( )A .BC A +B .AC .C AB +')(D .C AB +5.逻辑函数)()(''+'+=E D C B A F 的反函数为 ( )A . ))(('+''+E D CB A B . ))(('''+E DC B AC . ))((''+'+'ED C B A D . ))(('''+'E D C B A6.为实现将JK 触发器转换为D 触发器,应使( )。

A . D K D J '==,B . D K D J ='=,C .D K J == D .D K J '==7.一个4位移位寄存器原来的状态为0000,如果串行输入始终为1,则经过4个移位脉冲后寄存器的内容为( )。

A . 0001B . 0111C . 1110D . 11118.石英晶体振荡器的主要优点是( )A .电路简单B .频率稳定度高C .振荡频率高D .振荡频率低9.可以用来自动产生矩形波信号的是( )A. 施密特触发器B. T 触发器C. 单稳态触发器D. 多谐振荡器10.与非门...构成的SR 锁存器,使输出为“0”态的D S '、D R '端输入为:( ) A .0='='D DR S B .0='D S ,1='D R C .1='D S ,0='D R D .1='='D D R S二、填空题(2分×15=30分)1、 JK 触发器的特性方程为 。

(完整版)数电试题及标准答案(五套)。

(完整版)数电试题及标准答案(五套)。

《数字电子技术基础》试卷一一填空题(22分每空2分)1、A 0 , A 1 ________ 。

2、JK触发器的特性方程为:。

3、单稳态触发器中,两个状态一个为态,另一个为态.多谐振荡器两个状态都为态,施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关,而与无关。

5、某数/模转换器的输入为8位二进制数字信号(D7~D0),输出为0〜25.5V的模拟电压。

若数字信号的最低位是“1其余各位是“0”则输出的模拟电压为。

6、一个四选一数据选择器,其地址输入端有个。

二、化简题(15分每小题5分)用卡诺图化简逻辑函数,必须在卡诺图上画岀卡诺圈1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15)2) L(A, B,C,D) m(0,13,14,15) d(1,2,3,9,10,11)利用代数法化简逻辑函数,必须写岀化简过程3)F(A,B,C) AB ABC A(B AB)三、画图题(10分每题5分)据输入波形画输岀波形或状态端波形(触发器的初始状态为0)1、AJLBB丁L2、rLrmrLHT1 ~h 1< [i ~~i~■四、分析题(17分)1、分析下图,并写岀输岀逻辑关系表达式,要有分析过程(2、电路如图所示,分析该电路,画出完全的时序图,并说明电五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表示有一台不正常;黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。

列岀控制电路真值表,要求用74LS138和适当的与非门实现此电路(20分)2、中规模同步四位二进制计数器74LS161的功能表见附表所示;请用反馈预置回零法设计一个六进制加法计数器。

(8分)六、分析画图题(8分)画岀下图所示电路在V作用下,输岀电压的波形和电压传输特性74LS138功能表如下:2 / 26(勿74LS161功能表 清零 预置 使能 时钟 预置数据输入 输出 RD LDEP ETCPD C B AQ D Q C Q B Q A L XX X X XXXXL L L L H L X XT D C B AD C B A H H LXX XXXX 保 持 HH X LX XXXX 保 持 HHH HTXXXX计 数《数字电子技术基础》试卷一答案一、 填空题(22分每空2分)n 1nn1、A ,A2、Q JQ KQ3、稳态,暂稳态,暂稳态,稳态4、输入,电路原先状态5、0.1V6、两二、 化简题(15分 每小题5分)1) Y (A,B,C,D ) =Em (0,1,2,3,4,5,6,7,13,15) = A BDG1 G 2A G 2BC BAY 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7 X H X X X XHHHHHHHHXX HX X XHHHHHHHHL XX XXXHHHHHHHHH L LL L L LHHHHHHHLL H HLHHHHHH H L LL H L HHLHHHHHLHHHHHLHHHHH L LH L L HHHHLHHH H L LH LH HHHHHLHH H L LH HLHHHHHHLHH L LH HHHHHHHHHLH L LH L L输 入输出2)L(A,B,C,D) m(0,13,14,15) d(1,2,3,9,10,11) AB AD AC3)F(A,B,C) AB ABC A(B AB) A B BC AB AB A B BC A 0 三、画图题(10分每题5分) 1、n2、 rA 1钉厂LTLrLTLRr 1 U1―r丁 H : ■ : um四、分析题(17分)1、(6 分) L A B2、(11 分) 五进制计数器12 34 5 67 8 9.JWWWWL五、设计题(28分) 1、(20 分) 1 )根据题意,列岀真值表 由题意可知,令输入为 A 、B 、C 表示三台设备的工作情况,A B C R Y G 0 0 01 1 0 00 10 1 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 11 0 1 0 0 11 10 0 1“1”表示正常,“0”表示不正常,令输岀为 R ,Y ,G 表示红、黄、绿二个批示灯的状态,“1”表示亮,“0”表示灭。

数字电路考试试卷及答案(详细)

数字电路考试试卷及答案(详细)

一.填空题(1分/空,共24分)1)十进制数(99.375)10=(1100011.011)2=(63.6)16。

2)数字电路按照其结构和工作原理分为两大类:组合逻辑电路和时序逻辑电路。

3)以下类型门电路多余的输入端应如何处理:TTL 与非门:接高电平或者悬空或者并联,CMOS 与非门:接高电平或者并联。

4)逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。

5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。

6)TTL 反相器的阈值电压为V TH =1.4V 。

若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。

7)RS 触发器的特性方程为:Q*=S+R’Q ,(约束条件:SR=0),T 触发器的特性方程为:Q*=T’Q+TQ’。

8)16选1数据选择器的地址端有4位,n 个触发器构成计数器的最大计数长度为2n 。

9)如图(1-1)所示触发器电路中,当A=1时,输出状态为____Q=1___,如图(1-2)所示计数器电路为___6___进制计数器。

10)触发器三种触发方式分别为:电平触发,脉冲触发(主从触发),边沿触发,其中边沿触发的触发器抗干扰能力最强。

11)在多谐振荡器,单稳态触发器,施密特触发器中,施密特触发器中常用于波形的变换和整形,单稳态触发器常用于定时及延时,多谐振荡器常用于产生脉冲波形。

图(1-3)中555定时器接成的是施密特触发器。

√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分,按步骤酌情给分)1)CDACD ABC AC Y +++=''2)求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3)356710(,,,)(,,,,)Y A B C D m m m m m =∑,给定约束条件:012480m m m m m ++++=。

数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计(A 卷)班级 学号 姓名 成绩一.单项选择题(每题1分,共10分)1.表示任意两位无符号十进制数需要( )二进制数。

)二进制数。

)二进制数。

A .6B 6 B..7C 7 C..8D 8 D..92.余3码10001000对应的2421码为(码为( ))。

A .01010101 B.10000101 C.10111011 D.11101011 3.补码1.1000的真值是(的真值是( ))。

A . +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4.标准或.标准或--与式是由(与式是由( )构成的逻辑表达式。

)构成的逻辑表达式。

)构成的逻辑表达式。

A .与项相或.与项相或 B. B. B. 最小项相或最小项相或最小项相或 C. C. C. 最大项相与最大项相与最大项相与 D. D. D.或项相与或项相与或项相与 5.5.根据反演规则,根据反演规则,()()E DE C C A F ++×+=的反函数为(的反函数为( ))。

A. E )]E D (C C [A F ×++= B. E )E D (C C A F ×++= C. E )E D C C A (F ×++= D. E )(D A F ×++=E C C6.下列四种类型的逻辑门中,可以用( )实现三种基本运算。

)实现三种基本运算。

)实现三种基本运算。

A. A. 与门与门与门B. B. B. 或门或门或门C. C. 非门非门非门D. D. D. 与非门与非门与非门7. 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是(所示电路中的虚线框内应是( ))。

图1A. A. 或非门或非门或非门B. B. B. 与非门与非门与非门C. C. C. 异或门异或门异或门D. D. D. 同或门同或门同或门8.实现两个四位二进制数相乘的组合电路,应有( )个输出函数。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

C. 000
D. 1 0 1
A. A+B
B. A+C
C. (A+B ) (A+C )
D. B+C
标准答案及评分标准
适用专业(班级):
是否可携带(填写计算器、词典等):计算器 学科部主任: 一 •选择题(每小题2分,共20分)
1•一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】
A. 4:6
B.1:10
C.4:10
D.2:4 2 •若输入变量 A 、B 全为1时,输出F=1,则其输入与输出的关系是 【B 】 A.异或
B.
同或
C.
或非
D.
与或
3•在下列逻辑电路中,不是组合逻辑电路的是 【D 】
A.译码器
B. 加法器
C. 编码器
D. 寄存器
6 •同步计数器和异步计数器比较,同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高
C.电路简单
D.不受时钟CP 控制
7•—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6
B.1:10
C.4:10
D.2:4
8 •组合逻辑电路通常由【 】组合而成。

A.触发器
B.门电路
C.计数器
D.锁存器
A. 1 11
B. 010
10.逻辑表达式 A+BC= 课程名称:数字电路 课程归属:理工学科部 开卷、闭卷:闭卷 出卷人:
4 . 一个8选一的数据选择器,其地址输入
(选择控制输入)端的个数是
A. 4
B. 2
C. 3 5•最小项ABCD 的逻辑相邻最小项是
D. 1 6
【A 】
A. ABCD B . ABCD
C.
ABCD
D.
ABCD 9.8线一3线优先编码器的输入为 I0 —17,当优先级别最高的 I7有效时,其输出
的值是
【C 】
(3 分)
二•填空题(每小题2分,共20分)
1. 555定时器构成的施密特触发器,若电源电压 V cc = 12V ,电压控制端经0.01 F 电容接地,
则下触发电平U T =
4 _____ V 。

2•对于JK 触发器,若J K ,则可完成_J _____________ 触发器的逻辑功能。

3. 555定时器构成的施密特触发器,若电源电压 V cc = 12V ,电压控制端经0.01 F 电容接地, 则上触发电平U T + = 8 V 。

4.
若ROM 具有10条地址线和8条数据线,则存储容量为
1K X 8 比特。

5•逐次逼近型 A/D 的数码位数越少,时钟频率越
高。

6•对于JK 触发器,若J K ,则可完成 _D ____________ 触发器的逻辑功能。

7. 三态输出门三种状态:高电平、低电平、高阻 _______ 8. 当七段显示译码器的输出为低电平有效时,应选用共 阳 极数码管。

9. 在数字信号的作用下,三极管要在截止和饱和状态 之间转换。

10. D 触发器的特征方程为
Q n+1 =D ____________ 。

三.判断题(正确的在题后括号内打“
错的打“X”。

每小题2分,共10分)
【 V 】1. 数字电路中用“ 1”和“ 0”分别表示两种状态
,二者无大小之分。

【 X 】2. 八路数据分配器的地址输入(选择控制)端有 8个。

【 X 】3. D 触发器的特征方程 Q +1=D 而与Q 无关,所以, D 触发器不是时序电
路。

【 V 】4. 组合电路没有记忆功能。

【 V
】5 .CMO 电路已超越TTL 成为统治地位的逻辑器件。

四. 化简题(每小题5分,共20分)
1.
用公式法化简: L = (A+ B+ C )(A+ B+ C )
解 :L= A+ B
(5分)
2. 用公式法化简: L AB AC BCD (5分)
解 L AB AC BCD
AB AC
ABCD ABCD
AB AC
3. 用卡诺图化简逻辑函数
F AD AB D ABCD ABCD
解:
F AD B D(2 分)
(3 分)
五.画图题(每小题10分,共20分)
1.已知主从JK 触发器J 、K 的波形如图所示,画出输出 Q 的波形图(设初始状态为 0)。

1
2
3
4
5
6
CP
2•利用74160的异步清零功能设计七进制计数器,并画出状态图。

Q 3Q 2Q 1Q 0
Q 3Q 2Q 1Q 0
(4分)
J K Q 0 0 保持不变 1 0 置1 0 1 置0 1
1
翻转
(4分)
(6分)
解:
i-d &
Q 3 Q 2 Q [Q o
也L
Q 3Q 2 Q 〔Q 0
RCO
7474600
R D L
D D 3 D 2 D
D o
ET EP CM
RCO
74714300
R D L D D 3 D 2 D 1
D 0
计数脉冲
0111
ET EP CP A
计数脉冲
Q
3Q 2Q 1
0000〕—: 0001〔亠:0010
(6分) 解:
001
010
六.分析题(共15分)
1 •分析如图所示由边沿JK触发器组成的时序逻辑电路,写出电路的驱动方程、状态方程、输
出方程,画出状态转换图,时序图。


:
驱动方程:J i=K i=1
J2=K2=Q I(2 分)
状态方程:Q i n 1J i Q i n K^Q i n Q1n
Q2n 1j2Q2n乙Q2n Q i n Q2n Q i n Q2n Q i n e Q2n(5分)
输出方程:Z QiQ n(2 分)状态转换
图:
(6分)。

相关文档
最新文档