最新电子科大数字电路,期末试题-2006-1数电半期考试
电子科技大学期末数字电子技术考试题a卷-参考答案
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一、To fill your answers in the blanks （1’×25）1. If [X]10= - 110, then [X]two's-complement =[ ]2,[X]one's-complement =[ ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 0 ]2421B. [1625]10=[01001 ]excess-3C. [ 1010011 ]GRAY =[10011000 ]8421BCD3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.6. A sequential circuit whose output depends on the state alone is called a Moore machine.7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least.8. If we use the simplest state assignment method for 130 sates, then we need at least8state variables.9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the D input terminal of D flip-flop should be have the function D= JQ'+K'Q.10.Which state in Fig. 1 is ambiguous D11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+ABFig. 1 Fig. 212.If number [A]two's-complement =01101010 and [B]one's-complement =1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)[A-B]two's-complement = 01110000, overflow no13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K ⨯8 bits RAM to form a 16 K ⨯ 32 bits ROM..14. Which is the XOR gate of the following circuit A .15.There are 2n－n invalid states in an n-bit ring counter state diagram.16.An unused CMOS NOR input should be tied to logic Low level or 0 .17.The function of a DAC is translating the Digital inputs to the same value of analogoutputs.二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go through if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F,A B C F三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)四、(A) Minimize the logic function expressionF = A·B + AC’ +B’·C+BC’+B’D+BD’+ADE(H+G) （5’）F = A·B + AC’ +B’·C+BC’+B’D+BD’ = A·(B ’C )’ +B’·C+BC’+B’D+BD’= A +B’·C+BC’+B’D+BD’+C ’D (或= A +B’·C+BC’+B’D+BD’+CD ’)= A +B’·C+BD’+C ’D (或= A + BC’+B’D +CD ’)(B) To find the minimum sum of product for F and use NAND-NAND gates to realize it （6’）),,,(Z Y X W F Π(1,3,4,6,9,11,12,14)------3分 F= X ’Z ’+XZ -----2分 =( X ’Z ’+XZ)’’=(( X ’Z ’)’(XZ)’)’ ------1分五、Realize the logic function using one chip of 74LS139 and two NAND gates.（8’）∑=)6,2(),,(C B A F ∑=)3,2,0(),,(E D C GF(A,B,C)=C’∑(1,3) ---- 3分 G(C,D,E)=C’∑(0,2,3) ----3分-六、Design a self-correcting modulo-6 counter with D flip-flops. Write out the excitation equations and output equation. Q2Q1Q0 denote the present states, Q2*Q1*Q0* denote the next states, Z denote the output. The state transition/output table is as following.（10’）Q2Q1Q0Q2*Q1*Q0*Z000 100 0100 110 0110 111 0111 011 0011 001 0001 000 1激励方程式：D2=Q0’（2分，错-2分）D1=Q2 （2分，错-2分）D0=Q1 （2分，错-2分）修改自启动：D2=Q0 +Q2Q1’（1分，错-1分）D1=Q2+Q1Q0’（1分，错-1分）D0=Q1+Q2Q0 （1分，错-1分）输出方程式：Z=Q1’Q0 （1分，错-1分）得分七、Construct a minimal state/output table for a moore sequential machine, that will detect the input sequences: x=101. If x=101 is detected, then Z=1.The input sequences DO NOT overlap one another. The states are denoted with S0~S3.（10’）For example:X：0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 ……Z：0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 ……state/output table八、Please write out the state/output table and the transition/output table and theexcitation/output table of this state machine.（states Q2 Q1=00~11, use the state name A~D ）（10’）Transition/output table State/output table Excitation/output table（4分） （3分） （3分）评分标准：转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
电子科大数字电路期末试题半期测验
电子科大数字电路期末试题半期测验————————————————————————————————作者：————————————————————————————————日期：电子科技大学二零零七至二零零八学年第二学期期中考试“数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分一 二 三 四 五 六 七 八 九 十 合计一、选择填空题（单选、每空2分，共30分）1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8A. ( 375.5 )8B. ( 375.6 )8C. ( 275.5 )8D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) GrayA. ( 11111010 ) GrayB. (00111010 ) GrayC. ( 10111010 )GrayD. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ）A.（011010.100101）2B.（1C.88）16 C.（27.56）10D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ）A. [–A]反=（01101100）B. [A]反=（10010100）C. [-A]原=（01101101）D. [A]原=（00010011）1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ）A ．4个 B. 6个 C. 8个 D. 3个1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。
数电试题册及答案
数电试题册及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是（）。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 以下哪个不是数字电路的特点？（）A. 抗干扰能力强B. 工作速度快C. 体积大D. 功耗低3. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 44. 一个完整的数字系统通常包括以下哪几个部分？（）A. 组合逻辑电路B. 时序逻辑电路C. 存储器D. 所有上述部分5. 以下哪个是数字电路设计中常用的优化方法？（）A. 简化电路B. 增加冗余C. 降低频率D. 增加电源电压6. 在数字电路中，一个基本的逻辑门可以由以下哪种材料实现？（）A. 金属B. 陶瓷C. 半导体D. 塑料7. 以下哪个是数字电路中常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 所有上述类型8. 一个D触发器的输出Q与输入D的关系是（）。
A. Q = ¬ DB. Q = DC. Q = D + 1D. Q = ¬ D + 19. 在数字电路中，同步电路与异步电路的主要区别在于（）。
A. 同步电路使用时钟信号B. 异步电路使用时钟信号C. 同步电路比异步电路更快D. 异步电路比同步电路更稳定10. 以下哪个不是数字电路中常见的存储元件？（）A. 触发器B. 寄存器C. RAMD. 运算放大器答案：1. A2. C3. A4. D5. A6. C7. A8. B9. A 10. D二、简答题（每题10分，共20分）1. 简述数字电路与模拟电路的区别。
答：数字电路主要处理离散的数字信号，具有抗干扰能力强、工作速度快、功耗低等特点。
模拟电路则处理连续变化的模拟信号，通常用于信号放大、滤波等。
数字电路使用二进制逻辑，而模拟电路则使用连续的电压或电流。
2. 解释什么是时序逻辑电路，并给出一个例子。
答：时序逻辑电路是一种包含存储元件（如触发器、寄存器等）的数字电路，其输出不仅取决于当前的输入，还取决于电路的过去状态。
电子科大数字电路,期末试题101102半期考试试卷-答案
电子科技大学二零零九年至二零一零学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期2011年4月23日一二三四五六七八九十总分评卷教师I. To fill the answers in the “( )” (2’ X 19=38)1. [1776 ]8 = ( 3FE )16 = ( 1111111110 )2= ( 1000000001 ) Gray .2. (365)10 = ( 001101100101 )8421BCD＝( 001111001011 ) 2421 BCD.3.Given an 12-bit binary number N. if the integer’s part is 9 bits and the fraction’s part is 3 bits ( N = a8 a7 a6 a5 a4 a3 a2 a1 a0 . a-1 a-2 a-3), then the maximum decimal number it can represent is ( 511.875 ); the smallest non-zero decimal number it can represent is ( 0.125 ).4. If X’s signed-magnitude representation X SM is（110101）2, then it’s 8-bit two’s complement representation X2’s COMP is( 11101011 ) , and (–X)’s 8-bit complement representation (–X) 2’s COMP is ( 00010101 )2 .5. If there are 2011 different states, we need at least ( 11 ) bits binary code to represent them.6.If a positive logic function expression is F=AC’+B’C(D+E)，then the negative logic function expression F = ( (A+C’)(B’+(C+DE)) ).7. A particular Schmitt-trigger inverter has V ILmax = 0.7 V, V IHmin = 2.1 V, V T+= 1.7 V, and V T-= 1.3 V, V OLmax=0.3V, V OHmin=2.7V. Then the DC noise margin in the HIGH state is ( 0.6V ), the hysteresis is ( 0.4V ). 8.The unused CMOS NAND gate input in Fig. 1 should be tied to logic ( 1 ).Fig.1Circuit of problem I-89. If number [ A ] two’s-complement =11011001and [ B] two’s-complement=10011101 , calculate[-A-B ]two’s-complement, [-A+B ]two’s-complement and indicate whether or not overflow occurs.[-A-B ] two’s-complement=[ 10001010 ], overflow: [ yes ][-A+B ] two’s-complement=[ 11000100 ], overflow: [ no ].10.The following logic diagram Fig.2 implements a function of 3-variable with a 74138. The logic function can be expressed as F (A,B,C) = ∑A,B,C ( 0,1,2 ).Fig.2 Circuit of problem I-10II. There is only one correct answer in the following questions.(3’ X 9 = 27)1. Which of the following Boolean equations is NOT correct? ( B )A) A+0=A B) A1 = AC) D)2. Suppose A2’s COMP =（1011），B2’s COMP =（1010），C2’s COMP =（0010）. In the following equations, the most unlikely to produce overflow is（ C ）。
数字电路试题五套(含标准答案)汇总
《数字电子技术》试卷填空(每空1分，共2 5分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56) 10= ( ) 8421BCD2、最基本的门电路是：_____ 、____ 、______ o3、有N个变量组成的最小项有______ 个。
4、基本RS触发器的特征方程为________ -约束条件是__.5、若存储器的容量是256MRAM,该RAM有_______存储单元，有_____ 字，字长____ 位，地址线________ 根o6、用N位移位寄存器构成的扭环形计数器的模是_________ .7、若令JK触发器的J=K=T则构成的触发器为 _______.&如图所示，丫= ______________ o9、如图所示逻辑电路的输出丫= ______________10、已知丫二AB BC ACD，则丫= _____________________________________------ ---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- O11、组合逻辑电路的特点是 _________ 、___________ 与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______ ;还与电路_____________________ 有关。
化简(每小题5分，共20分)1、公式法化简(1)Y= ABC ABC BC BC A(2) Y 二ABC A B C2、用卡诺图法化简下列逻辑函数(1) Y = BCD BC AC D ABD(2) Y m(134,9,11,12,14,15) ' =(5,6,7,13)三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10 分)fl 0四、用74LS161四位二进制计数器实现十进制计数器（15分）P Q AQ B Q C Q D C T 74LS161 LDCPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端；P 、T :计数选通端； G :异步复位端； CP ：时钟控制输入端；L D :同步并置数控制端；C :位输出端；五、某汽车驾驶员培训班结业考试，有三名评判员，其中 A 为主评判员, 评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
(完整版)数字电路的期末试题及答案
数字电路的期末试题一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10 小题，每空 2 分，共20 分）⒈ 当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是：A．与非门及或非门；B ．与门及或门；C．或门及异或门； D ．与门及或非门．（ B ）⒉ 在如下所列 4 种门电路中，与图示非门相等效的电路是：（ B ）⒊ 已知，则函数 F 和H 的关系，应是：（ B ）A．恒等； B ．反演； C ．对偶；D ．不确定．⒋ 若两个逻辑函数恒等，则它们必然具有唯一的：（A）A．真值表； B ．逻辑表达式； C ．电路图； D ．逻辑图形符号．⒌ 一逻辑函数的最小项之和的标准形式，它的特点是：（C）A．项数最少； B ．每个乘积项的变量数最少；C．每个乘积项中，每种变量或其反变量只出现一次；D．每个乘积项相应的数值最小，故名最小项．⒍ 双向数据总线可以采用（ B ）构成。
A．译码器； B ．三态门； C ．与非门； D ．多路选择器．⒎ 在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。
A．译码器； B ．编码器； C ．全加器； D ．寄存器．⒏ 八路数据选择器，其地址输入端（选择控制端）有（ C ）个。
A．8 个 B ．2 个 C ．3 个 D ．4 个⒐ 为将D触发器转换为T 触发器，如图所示电路的虚线框内应是（ D ）。
A．或非门 B ．与非门 C ．异或门 D ．同或门⒑ 为产生周期性矩形波，应当选用（ C ）。
A．施密特触发器 B ．单稳态触发器C．多谐振荡器 D ．译码器、化简下列逻辑函数（每小题 5 分，共10 分）⒈ 用公式法化简逻辑函数：⒉ 用卡诺图法化简逻辑函数：Y（A,B,C,D）= ∑ m（2 ,3,7,8,11,14）给定约束条件为m0+m5+m10+m15 =0三、非客观题（本题两小题，共20 分）⒈ 如图所示为三输入变量的或门和与门的逻辑图。
根据两种不同（见图b），画出Y1、Y 2 的输入波形的波形。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
电子科大数电期末考试样题13
电⼦科⼤数电期末考试样题13I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation，the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have (16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C is activelow.B) A D flip flop is edge triggered and its output will not change until the edge of the controllingCLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CFigure 2III. Analyze the sequential-circuit as shown in Figure 3,D Flip-Flop with asynchronous preset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q2Q1=00, complete the timing diagram for Q2 ,Q1 and Z. [10’]Figure 3激励⽅程: D1=Q2/，D2= Q1转移⽅程：Q1*= D1=Q2/，Q2*=D2= Q1输出⽅程：Z= (CLK+Q2)/IV. Analyze the sequential-circuit as shown below, which contains two 74x163 4-bit binary counter. [15’]1. Write out the logic expression LD_L for U1 and CLR_L for U2.[4’]2. Assume the initial state is 310, write out the state sequence for the circuit. [8’]3. Describe the modulus for the circuit. [3’]1. LD_L=Q 3/,CLR_L=(Q 5Q 4Q 3)/2. 状态序列：⼗六进制数表⽰：03,...08,13,...18,23,...28,33,...38,03, (08)或⼗进制数表⽰：3,…8,19,…24,35,…40,51,…56,3,…8[8’]3. m=24V . Design a sequence signal generator with self-correcting to generate a serial output sequence of 101100, using a 74x194 and a 74x151.[15’] 1. List the transition table .[4’] 2. Write out the canonical sum of feedbackfunction LIN.[[4’] 3. Draw the circuit diagram.[7’]1. 转移表2. 反馈函数LIN=D 0=∑m (0,2,4,5)3. 电路图。
电子技术期末复习题答案
电子技术期末复习题答案一、单项选择题1. 在数字电路中，逻辑“与”操作的真值表中，只有当所有输入都为1时，输出才为1。
A. 正确B. 错误答案：A2. 晶体三极管工作在放大状态时，其发射结和集电结的偏置情况是：A. 发射结正偏，集电结反偏B. 发射结反偏，集电结正偏C. 发射结正偏，集电结正偏D. 发射结反偏，集电结反偏答案：A3. 在模拟电路中，运算放大器的虚短和虚断概念是指：A. 输入端电压相等，输入电流为零B. 输入端电压不相等，输入电流为零C. 输入端电压相等，输入电流不为零D. 输入端电压不相等，输入电流不为零答案：A二、填空题1. 逻辑门电路中，非门的输出与输入的关系是________。
答案：逻辑反相2. 在数字电路中，触发器的________状态是其稳定工作的基础。
答案：双稳态3. 晶体三极管的放大作用是通过改变________来实现的。
答案：集电极电流三、简答题1. 简述数字电路中D触发器的功能。
答案：D触发器是一种具有两个稳定状态的双稳态电路，其输出状态由输入端D和时钟信号共同决定，常用于存储和传递数字信号。
2. 说明模拟电路中负反馈的作用。
答案：负反馈在模拟电路中可以稳定放大器的增益，减少非线性失真，提高电路的稳定性和可靠性。
四、计算题1. 已知一个共发射极放大电路，其静态工作点为Ic=2mA，β=100，求集电极电阻Rc的值。
答案：首先根据欧姆定律计算集电极电压Vc，然后根据集电极电流Ic和电压Vc计算Rc的值。
2. 对于一个由两个非门组成的反相器，若输入电压为5V，求输出电压。
答案：由于非门电路的输出与输入逻辑反相，且输出电压通常接近电源电压或地电压，因此输出电压接近0V。
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
电子科技大学模电期末0506A题&答案
………密………封………线………以………内………答………题………无………效……电子科技大学二零零 五 至二零零 六 学年第 一 学期期 末 考试模拟电路基础 课程考试题 A 卷 （ 120 分钟） 考试形式： 开卷 考试日期 2006 年 1月 12 日课程成绩构成：平时 10 分， 期中 30 分， 实验 0 分， 期末 60分1．（8答：（2（2（22．（3答：（1（13．（34．（6f 。
3．直流平衡电阻R p若图中集成运算放大器的电压增益为A o ，带宽为f BW 。
试求：4．带宽BWf ′………密………封………线………以………内………答………题………无………效……si R 阻oR图2解：22()4( 1.5)D GS T GS k V V V I =−=−————————————（1分）………密………封………线………以………内………答………题………无………效……28.90.7512R VV I R I GS DD D s D R R =−=−+——————（1分） 7.97, 2.91DGSmA V V I——————————————－—（2分）gRi RBEV =b R 1． 2．解：1. 3cc R T RV e 、、D、、z 构成固定VBE的恒流源——————————（2分）2. 36B EE Z V V V V =−+=−———————————————————（1分）………密………封………线………以………内………答………题………无………效……30.13V V V B BE EEImA E R e −−——————————————（1分）110.0523E II I mA E E ≈=————————————————（1分）1． 2． 3．解：1.由57R R 、构成直流负反馈，稳定静态工作点————————————————（2分）由462C R R 、、构成交流电压串联负反馈，提高输入电阻，稳定输出电压————（3分）………密………封………线………以………内………答………题………无………效……2. 244122v v R R R o o A vf v v R R i f +=≈==+————————————————（2分） 3．去掉上述交流反馈支路44C R 、以及6C ———————————————————（1分）A。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学二零零五至二零零六学年第二学期期中考试“数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2006年4月22日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分一、填空题（每空1分，共15分）1、( 323 )10 =( 101000011 ) 22、(0. 4375 )10 =( 0.0111 ) 23、(1101．0011) 2 = ( 13.1875 )104、（FD ．A ）16 = ( 11110000.1010 ) 2= ( 360.50 )85、( 4531 )10 = ( 0100 0101 0011 0001 ) 8421BCD 。
6、写出与下列十进制数对应的8-bit 原码(signed-magnitude)，补码(two ’s-complement)和反码 (one ’s-complement)表达：7、已知二进制数 A = 10110100，对应的格雷码（GRAY CODE ）表达为（ 1110 1110 ） 8、与非逻辑门电路的未用输入端应接在（ 高电平或某一个输入信号端 ）上。
9、已知二进制数 A 的补码为：[A]补= 10110100，求 [-A]补=( 01001100 )二、填空题（每空3分，共30分）1、已知一个函数的积之和（与或式, The sum of productions ）列表表达式为 F =∑ABC （1，4，5，6，7），问与其对应的最简积之和表达式为：F =（ A + B ’C ）。
2、对于按照逻辑式 F AC BC '=+ 实现的电路，存在静态（ 1 ）型冒险。
3、四变量逻辑函数F = ∑ABCD (2,4,5,7,9,14)的反函数 F ’=∏ABCD ( 2,4,5,7,9,14 )。
4、已知带符号的二进制数 X1 = +1110 ，X2 = -1011，求以下的表达，并要求字长为8位。
[X2-X1]补 =（ 1110 0111 ）5、已知一个逻辑函数为 F=(A + (BC)’+ (D+E)’)’+AD ，则它的反函数最简积之和表达式为：F ’==( A ’B ’+A ’C ’+D ’E ’+AD ’ )。
6、八路复用器如图所示，该电路实现的逻辑函数F =( ∑XYZ ( 1,2,4, 7) ) =( X ⊕Y ⊕Z )。
7、由四个变量构成的最小项 m i 、m j 及最大项 M i 、M j ，且i ≠ j 。
最大项M i 、M j 之和是( “1” )；最小项 m i 、m j 之积是( “ 0”)。
8、正逻辑的与门对于负逻辑而言，则是（ 或 ）门。
9、已知74LS 系列的V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , 则高电平直流噪声容限是（ 0.7 V ）。
三、判断题（每小题1分，共5分）（下列各题正确者在题前括号内画“√”，错误者打“×”）1、格雷码具有任何相邻码只有一位码元不同的特性。
（ √ ）2、在逻辑或非运算的情况下，只要有输入为0时，输出就为1。
（ × ）3、以标准和形式构成的逻辑电路中必然存在静态冒险。
（ × ）4、利用输入无关项，有可能使电路结构得到简化。
（ √ ）5、卡诺图(Karnaugh Map )中奇异1单元的数量决定了最简和电路中与门的个数。
（ × ）四、选择题（每题4分，共20分）1）、用卡诺图(Karnaugh Map )求下列逻辑函数F =)15,4(d )13,9,8,7,6,5,1(ZY,X,W,+∑的最简和之积表达式（或与表达式）是（ B ）A) F= W’X + Y’Z + WX’Y’B) F= (W + X’ + Z)(W + X + Z)(X + Y’)C) F= W’XY + Y’Z + WX’Y’D) F=(W + X’ + Z)(W’ +Y’)(W + X + Z)(X + Y’)2）、已知逻辑函数为：F =(((A +B)’ + C’ )’ + D)’, 在下面的四张真值表F I、F II、F III、F IV 中，符合上述要求的真值表是（F III）。
3）、逻辑函数F1 = ∑ABCD(2,4,5,7,9,14) 和F2 = ∏ABCD(1,6,8,10,11,13) 之间满足（对偶）关系。
A) 对偶B) 相等C) 香农展开D) 反演4）、设X,Y均为4-bit二进制数，X是一个逻辑电路的输入，Y是该电路的输出。
电路满足以下要求：输入X是8421BCD 码，输出Y 为余三码。
在下面的四张真值表输出I、输出II、输出III、输出IV中，符合上述要求的真值表是（输出III）。
输入输出I 输出II 输出III 输出IV X3 X2 X1 X0 Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 1 1 0 0 1 0 0 1 1 1 0 1 0 1 1 1 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 D D D D D D D D D D D D D D D D 1 0 1 1 D D D D D D D D D D D D D D D D 1 1 0 0 D D D D D D D D D D D D D D D D 1 1 0 1 D D D D D D D D D D D D D D D D 1 1 1 0 D D D D D D D D D D D D D D D D 1 1 1 1 DD DD DD DD DD DD DD DD5）、已知某组合逻辑电路的输入波形A ，B ，C 和输出波形F 如下图所示。
问该电路的标准和表达式是（ D ）。
A. (),,1,3,5,7A B C ∑B. (),,0,2,4,6A B C ∑C. (),,2,3,5,7A B C ∑D. (),,1,2,4,7A B C ∑分析、设计题部分：五、 电路图如下所示，试完成下述工作：1） 写出电路对应的输出逻辑函数Y 的最简积之和表达式（与或表达式）；(4 分) 2） 判定图示电路在何种输入情况下有静态冒险问题。
(6分)1) Y=ABC+AB ’CD+ABC ’D+BCD ① = ABC+ABD+BCD+ACD ② 只写出式①得2分；写出式②得满分（4分）；错扣3分。
2） 当A = C = D =“ 1”，B 变化；或当A = B = D =“ 1”，C 变化时， 图示电路存在静态“ 1”冒险问题。
判断出有静态冒险问题得2分，并正确给出两个变化条件得4分；直接正确给出两个变化条件得6分；直接给出两个变化条件但均不正确得2分；正确一个得4分。
六、请设计一个四输入多数表决电路：当4个输入端有3个或3个以上为1时，输出1，否则输出0；要求只采用与非门实现；画出电路图。
(10分)F=X3X2X0+X3X2X1+X2X1X0+X3X1X0 (A) =( ( X3X2X0)’ (X3X2X1)’ (X2X1X0)’ (X3X1X0)’ )’ (B)① 正确写出真值表 得4分真值表错一行扣一分，4分扣完为止。
② 以写出的真值表为准，正确得出逻辑函数表达式(B)得4分，逻辑函数表达式错一处扣一分，4分扣完为止。
③ 以得出逻辑函数表达式为准，画电路图，正确的2分， 错误得0分。
七、采用一片数据选择器74X151和必要的反相器设计一个组合电路。
输入为A3、A2、A1、A0的二进制数，当A3、A2、A1、A0的等效十进制数能被3整除时，输出F=1，否则F=0。
要求画出逻辑电路连接图。
(10分)X3 X2 X1 X0 F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 10 0 1 1 00 0 1 1 11 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 00 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1电路真值表X3 X2 X1 X0 F 0 0 0 0 10 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 00 1 1 0 1F=∑X3X2X1X0(0,3,6,9,12,15)= (X3’X2’X1’ + X3’X2X1 + X3X2X1’)X0’ +(X3’X2’X1 + X3X2’X1’ + X3X2X1)X0=(X3’X2’X0’ + X3X2’X0 + X3X2X0’) X1’ + (X3’X2’X0 + X3’X2X0’ + X3X2X0) X1=(X3’ X1’X0’ + X3’X1X0 + X3X1’X0) X2’+(X3’X1X0’ + X3X1’X0’ + X3X1X0) X2=(X2’X1’X0’ + X2’X1X0 + X2X1X0’ ) X3’+(X2’X1’X0 + X2X1’X0’ + X2X1X0) X3直接给出正确电路图得满分。
电路图有错误，无设计细节，扣8分；电路图有错误，有设计细节：真值表正确，得4分；函数关系推到正确得4分。
1．两辆汽车并排在平直的公路上，甲车内一个人看见窗外的树木向东移动．乙车内一个人发现甲车没有运动，如以大地为参照物，上述事实说明（）A．甲车向西运动乙车不动B．乙车向西运动甲车不动C．甲车向西运动，乙车向东运动D．甲乙两车以相同速度同时向西运动2．关于质点，下列说法是否正确（）A．质点是指一个很小的物体B．行驶中汽车的车轮在研究汽车的运动时C．无论物体的大小，在机械运动中都可以看作质点D．质点是对物体的科学抽象3．关于位移和路程，下列说法中正确的是（）A．物体位移大小不同，路程一定不同B．物体通过的路程不相等，但位移可能相同C．物体通过了一段路程，其位移不可能为零D．以上说法都不对4．一个小球从4m高处落下，被地面弹回，在1m高处被接住，则小球在整个过程中（）A．位移是5m B．路程是5m C．位移大小是3m D．以上均不对5．下列说法中正确的是（）A．匀速运动就是匀速直线运动B．对于匀速直线运动来说，路程就是位移C．物体的位移越大，平均速度一定越大D．物体在某段时间内的平均速度越大，在其间任一时刻的瞬时速度也一定越大6．关于速度的说法正确的是（）A．速度与位移成正比B ．平均速率等于平均速度的大小C ．匀速直线运动任何一段时间内的平均速度等于任一点的瞬时速度D ．瞬时速度就是运动物体在一段较短时间内的平均速度 7．物体沿一条直线运动，下列说法正确的是（）A ．物体在某时刻的速度为3m/s ，则物体在1s 内一定走3mB ．物体在某1s 内的平均速度是3m/s ，则物体在这1s 内的位移一定是3mC ．物体在某段时间内的平均速度是3m/s ，则物体在1s 内的位移一定是3mD ．物体在发生某段位移过程中的平均速度是3m/s ，则物体在这段位移的一半时的速度一定是3m/s 8．关于平均速度的下列说法中，物理含义正确的是（）A ．汽车在出发后10s 内的平均速度是5m/sB ．汽车在某段时间内的平均速度是5m/s ，表示汽车在这段时间的每1s 内的位移都是5mC ．汽车经过两路标之间的平均速度是5m/sD ．汽车在某段时间内的平均速度都等于它的初速度与末速度之和的一半9．火车以76km/h 的速度经过某一段路，子弹以600m ／s 的速度从枪口射出，则（） A ．76km/h 是平均速度 B ．76km/h 是瞬时速度 C ．600m/s 是瞬时速度 D ．600m/s 是平均速度 10．下列说法中正确的是（）A ．在匀速直线运动中，v 跟s 成正比，跟t 成反比B ．在匀速直线运动中，各段时间内的平均速度都相等C ．物体在1s 内通过的位移与1s 的比值叫做这1s 的即时速度D ．在直线运动中，某段时间内的位移的大小不一定等于这段时间通过的路程11．某人沿直线做单方向运动，由A 到B 的速度为1v ，由B 到C 的速度为2v ，若BC AB =，则这全过程的平均速度是（）A ．2/)(21v v -B ．2/)(21v v +C ．)/()(2121v v v v +-D ．)/(22121v v v v +12．如图是A 、B 两物体运动的速度图象，则下列说法正确的是（）A ．物体A 的运动是以10m/s 的速度匀速运动。