《计数器设计》课件

2019/8/16
3
4 Step 3: 选定触发器，写出触发器转换表
输出变换
触发器输入
QN
QN+1
J
K
0 →0
0
X
0 →1
1
X
1 →0
X
1
1 →1
X
0
PRESENT STATE Q2 Q1 Q0
000 001 011 010 110 111 101 100
NEXT→STATE
Q2 Q1 Q0
001 011 010 110 111 101 100 000
Z Q3n Q2n
如果选择D 触发器
与D触发器的特性方程的形式一致。
16
完成电路设计-方法二，选用JK触发器
Q3n1 Q2n Q2n1 Q1n Q1n1 Q3n
Z Q3n Q2n
Q1n1 Q3n Q2nQ1n
changed
Q3n1 Q2n Q2n (Q3n Q3n ) Q2n Q3n Q2nQ3n Q2n1 Q1n Q1n (Q2n Q2n ) Q1n Q2n Q1nQ2n Q1n1 Q3n Q2nQ1n Q3n (Q1n Q1n ) Q2nQ1n
J1 K1 1 J0 1, K0 Q2 Q2n1 Q1n Q2n Q1nQ2n
PRESENT STATE Q2 Q1 Q0
有效 态
001 010 101
111
无效状 0 0 0
态
011
100
110
NEXT STATE Q2 Q1 Q0
010
000 状态时
Q n 1 0
1
J1 K1 1
J 0 1, K 0 Q 2
2019/8/16
10
根据逻辑表达式画出逻辑电路
J 2 K 2 Q1
J1 K1 1
J 0 1, K 0 Q 2
2019/8/16
11
检查自启动
Qn1 J Qn KQn
Q n1 0

Q0n

Q2nQ0n
J2 K2 Q1 Q1n1 Q1n
第 8 章 计数器
时序逻辑电路的基本概念
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决于当 时的输入信号，还与电路的原状态有关。
时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
时序逻辑电路的设计方法
计数器的实现步骤
1、确定计数器时序并绘制状态图。 2、次态表。从状态图推导次态表。 3、触发器转换表。给出每个转换所需要的触发器输入，转 换表与所选触发器类型有关。 4、根据转换表写出触发器输入的卡诺图，每个触发器的输 入都有一个卡诺图。 5、根据卡诺图写出触发器输入的逻辑表达式，画出逻辑电 路图。
C1 0.001uF
V1 100 Hz 5V
U6 A ND2
CK
GND
U7
U4 NOT
U3
SET
J
Q
U8
7A
OA 13
1B
OB 12
2C
OC 11
6D
OD 10
OE 9
3 ~LT
OF 15
5 ~RBI
OG 14
4 ~BI/RBO
74LS48N
AB CDE FG
K ~Q RESET
JK_FF_NEGSR
2019/8/16
5
J 和 K 输入卡诺图
Step 5根据卡诺图写出各触发器 输入逻辑表达式
J 2 Q1Q0 K2 Q1Q0
J1 Q2Q0 K1 Q2Q0
J0 Q2Q1 Q2Q1 K0 Q2Q1 Q2Q1
2019/8/16
6
Step 6: 计数器电路实现
J 2 Q1Q0 K2 Q1Q0
Z
Q3n1 Q2n 即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n1 Q1n
Q2n+1(010)=0 ， Q2n+1(101)=1 010
101
Q1n1 Q3n
Q1n+1(010)=1 ， Q1n+1(101)=0
Z Q3n Q2n
自启动失败, 改变 Q1:
Q1n1 Q3n Q2nQ1n
2
计数器设计实例
设计一个3-位格雷码计数器. Step 1:作出状态图（确定输入变量和输出变量）
初始状态
Step 2: 从状态图推导次态表
PRESENT STATE Q2 Q1 Q0
000 001 011 010 110 111 101 100
NEXT STATE Q2 Q1 Q0
001 011 010 110 111 101 100 000
Q0 从 0变到1
表8-9看出必须 J0=1, K0=X
Q1 保持在0 state. 表8-9看出必须 J1=0, K1=X
Step 4: JK值写入卡诺图
根据次态表给出各触发器次态卡诺图
0
X
对于状态010 次态110，要求 J0=0, K0=X
J1=X, K1=0
J2=1, K2=X
直到把所有状态考虑完…
需要检查是否能自启动
2019/8/16
8
从状态图写出次态表
PRESENT STATE Q2 Q1 Q0
有效 状态
001 010 101
111
无效状 0 0 0
态
011
100
110
NEXT STATE Q2 Q1 Q0
010 101 111 001
还不知道
2019/8/16
次态表
Qn Qn+1 J K 000 011 101 110
从001 状态 J0=X, K0=1 J1=1, K1=X J2=0, K2=X
持续这个过程，确定 每个状态变换的触发 器输入.
9
所有 J, K 输入的卡诺图
根据卡诺图写出各触发器输 入逻辑表达式
001 状态 J0=X, K0=1 J1=1, K1=X J2=0, K2=X
无效状态放X
J 2 K 2 Q1
100
状态时
Q n 1 0

1
0

1
Q1n1 1
Q n 1 2

0
1
1
12
设计一个模6的同步计数器，计数规则为逢六进一，产生一 个进位输出
1
建立原始状态图
这个例子用另外一种设计 方法.
2 状态分配 二进制状态。 状态图
CP Q3n 00 10 20 31 41 51
Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 10 0 1 0 1 10 1 1 1 1 10 1 1 1 1 00 1 0 1 0 00 0 0 0 0 01
Q3Q2
Q1
00 01 11 10
Q3Q2
Q1
00 01 11 10
0
0 1 0
0
0 0 0
1
0 1 1
Q3n+1
Q3Q2
Q1
00 01 11 10
0
1 0 0
1
1 1 1
Q2n+1
Q3Q2
Q1
00 01 11 10
0
0wk.baidu.com0 1
1
1 1 0
Q1n+1
1
0 0 0
Z
2019/8/16
14
化简和自启动检查
Q3Q2
Q3Q2
Q3Q2
Q3Q2
Q1
00 01 11 10 Q1
00 01 11 10 Q1
00 01 11 10 Q1
00 01 11 10
0
0 1 0
0
0 0 0
0
1 0 0
0
0 0 1
1
0 1 1
1
1 1 1
1
1 1 0
1
0 0 0
Q3n+1
Q2n+1
Q1n+1
0
1
101 111 001
Q1n1 1
Q n 1 2

0

0

0
011 状态时
011 100 111
Q n1 0

0

0

0
Q1n1 0
Q n 1 2
1
0
1
0 0 1 有效态
110 状态时，代入逻辑表达式，
求出次态,
Q n 1 0

1
0
1
Q n 1 2

0

0

0
Q1n1 0
17
Q3n Q1n Q3nQ1n Q2nQ1n Q3n Q1n (Q3n Q2n )Q1n
不化简，以便使之与JK触发器的特性方程的形式一致。
VCC 5V
R1 180
U1
SET
J
Q
K
~Q
RESET
JK_FF_NEGSR
U5 NOT
U2
SET
J
Q
K
~Q
RESET
JK_FF_NEGSR
J1 Q2Q0 K1 Q2Q0
J0 Q2Q1 Q2Q1 K0 Q2Q1 Q2Q1
2019/8/16
7
计数器设计实例2
设计一个不规则计数的计数器，使用J-K触发器.
首先，确定需要多少个触发器?
3
多少个有效状态?
4
多少个无效状态，在设计里可以 看作无关态?
000, 011, 100, and 110
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1
明显的, 能够自启动
011
15
完成电路设计-方法一，选用D触发器
Q3n1 Q2n Q2n1 Q1n Q1n1 Q3n
Q1n1 Q3n Q2nQ1n
改变
D3 Q2 D2 Q1
D1 Q3 Q Q 2 1 Q3Q2Q1
输出 1
2019/8/16
13
根据状态表构建Qn+1 和输出Z的卡诺图
CP Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 Z 0 0 0 0 0 0 10 1 0 0 1 0 1 10 2 0 1 1 1 1 10 3 1 1 1 1 1 00 4 1 1 0 1 0 00 5 1 0 0 0 0 01