数字钟-的设计与实现-数字电路的样板

合集下载

[数电课程设计数字电子时钟的实现] 电子时钟课程设计

[数电课程设计数字电子时钟的实现] 电子时钟课程设计课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。

诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。

功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。

从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。

通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。

通过仿真过程也进一步学会了Multisim7的使用方法与注意事项。

本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。

由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。

关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述············································3第2章课程设计任务及要求·······························42.1设计任务············································42.2设计要求············································4第3章系统设计··········································63.1方案论证············································63.2系统设计············································63.2.1结构框图及说明·································63.2.2系统原理图及工作原理···························73.3单元电路设计········································83.3.1单元电路工作原理·······························83.3.2元件参数选择···································14第4章软件仿真·········································154.1仿真电路图··········································154.2仿真过程············································164.3仿真结果············································16第5章安装调试··········································175.1安装调试过程········································175.2故障分析············································17第6章结论···············································18第7章使用仪器设备清单··································19参考文献·················································19收获、体会和建议·········································20第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。

vhdl数字电子钟的设计与实现

基于VHDL数字电子钟的设计与实现摘要：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。

在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。

关键词：电子钟；门电路及单次按键；琴键开关目录第一章引言----------------------------------------------------------------11.1 课题的背景、目的------------------------------------------11.2 课程设计的内容------------------------------------------1 第二章EDA与VHDL简介--------------------------------------------------22.1 EDA的介绍---------------------------------------------22.2 VHDL的介绍--------------------------------------------32.2.1 VHDL的用途与优点-----------------------------------------------------------------32.2.2 VHDL的主要特点----------------------------------------------------------------------2.2.3 用VHDL语言开发的流程------------------------------------------------------------ 第三章数字电子钟的设计方案------------------------------------------63.1秒脉冲发生器--------------------------------------------73.2可调时钟模块--------------------------------------------83.3校正电路------------------------------------------------83.4闹铃功能------------------------------------------------103.5日历系统------------------------------------------------11 第四章结束语---------------------------------------------------------------134.1致谢----------------------------------------------------144.2参考文献------------------------------------------------151引言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。

数字电路设计数字钟的设计与制作

数字电子技术课程设计报告题目：数字钟的设计与制作学年：03－04 学期：短学期专业：通信技术班级： 022学号：姓名：陶方静指导教师及职称：钱裕禄讲师时间：2004年6月25日—2004年7月9日浙江万里学院电子信息学院一设计目的1 进一不了解组合逻辑电路和时序电路。

2 熟悉数字钟的组成以及工作原理。

3 熟悉集成电路的引脚安排，如何在实验箱上接线，接线时应注意什么。

二设计要求1设计指标（1）时间以24小时为一个周期；（2）显示时、分、秒；（3）具有较时功能，可以分别对时及分进行单独较时，使其校正到标准时间；（4）计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；（5）为了保证计时的稳定及准确须由晶体振荡器提供标准时间基准信号；2设计要求（1）画出电路原理图（或仿真电路图）；（2）元器件及参数选择；（3）电路仿真与调试；（4）PCB文件生成与打印输出；（5）在面包板上安装此线路并进行调试；3制作要求自行装配和调试，并能发现问题和解决问题。

4 编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

5答辩在规定的时间内，完成叙述并回答提问。

三工作原理1 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图 3—1所示为数字钟的一般构成框图。

图3—1 数字种组成框图⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器分频器电路将32769Hz的高频方波信号经32768（215）次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

数电课设--数字钟的设计

数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。

本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。

关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。

本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。

二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。

数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。

三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。

下面分别进行介绍。

（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。

其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。

计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。

时间调整功能通常是通过8255接口芯片实现。

（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。

四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。

2. 设计好数字钟的原理图，并选择适合的元件进行接线。

3. 进行电路调试和测试，对电路进行稳定性测试等。

数字钟系统电路的设计方案与仿真分析

数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。

数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。

文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。

1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。

振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。

其总体结构图，如图1 所示。

2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。

此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。

2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。

在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。

通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。

如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。

数字电路课程设计--数字时钟

《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。

由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。

通过采用各种集成数字芯片搭建电路来实现相应的功能。

具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。

该电路具有计时和校时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！一、系统结构。

（1）功能。

此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。

（2）系统框图。

系统方框图1（3）系统组成。

1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。

2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。

3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。

4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。

5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。

本次选用的是共阴型的CD4511。

二、各部分电路原理。

1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。

最终如图3接口就输出矩形波，而形成的秒脉冲。

基于数字电路的数字时钟设计报告

题目二：设计一个多功能数字电子钟一、设计课题：多功能数字电子钟时间：19周整周〔2021.6.27~7.1〕地点：学院数电实验室；二、设计目的:1.培养学生设计、调试常用数字电路系统的能力；2.提高学生应用计数器功能扩展、级联方法的能力；3.提高学生对计数、译码、显示系统的设计能力。

三、设计要求：1.准确计时，数字显示时、分；2.小时的计时要求12，分的计时要求为60；3.能够校正时间。

四、设计框图及其原理分析： 1. 数字钟的系统框图：说明：框图中的脉冲模块由555及一些电阻、电容构成多谐振荡电路产生秒脉冲；显示译码模块由共阴数码管和显示译码器74LS48构成；时、分电路模块由74LS160、74LS11、74LS10分别构成12和60进制计数器；12、24小时切换电路由二选一数据选择器74LS157及小时电路模块构成；校时电路由秒脉冲及单译码驱动译码驱动译码驱动译码驱动时十位时个位分十位分个位脉冲12、24小时切换电路〔拓展〕时调分调刀双掷开关构成。

2.原理分析：a、脉冲电路：脉冲电路由555及电阻15K、68K ，电容10nF、10uF构成如图S1所示的多谐振荡电路。

其工作原理是：电路刚开始通电时，电容C1两端电压不能突变，2脚为低电平，电路置位，3脚输出高电平，7脚被悬空，此时VCC通过R2、R3对C1充电，当充电时间到达t1=〔R2+R3〕*C1*ln2，6脚电压到达2VCC/3，电路复位，3脚输出低电平，同时555内部放电晶体管导通，使7脚也为低电平，C1通过R3向7脚放电，当放电时间为t2=R3*C1*ln2, 此时2脚电位下降到VCC/3，电路置位，3脚输出高电平，7脚被悬空，C1又被充电，如此周而复始。

〔脉宽Tw=〔R2+2*R3〕C1*ln2〕图S1b、显示译码电路：此局部电路由共阴数码管及显示译码器74LS48构成如图S2所示。

图S2由74LS48的功能表可知：D 、C 、B 、A 是BCD 码输入信号。

多功能数字钟电路设计

多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。

可以使用七段显示器来显示数字。

2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。

3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。

4.日历功能：设计一个日历功能，可以显示当前的日期和星期。

5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。

6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。

7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。

8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。

这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。

数字钟电路的设计与制作

数字钟电路的设计与制作数字钟电路是一种常见的电子设计，它可以非常简单地显示出当前的时间，这种钟可以用在家庭和商业中，也可以放在公共场所和办公室中。

数字钟电路的设计和制作需要一定的电子知识和技术，下面将详细介绍数字钟电路的设计和制作过程。

数字钟电路的设计需要考虑多个方面，包括时钟芯片、显示屏、电源和按键等。

首先是时钟芯片的选择，这个芯片的作用是提供精确的时间数据，数字钟电路使用的最常见的时钟芯片是DS1307。

DS1307是一个非常好用的实时时钟芯片，它通过I2C接口和单片机通信，可以提供年、月、日、时、分、秒和星期等信息。

在使用DS1307芯片时需要注意时钟芯片的连接，要保证它的供电和通信正确连接，这可以通过查看数据手册来设置。

其次是显示屏的选择，数字钟电路通常使用7段数码管来显示时间信息，这种显示屏可以显示数字、字母和符号。

选择显示屏时需要考虑它的亮度、大小和功耗等因素，在选择的时候应该评估这些因素以确保选择了合适的显示屏。

电源是数字钟电路不可缺少的组成部分，数字钟电路通常使用直流电源供电，供电电压通常在3V到5V之间。

数字钟电路的功耗很低，只需要很少的电能，所以可以选择很小的电源，例如小型锂电池、太阳能电池等。

最后是按键，数字钟电路通常需要设置按键来调整时间和日期等参数，因此需要选择合适的按键来保证操作的方便和舒适。

数字钟电路的制作需要打印电路板、焊接元件和编程单片机等步骤。

首先是打印电路板，电路板是数字钟电路的核心部分，需要按照设计图纸打印出所需的电路板。

打印电路板的过程需要注意先清洗电路板，然后使用特殊的UV光照射设备将设计图纸转移到电路板上面。

其次是焊接元件，数字钟电路需要焊接多个元件，包括时钟芯片、显示屏、按键和电容等。

焊接之前需要将元件按照设计图纸的要求放置电路板上面，并使用焊锡将元件固定在电路板上面。

最后是单片机编程，数字钟电路使用单片机来控制时钟芯片、处理输入信息和显示时间等功能。

多功能数字钟电路的设计与制作定稿版

多功能数字钟电路的设计与制作HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。

二、方案设计与论证1．数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。

振荡器产生的1Hz的方波，作为秒信号。

秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。

“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。

所有计时结果由七段数码管显示器显示。

用4个与非门构成调时电路，通过改变方波的频率，进行调时。

最后用与非门和发光二极管构成整点显示部分。

2．总体结构框图如下：图14 总体框图三、单元电路设计与参数计算 1．脉冲产生电路图15 晶振振荡器原理图图16 555定时器脉冲产生电路原理图振荡器可由晶振组成(如图15)，也可以由555定时器组成。

图16是由555定时器构成的1HZ 的自激振荡器，其原理是：第一暂态2、6端电位为Vcc 31，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。

当上升至大于Vcc 32时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至Vcc 31时，输出高电平，以此循环。

根据公式CR R f )2(43.121+≈得，此时频率为0.991。

图17 555定时器波形关系图18 555定时器产生1Hz 方波原理图2．时间计数电路图19 74LS161引脚图1 1 C 1 R C2 RO74LS161功能表来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。

数字电路实验数字时钟的设计

数字电子钟
一、实验目的
1.进一步熟悉各种进制计数器的功能及使用。

2.掌握译码显示电路的应用。

3.熟悉基本芯片的内部结构及应用。

4.熟悉数字电子钟的安装与调试。

二、设计原理
某数字电子钟的原理方框图如图1所示，该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。

三、实现原理
1、脉冲发生及分频电路
2、译码驱动
3、时分秒计数器
秒、分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采用十进制计数器74LS390来实现。

74LS390内部结构
3.校时电路
数字电子钟启动后，每当显示与实际时间不符时，需要根据标准时间进行校时。

简单有效的校时电路如图所示。

5V
注：开关在上为正常工作状态, 开关在下为校时状态。

课程设计---基于Verilog HDL数字时钟设计与实现

课程设计---基于Verilog HDL数字时钟设
计与实现
简介
本课程设计旨在通过使用Verilog硬件描述语言（HDL）设计和实现数字时钟。

学生将研究如何使用Verilog语言来描述数字电路，并将其应用于设计和实现一个简单的数字时钟电路。

设计目标
- 研究使用Verilog HDL来描述和设计数字电路
- 实现一个简单的数字时钟电路
- 熟悉数字时钟的工作原理和设计流程
实施步骤
1. 了解数字时钟的原理和工作方式
2. 研究Verilog HDL语言的基本语法和使用方法
3. 设计并实现时钟的各个功能模块，如时钟显示模块、时钟计数模块等
4. 使用仿真工具验证设计的正确性
5. 进行实际的硬件验证，将设计烧录到FPGA开发板上并进行测试
实验要求
1. 设计的数字时钟应具备基本的时分秒显示功能
2. 时钟应具备可调节的时间设置功能
3. 需要使用FPGA开发板进行实际硬件验证
4. 实验报告应包含设计原理、设计流程、仿真结果和实际硬件验证结果
参考资料
1. Verilog HDL教程
2. FPGA开发板用户手册
3. 相关学术论文和文献
以上为课程设计---基于Verilog HDL数字时钟设计与实现的文档简介。

本课程设计将帮助学生学习Verilog HDL语言并应用于设计和实现数字时钟电路。

数字电路设计数字钟实验设计报告

数字钟实验设计报告数字钟设计一设计任务1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“24翻1”，分和秒的计时要求为60进位；2.扩展功能：校时、正点报时及闹时功能；二电路工作原理及分析数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。

数字钟的基本逻辑功能框图图1 数字钟的基本逻辑功能框图振荡器的设计振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟的准确程度。

通常选用石英晶体构成振荡器电路。

一般来说，振荡的频率越高，计时精度越高。

如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。

当Vc下降到Vcc/3时，vo翻转为高电平。

电容C1放电所需时间为tpL=R2ln2≈当放电结束时，T截止，Vcc将通过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需的时间为tpH=(R1+R2)C1ln2≈(R1+R2)C当Vc 上升到2Vcc/3 时，电路又翻转为低电平。

如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。

其振荡频率为f=1/(tpL+tpH) ≈[(R1+2R2)C]振荡周期：T=T1+T2=(R1+2R2)C1In2 得R1+2R2=T/C1In2=故选定R1=,R2=图2 555振荡器（图中R1，R2值不为实际值）图3 555振荡器产生的波形时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。

校时电路通过开关，触发器，逻辑门组成的校时电路来校时。

多功能数字钟电路设计指导书及仿真图

课题一数字电子钟逻辑电路设计一、简述数字电了钟是•种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示宜观、无机械传动装置等优点，因而得到了广泛的应用。

小到人们日常生活中的电f•手农，大到车站、码头、机场等公共场所的大型数显电了钟。

数字电了钟的电路组成方框图如图所示。

显示器显示器显示器显示器译码器译码器译码器译码器7进制周24进制时60进制分60进制秒计数器计数器计数器计数日时分秒1H分频晶体振荡单次或连续脉冲图敌字电子钟框图由图可见，数字电了钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器：校时电路: 六十进制秒、分计数器，二十四进制(或十二进制)计时计数器：秒、分、时的译码显示部分等。

二、设计任务和要求用中、小规模集成电路设计•台能显示日、时、分、秒的数字电了•钟，要求如下：1.由晶振电路产生1Hz标准秒信号。

2.秒、分为00、59六十进制计数器。

3.时为00〜23二十四进制计数器。

4.周显示从1〜日为七进制计数器。

可手动校时：能分别进行秒、分、时、日的校时。

只要将开关置于手动位置，可分别对5・秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

6.整点报时。

整点报时电路要求在每个整点前呜叫五次低音(500Hz),整点时再呜叫•次高音(1000Hz)o三.可选用器材1.通用实验底板2.直流稳压电源3.集成电路:CD4060、74LS74. 74LS161. 74LS248 及门电路4.晶振：32768 Hz5•电容：100 U F/16V> 22pF、3〜22pF 之间6•电阻:200 Q x 10KQ、22MQ7.电位器:Q或Q8.数显：共阴显示器LC5011-119.开关：单次按键10.三极管：8050喇叭：1W/4, 8Q四、设计方案提示根据设计任务和耍求，对照数字电/钟的框图，可以分以下几部分进行模块化设计。

1.秒脉冲发生器脉冲发生器是数字钟的核心部分，它的持度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1HZ的秒脉冲。

电子数字时钟课程设计报告(完整实物图+原理图+web图)

数字电子钟的设计1. 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。

且由于数字钟包括组合逻辑电路和时叙电路。

通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

1.1设计指标1. 时间以12小时为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。

4、完成3000字的课程设计报告2. 功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。

工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。

将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计数器，可以实现24小时的累计。

LED数码管将“时、分、秒”计数器的输出状态显示。

校时电路是来对“时、分、秒”显示数字进行校对调整。

2.2 原理框图3. 功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。

用555实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。

多功能数字钟的设计与实现项目设计方案

多功能数字钟的设计与实现项目设计方案1 数字钟设计功能及方案论证基本功能：1）设计一个数字钟。

要求用六位数码管显示时间，格式为00：00：00。

2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。

3）有译码、七段数码显示功能，能显示时、分、秒计时的结果。

扩展功能：1）设计提供连续触发脉冲的脉冲信号发生器，2）具有校时单元、闹钟单元和整点报时单元。

方案论证：方案一：用逻辑门电路直接搭接数字钟电路，此方案所需元件众多，频率稳定性差，电路复杂，所以不采用此方案。

方案二：用计数器74LS90以及译码器74LS48等芯片组成电路，用555振荡器及分频器产生1Hz信号供计数器技术，较之第一种方案容易实现。

方案三：用单片机实现计数及显示等，这种方案简单明了，电路简单只需要写好程序就可以，容易达到任务要求。

但单片机对个人能力要求较高，鉴于还没有学习单片机方面知识，所以不使用第三种方案。

综上，决定采用第二种方案。

2 设计原理及框图1）计数器电路：计数器电路由秒计数器、分计数器及时计数器构成。

根据设计要求，其中，时计数器为24进制，分计数器及秒计数器为60进制计数器。

2）译码显示电路：由74LS48芯片组成的译码电路将计数器输出的8421BCD码转化为数码管所需的逻辑状态，并为保证数码管正常工作提供足够工作电流。

3）整点报时电路：在数字钟电路出现整点时，数字钟会自动报时，其工作方式是发出连续的音频声波，复杂一些的可以是实时语音或音乐提示。

4）定时闹钟电路：要求可以设定一个指定的时间，是数字钟在指定时刻发出信号，使蜂鸣器“闹时”。

5）555振荡器电路：石英晶体振荡器电路给数字钟提供一个频率稳定的32768Hz的方波信号，可保证数字钟的走时准确及稳定。

6）分频器电路：分频器电路将32768HZ的高频方波信号经分频后得到1Hz的方波信号供秒计数器进行计数。

数字钟原理框图如下：图1.1 数字钟原理框图3 电路模块分析3.1计数器电路计数器电路我选择的是74LS90芯片。

数字电路课程设计数字钟逻辑电路设计

数字电路课程设计数字钟逻辑电路设计
数字钟逻辑电路设计可以参考如下步骤：
1. 确定所需功能：数字钟通常需要显示当前时间、设置闹钟、调整时间等功能。

根据需求确定需要实现的功能。

2. 设计时钟计时电路：时钟计时电路可以使用时钟发生器和计时器组合实现。

时钟发生器用于产生稳定的时钟信号，计时器用于记录时间。

可以选择使用74系列的计数器和分频器来实现。

3. 设计时钟显示电路：时钟显示电路可以使用数码管显示时钟的小时与分钟。

可以使用BCD码->数码管译码器芯片来实现。

4. 设计闹钟功能电路：闹钟功能可以使用定时器和蜂鸣器组合实现。

定时器用于设置闹钟时间，蜂鸣器用于发出闹钟提醒声音。

5. 设计按钮控制电路：按钮控制电路可以使用触发器和门电路组合实现。

触发器用于存储按钮状态，门电路用于控制不同功能的触发。

6. 连接各个模块：根据设计的电路模块连接各个模块，确保信号的正确传递和相互配合。

7. 进行测试和调试：对设计的数字钟逻辑电路进行测试和调试，确保各个功能都可以正常工作。

注意：数字钟逻辑电路设计需要具备一定的数字电路知识和电路设计经验。

在实际设计过程中可能还需要考虑一些细节问题，如时钟信号的精度、电源电压稳定性等。