关于高速电流舵型数模转换器后端设计

关于高速电流舵型数模转换器后端设计

：

引言

真实的世界是个模拟世界，把真实世界的信号(模拟量)通过简单的过程转换成数字量以及把数字处理结果还原为信号(模拟量)是非常必要的。数模转换器正是扮演了这样一个角色。在过去几十年里，随着通信事业、多媒体技术和数字化设备的飞速发展，数字技术的广泛应用促使了数模转换器DAC 的长足发展。

半导体产业的这种飞速发展与CMOS 技术的不断提高有密接的关系。MOS 器件的尺寸也很容易按比例缩小，而且具有比较低的制造成本，适合于大规模数字电路的集成。所以它很快地占领了数字市场。CMOS DAC 转换器在面积，低压低功耗和高集成度方面占据优势，近几年由于CMOS 工艺和DAC 设计技术的发展以及系统集成技术的需求，DAC 转换器的全CMOS 化，IP 化成为主流趋势。

目前电流舵数模转换器以高速，性能好而占据主流。本文首先介绍其结构，然后列出影响性能的因素。对这些因素进行仔细分析，然后进行优化设计，达到最佳性能。

1 电流舵型数模转换器介绍

1.1 整体结构

电流舵型数模转换器主要由电流源阵列，开关阵列，锁存器，温度计译码电路，参考电压电流源等组成。

就是电流舵型数模转换器的主要结构，数据经过译码器后进入开关阵列，选择打开哪些电流源的开关，参考电压源和电流源主要给电流源阵列提供偏置。

2 影响电流舵型数模转换器性能的因素

从电流型数模转换器特点来看，有以下三个主要因素制约了它的静态

和动态性能[5] [6] 。

随机误差：主要是由于电流源器件的失配造成。

系统误差：电流源开关的输出阻抗为有限值而且随输入变化;版图边

缘效应;热梯度;与工艺相关的误差、掺杂浓度误差、氧化层梯度导致

的Vt 变化。

动态误差：主要由电流源开关的延时，不同步造成。

其中随机误差和系统误差都要依赖于良好的版图设计，是本文讨论重点，必须进行优化，从而减小这些误差。

2.1 电流源的匹配

电流舵式数模转换器随着位数增加，电流源数目是呈指数增长的。所

以在布局时会占据很大一片面积，众所周知，由于CMOS 工艺的限制，在晶圆上掺杂不可能十分均匀，呈现一定的浓度梯度，这就造成了CMOS 器件参数单调递增或单调递减。

下面是一些在匹配方面需要注意的问题：

1.需要匹配的器件采用相同的类型和相同的结构。它们必须有相同的

形状、相同的宽度和相同的长度。

2.匹配的器件必须有相同的方位，使得流过的电流保持平行和同向。

3.匹配的器件外围部分也必须相同，如具有相同的接触孔，连线长度，如果必要的话，做一些虚拟器件 (dummy device) 也是必要的。

4.匹配的器件最好在相同的温度下工作，这样就要求它们必须对称地

放在功耗较大的器件附近;5.匹配的器件必须设计的尽可能的大，放置

时要中心对称，并且放的越近越好。

所以我们采用双共质心匹配的版图，用来减小浓度梯度所引起的误差，这个布局对连线来说是个挑战，既要器件匹配，而且连线也最好匹配，否则INL，DNL 容易受影响。是布局示意图[3]。

2.2 电流源输出阻抗

典型电路源和差分开关的电路图，Msw 是开关管，Mcs 是电流源。

Mcas 是共源共栅管，C0 和C1 是寄生电容，RL 是负载电阻。电流源

正是通过负载电阻产生我们需要的电压。

我们知道衡量电流源的一个重要参数就是输出阻抗。每个电流源都有

自己的输出阻抗，而整个数模转换器DAC 的输出阻抗就是所有这些打

开的电流源的输出阻抗并联，换句话说，DAC 的输出阻抗依赖于数字

输入信号。这就很容易造成谐波失真，从而降低DAC 的动态性能。

根据文献[1]，如所示，纵坐标是伪动态范围SFDR(数模转换器重要的动态性能指标)，横坐标是电流源输出阻抗和负载电阻比值。10，

11,12 代表数模转换器的位数。

可见要达到较高的SFDR，电流源必须提供很大的输出阻抗。我们采用

共源共栅结构来提高阻抗。

但如果工作在高速情况下，中的C1 在高频下阻抗会降低，由于整个电流源输出阻抗是输出阻抗和电容并联，如下式：

Rtot= Rout||Zc Zc=1/SC所以要仔细布局，以减小C，提高容抗。由

于在版图中电流源阵列会占据很大的面积。

如果将共源共栅管和电流源放在一起的话，那么它们连到开关时会走

很长的连线，这样导致寄生电容C1 变得很大。

针对这种情况我们在布局时将电流源和共源共栅管分开，共源共栅管

和开关放在一起，电流源阵列单独放。这样C1 就比较小，C2 对输出

阻抗的影响比C1 小很多。

2.3 STI 应力效应(LOD effect)

STI 是Shallow Trench Isolation 的缩写，STI 压力效应就是浅槽隔离压力效应。为了完成有源器件的隔离，在它周围必须形成绝缘侧壁，在较为先进的CMOS 工艺制成中，通常用STI 的方法来做隔离。浅槽

隔离利用高度各向异性反应离子刻蚀在表面切出了一个几乎垂直的凹槽。该凹槽的侧壁被氧化，然后淀积多晶硅填满凹槽的剩余部分。在

衬底挖出浅槽时会产生压力的问题。由于扩散区到MOS 管的距离不同，压力对MOS 管的影响也不同。所以对于相同长宽两个MOS 管，由于对

应的扩散区长度的不同而造成器件性能的不同。

下是一个测试LOD 效应的电路图，这是一个电流镜左边给电流源加个

50uA 的偏置电流，看右边M2，M3 的输出电流情况。通过仿真将数据

记在。

由上面的仿真结果来看，如果dummy 器件数量足够多的话，器件受

LOD效应影响就很小了，我们得到Sa 和Sb(LOD 参数，指的是沟道到

有源区边缘的距离)大于3um，就可以达到匹配的要求。

2.4 WPE 效应

WPE 效应

在离子注入制造工艺时，原子从掩模板的边沿开始扩散，在阱边附近

的地方硅片表面变得密集，如所示。结果就是，阱表面浓度会随着距

离掩模板的边沿的远近而有所不同，因此整个阱的掺杂浓度是不均匀的，如图所示。这种不均匀造成MOS 管阈值电压的不同，还有其它的

电性能也有所不同，它会随着距离阱边距离的不同而不同，这种现象

就是我们常说的阱邻近效应(WPE：Well Proximity Effect)。所示。

：