protel课程设计报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

成绩评定表

课程设计任务书

摘要

随着信息时代的到来,电子技术在社会生活中发挥着越来越重要的作用,运用模电和数电知识设计的电子产品成为社会生活不可缺少的一部分,本次实验我们使用Proter99SE将数字时钟电路制作成PCB板和仿真电路设计。数字时钟电路制作成PCB板其步骤有:、创建schematic Document文件画出原理图,检验原理图、生成网表,建立PCB Document文件载入网表、修改封装,元件布局、自动布线、手工调整布线、。

PCB板和仿真电路设计:同上建立仿真原理图(使用SIM库),设置仿真(需加入初始条件)生成仿真时序图。

关键词:Protel 99SE、集成运算放大器、SN74LS192N

目录

1PROTEL软件简介 (1)

2设计的目的与要求 (1)

2.1设计任务 (1)

2.2设计要求 (1)

3电路原理图的分析与设计 (2)

3.1电路原理分析 (2)

3.2电路原理的设计 (3)

3.2.1秒分电路 (3)

3.2.2时分电路 (3)

4PROTEL 99SE绘制图 (4)

4.1建立SCH文件并装入所需元件库 (4)

4.2创建74161N元件 (4)

4.3放置元件 (5)

4.4原理图的布线 (6)

4.5生成材料清单 (6)

5PCB设计 (7)

5.1生成网络表 (7)

5.2创建PCB文件以及网络表的装入 (7)

5.3元件的布局以及印刷板的布线 (12)

结论 (15)

参考文献 (16)

1Protel软件简介

PROTEL是PORTEL公司在80年代末推出的EDA软件,在电子行业的CAD软件中,它当之无愧地排在众多EDA软件的前面,是电子设计者的首选软件,其基于Windows环境的99SE版本,不仅提供了功能完备的电路设计工具,而且具备强大的电路仿真能力。Protel99SE按照系统功能来划分,Protel99se主要包含以下俩大部分和6个功能模块。

1、电路工程设计部分

(1)电路原理设计部分(Advanced Schematic 99):电路原理图设计部分包括电路图编辑器(简称SCH编辑器)、电路图零件库编辑器(简称Schlib编辑器)和各种文本编辑器。本系统的主要功能是:绘制、修改和编辑电路原理图;更新和修改电路图零件库;查看和编辑有关电路图和零件库的各种报表。

(2)印刷电路板设计系统(Advanced PCB 99):印刷电路板设计系统包括印刷电路板编辑器(简称PCB编辑器)、零件封装编辑器(简称PCBLib编辑器)和电路板组件管理器。本系统的主要功能是:绘制、修改和编辑电路板;更新和修改零件封装;管理电路板组件。

(3)自动布线系统(Advanced Route 99):本系统包含一个基于形状(Shape-based)的无栅格自动布线器,用于印刷电路板的自动布线,以实现PCB设计的自动化。

2设计的目的与要求

2.1 设计任务

1、绘制具有一定规模、一定复杂程度的电路原理图。

2、绘制相应电路原理图的双面印刷版图。

3、对电路原理图进行仿真,给出仿真结果,并说明是否达到设计意图。

2.2 设计要求

1、电路图的规模要比较大、电路比较复杂。

2、制图要美观、可读性要好。

3、电路选择不可过分简单,元件种类(包括电源和信号源)不能少于5种而且元

件个数不能少于10个。

4、设计的数字钟有60进制和24进制计数功能并通过译码器和七段数码管可以显示。

3电路原理图的分析与设计

3.1 电路原理分析

1、数字钟的设计包括编码模块、分频模块、秒计时模块、分计时模块、小时

计时模块。该数字钟可以实现的功能:计时功能。

2、编码模块:编码模块主要是对时(sethour)、分(setmin)、秒(setsec)

的设置输入。

3、分频模块:在数字钟的设计中,外部输入时钟信号clk1的频率为8hz,其

分频后的频率为clk,使其分频结果为1hz,用来提供给秒计时模块、分计时模块、

小时计时模块。秒计时模块:将“秒计时脉冲”clk接信号源单元的1HZ脉冲信

号,此时秒显示将从00计时到59,然后回到00,重新计时。在秒位进行计时的过

程中。秒计时器是由一个60进制的计数器构成的,具有置数和计数功能。其中rst

为置数信号,当rst为1时,秒计时器置数。clk为驱动秒计时器的时钟,sec1、

sec0为秒计时器的高位和低位输出。

4、分计时模块:分计时电路:将“分计时脉冲”clk接信号源单元的1HZ脉

冲信号,此时分显示将从00计时到59,然后回到00,重新计时。在分位进行计时

的过程中。分计时器是由一个60进制的计数器构成的,具有置数和计数功能。其

中rst为置数信号,当rst为1时,分计时器置数。min1、min0为分计时器的高

位和低位输出。

5、小时计时模块:将“小时计时脉冲”clk接信号源单元的1HZ脉冲信号,

此时小时显示将从00计时到24,然后回到00,重新计时。时计时器是由一个24

进制的计数器构成的,具有置数和计数功能。其中的rst为置数信号,当rst为1

时,时计时器置数。hr1、hr0为时计时器的高位和低位输出

3.2电路原理的设计

3.2.1 秒分电路

用74161进行60进制电路的设计。当u2输出为10时,将其进行非运算后连接到clr清零端,故u2为10进制。同理,当u1输出为6时,将其进行非运算后连接到clr 清零端,故u1为6进制。

图3.1 秒分电路

3.2.2 时分电路

用74LS192N进行24进制电路的设计。Load端为0时为置数端,为1时为计数端。因此,当u1输出为4,u3输出为2时,将二者与非得到低电平。再将其与高电位相与得到低电平,分别送给u1,u3的load端进行强制置数,故实现u1为4进制,u3为2进制电路的设计。

相关文档
最新文档