电路板设计

PADS一些使用技巧及注意事项（2）
6. PCB封装建立的方法总结： 注意：对于一般的封装（TQFP、PQFP、 SOIC等），都可以找到现成的封装，但对 于现成的封装，无论是同学做的，还是库 里自带的，都要进行仔细的检查，而且是 要把它当成是自己做的一样对待。 下面，演示一下AD8056的PCB封装的建立 过程。（关键数据：0.6、0.4） 建立PCB封装时，单位一定要用公制的， 即mm，不能用mils（1/1000英寸）
PCB布局布线注意事项（4）：其它
高速时钟和高速器件尽量远离板子的输入输出接插件处 注意利用嵌入式电容（电源平面和地平面之间形成的电容） 对电源进行去藕 对于高速信号，要注意控制走线的特征阻抗（通过控制走 线宽度和层间距实现） 高速信号走线在“换层”时，要保证曾切换不会导致该信 号线参考平面的变化。例如，当第一、三层为走线层，第 二层为平面层时，由第1层切换到第3层是允许的。 对于数字信号，长度大于信号上升沿“长度”时，必须要 进行源端串行端接，一般为33欧姆。 所有的电源输入出都要进行滤波（如∏型滤波）
摘自《解析特征阻抗》 Innoveda 现已被Mentor收购
摘自《解析特征阻抗》 Innoveda 现已被Mentor收购
反射
P232，《High-speed Digital Design》 - Johnson & Graham
端接类型及其应用场合
源端串连端接 负载段并接（一般是下拉）端接
1/6法则（只适用于数字信号）
当走线长度小于信号上升沿“长度”的1/6时，过 冲现象并不明显，可以不进行端接。一般的数字 器件，其输出信号的上升时间为ns级。 例： 当上升时间为2ns时，它对应的上升沿长度为 （2ns/0.18）=11.11inch（1inch=2.54cm），所 以，上升沿“长度”的1/6为4.7cm。此时，小于 等于4.7cm的信号线，可以不进行端接。但有些 信号例外，无论走线长度是多少，都必须要进行 端接，例如：时钟信号、ADC/DAC数据线等。 注意： 所谓1/6法则，只是一种参考，不是绝对的。
Henry Ott的建议（一）
Henry Ott建议，一般情况下，地平面可以 不进行分割，但前提是要严格的遵守模拟/ 数字区域法则，即要保证走线、电源平面 互不重叠。
Henry Ott的建议（二）
注意，此方案违反了ADI的“星形连接”的原则，固要谨慎
Powerlogic需要特别注意的地方
对前面ADI的建议的补充说明
前面三种方案，有一个共同之处，就是模 拟器件和数字器件是单独供电的，如果可 能，尽可能这样做，即单独供电，这样可 以减少数字电路与模拟电路之间由于电源 线耦合而造成的互相干扰。 ADC/DAC的管脚命名（AVCC、DVCC） 并不代表这些管脚要连接到PCB版的哪个 电源上，它只是表明这些管脚在IC内部的 功能，即表明它们各自在芯片内部的功能。
PADS一些使用技巧及注意事项（1）
1. 有问题一定要勤问，否则，等快布完线时再发 现问题，将是很痛苦的事。 2. 一定要灵活运用栅格（grid）的设置。演示 FPGA过孔的打法。 3. 当发现有太繁琐的重复性劳动时，要记得寻找/ 询问捷径。比如，BGA封装的器件在建立part type时，可能要输入成百上千个管脚号，可以先 建立PCB封装，然后将PCB封装的管脚号倒入 part type 中 4. 走线时要干净利落，不要有多余的“零碎”， 拐弯要顺畅，见PCICard_new的圆圈内。 5. 注意使用泪滴功能，而且，泪滴还可以帮助检 查走线是否标准。
数字信号端接需要注意的地方
一般的数字信号，不会用到负载端端接，因为： 负载端端接对源端的影响很大，例如，用50欧姆 的负载进行负载端端接时，要求源端输出（5V） 电流大于100mA，而一般的数字器件是无法输出 这么大的电流的。 什么时候数字信号才会用到负载端端接呢？ 有些 信号源要求其负载端必须进行50欧姆端接，否则， 输出信号电平不正确，会比标称值高一倍。例如， 原因是：这些信号源输出端内部已经做了50欧姆 的串行端接，其输出信号幅度标称值是按照用户 的负载端进行了50端接设置的。详细情况见下一 页的示意图
硬件设计
主要内容
关于信号完整性：信号完整性定义、传输 线模型、端接方案、去耦电容、地平面分 隔（模/数混合电路）、布局布线等 PADS软件的一些使用注意事项 PCB布局布线注意事项 其他零散问题
信号完整性
什么叫信号完整性（Signal Integrity）？
破坏信号完整性的因素：串扰（Crosstalk） 、过 冲（overshoot）、振铃（ringing？）、地弹等 过冲：阻抗不匹配引起 地、电源的噪声：地平面不能认为是理想的等电 势，地平面上不同的两点间，阻抗很小，主要是 指等效电感的阻抗。由于等效电感的存在，当地 平面上有顺泰电流变化时，会在地平面上产生电 势差。地平面、电源平面是信号的参考，固要求 其保持等电势。当地/电源平面存在电势差时，就 意味着不同信号的真正参考基准并不相同，从而 相当于引入了干扰。
《High-speed Digital Design》 - Johnson & Graham
《High-speed Digital Design》 - Johnson & Graham
端接方式的选择（1）
源端+负载端：模拟信号 只进行源端端接：数字信号 只进行负载端端接：模拟信号（不常用，它和 “源端+负载端”的区别在于：相同的输出电压， 即，相同的“电压源”，负载端的输入电平相差 一倍，例如，一个运放（可视为电压源，即其内 阻可近似认为等于零），输出1Vp-p的正弦波， 那么在“只进行负载端端接”的情况下，负载端 的输入信号峰峰值为1Vp-p ，而在“源端+负载端” 的情况下，负载端的输入信号峰峰值为0.5Vp-p ）
我的收藏夹，包括器件生产商的网站，还有器件代 理商网站。
一些零散问题（1）
系统设计的主要流程：需求分析、方案论证（可行性分 析）、方案设计报告（详细设计）、主要器件选择、原理 图设计、PCB布局布线（同时进行器件的购买，在“投板” 之前，要完成器件的采购，或者保证一定能达到，如用到 冷、偏门的器件，这个问题就更突出；在布局布线过程中， 一般还会对原理图做进一步修改和调整）、制版、硬件调 试。 主要器件的选择：DSP / FPGA 器件能直接连接在一起（无缝连接）的条件： （1）电平匹配（什么叫电平匹配？如果不匹配怎么办？） （2）时序匹配：例如建立时间（setup time）、保持时间 （hold time） 器件封装的选择：同一器件有多种封装时 关于电源：无论什么电源，再第一次使用前，都要用示波 器测试一下其过冲情况，目的是为了保护自己的电路板。 有很多因为电源问题而损毁器件的情况。 参考材料（包括书，网上的文章，我搜集的资料）
PADS一些使用技巧及注意事项（3）
7. 在空间足够的情况下，电容都放在底层，电阻 都放在表层。原因：既减少了焊接时搞混的可 能性，由有利于调试（因为可以将示波器的探 头点在电阻的焊盘上，直接点芯片管脚是很危 险的！！！） 8. FPGA的未用到的IO管脚尽量多引出一些，接 “电阻+LED”，即可用于调试，又可留作备用管 脚。 9. 板子上要有地线的“测试针”，用来夹示波器 的底线夹子。（最少4个）
P221，《High-Speed Digital System Design ~ A Handbook of Interconnect Theory and Design Practices》
去藕电容的作用
去藕电容实际上是充当芯片的电源
PCB注意事项（1）：划分模拟、数字区域
划分模拟、数字区域，而且是立体划分，所有 层保持一致，也就是说，模拟/数字区域的边 界在每一层上均保持一致。所有的走线、电源 平面、地平面 均不能越界！（地平面有些特 殊，后面会再次提到）
PCB布局布线注意事项（3）：其它
不能更换参考平面 走线拐弯角度：不能拐直角，要拐45度角或圆角 电源尽量铺成平面 高频信号一定要与平面层相邻，以形成微带线或带状线 表层的信号线与第二层的平面层的间距尽量小（在工艺允 许的前提下） 当电源层与地层相邻时，电源平面要比地平面“小”，即 在边缘处，地平面要比电源平面多“伸出”20倍的层间距 的长度。 尽量把时钟信号线“埋”在地平面与电源平面之间？ 平面层不能有断裂的情况
图1 输入端未串 接50欧姆时滤波 器输出信号
无源模拟滤 波器的阻抗 匹配举例
图2 输入端串接 50欧姆时滤波器 输出信号
电容
去藕电容（decoupling capacitor/bypass capacitor）： 板子电源输入端子处；0.1uF~1000uF 板上分布电容：10uF 芯片管脚处：0.1uF~0.01uF 平面层间电容：100pF/inch2(当层间距为 10mils时)
表1
模拟部分 信号线 电源平面 地平面
数字部分 信号线 电源平面 地平面
表1 中第一列与第二 列中的任何内容都 不能有交叠的现象
PCB注意事项（2）：对时钟信号给予足够的重视
对于时钟信号： 1. 走线要尽量短； 2. 一定要进行源端串接匹配 3. 当一根时钟信号驱动多个芯片时，尤其是4个以 上时，需要使用时钟驱动芯片（clock buffer）， 而且要保证驱动芯片输出端至各个芯片的走线 长度尽量相等。（当一根时钟线不经过时钟驱 动多个输入管脚时，最大的问题是各个输入管 脚的输入电容是并联（相加）的） 4. 走线经过的过孔要尽量少，而且，要避免参考 平面的更换！（见下一页的示意图）
PowerLogic和powerPCB 安装在同一目录下，如 E:\padspwr PADS的库允许封装重名，也就是说，不同库中 的封装可以同名，这有可能会造成一些麻烦，比 如，有时发现明明自己已经把封装修改过了，但 在调用时发现封装没有改变，出现这种问题时查 查是不是有重名的。避免这种现象的方法：凡是 自己建的封装，要保证其名称的唯一性，如，在 其名称末端加上“_ljq”等后缀。
信号源输出数字信号时的情况
模拟信号的端接
对于模拟信号，时时刻刻都要牢记端接，在绝 大多数情况下，源端和负载端都要进行端接。 假如你的模拟输入信号是来自其它的电路板， 一定要搞清楚对方是否进行了源端串行端接 （匹配）。 在有些场合，模拟信号的端接不仅起到阻抗匹 配的作用，有可能还是电路不可缺少的组成部 分，例如有些无源模拟滤波器，它要求其输入 端要串接50欧姆电阻（相当于源端串接匹配）， 同时要求其输出端要有50欧姆的下拉电阻（相 当于负载端端接）。如果忘记这些端接，有可 能会使该滤波器工作不正常，详见下一页的例 子
关于传输线和端接
PCB板上的传输线：带状线（Stripline ）、 微带线（Microstrip）
摘自High-Speed Digital System Design ~ A Handbook of Interconnect Theory and Design Practices
传输线的一个重要属性：特征阻抗
地平面分割问题
ADI的建议 Henry Ott Consultants的建议
ADI的建议（一）： 适用于多ADC/DAC、多PCB，而且ADC/DAC的数字电流比较小
ADI的建议（二）： 适用于多ADC/DAC、多PCB，而且ADC/DAC的数字电流比较大
ADI的建议（三）： 适用单ADC/DAC、而且ADC/DAC的数字电流比较小
PADS一些使Fra Baidu bibliotek技巧及注意事项（4）
10. 接插件的位置要特别的小心。 11. 电源要有指示灯：“电阻+LED” 12. 关键信号要加测试点
非常有用的文档
《关于出光绘文件的一些注意事项.doc 》，考自李 云杰 《HARDWARE DESIGN TECHNIQUES》 SECTION 10 ，www.analog.com High-Speed Digital System Design ~ A Handbook of Interconnect Theory and Design Practices High-speed Digital Design - Johnson & Graham