06第六章半导体存储器(2学时)
《半导体存储器》课件
嵌入式系统中的应用
半导体存储器广泛应用于 嵌入式系统,如智能家居、 汽车电子和工业控制。
计算机内存
半导体存储器是计算机主 存储器的重要组成部分, 用于临时存储数据和程序。
智能手机内存
手机内存运行应用程序和 存储数据,半导体存储器 提供了高速和可靠的数据 存取。
未来半导体存储器的发展方向
1 3D垂直存储器
《半导体存储器》PPT课 件
半导体存储器PPT课件大纲
什么是半导体存储器?
半导体存储器定义
半导体存储器是指使用半导体材料制造的存储器,它可以将数据存储在芯片内部的电子元件 中。
存储器的分类
常见的半导体存储器包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和 闪存存储器。
常见的半导体存储器
通过增加垂直堆叠层数来增加存储容量,提高存储密度和性能。
2 非易失性存储器
开发更加稳定和可靠的非易失性存储器,提供更长久的数据存储和保护。
3 全新器件技术
研发新型的器件结构和材料,以满足不断增长的存储需求和更高的速度要求。
总结
半导体存储器的重要性
半导体存储器在现代计算和通信领域发挥着关键作用,对技术和社会的发展产生积极影响。
静态随机存取存储器 (SRAM)
SRAM具有快速读写速度和较 短的访问时间,适用于高性 能的应用。
动态随机存取存储器 (DRAM)
DRAM具有较大的存储容量和 较低的成本,广泛应用于个 人电脑和服务器。
闪存存储器
闪存存储器具有非易失性和 较高的耐用性,适用于便携 设备的存储需求。
半导体存储器的工作原理
1
SRAM的工作原理
SRAM使用触发器实现数据的存储和读取,具有较快的访问速度和数据保持能力。
半导体存储器(课件)
存储矩阵为4×4位,采用 A1 1 A1
单地址译码方式,输出缓冲器 A0
由四个三态反相器构成。
1 A0
无论W0~W3中哪根线上出现 高电平信号,存储矩阵中与高 电平字线相连的MOS管导通, 位线出现低电平,其它情况位 线均位高电平。
地 址 地址译码输出 数 据
A1 A0
00 01 10 11
W3 W2 W1 W0
CS
R /W
(b)
图8.3.5 1K×8位RAM的逻辑结构框图和逻辑符号图
(a) 逻辑结构框图
(b) 逻辑符号图
25
8.3.3动态随机存储器 DRAM利用MOS管栅极寄生电容的电荷存储效应来存储数 据,由于漏电流的存在,加上本身电容量很小,栅极寄生电容 的电荷流失会造成保存数据的丢失,因此需要有刷新电路及时 给电容补充电荷。
芯片处于不工作状态。
20
I/O
G1
D
G2
D
EN EN
G4
&
R/W
G3
G5
&
EN
CS
图8.3.2 典型的读/写控制电路
(2) CS 0 时,芯片选通;R /W 1 ,则G5输出高电平,G3
打开,G1、G2仍处于高阻状态,被选中单元的数据D经G3出现在
I/O端,存储器执行读操作;R /W 0,则G4输出高电平,G1、G2
0 00 1 0 01 0 0 10 0 1 00 0
D3’ D2’ D1’ D0’
0 11 0 0 10 1 1 00 1 0 01 0
W0
W1
VDD
EN
数据
D3 D2 D1 D0 1 00 1 1 01 0 0 11 0 1 10 1
半导体存储器2讲.ppt
Z80CPU与2764A之间的时序关系
对2764A来说,读取时间tAA=450ns, 如果时钟选用2MHz时,Z80CPU的tRD = 605ns > 450ns,可满足时序关系。当改为 Z80ACPU时,时钟为4MHz,则tRD=475ns > 450ns,仍可满足时序关系。当CPU的tRD < 450ns时,就不满足时序关系,这时CPU读 取的指令码是错误的。为了解决时序关系不满
系统区是监控系统程序或操作系统存放数据的区域; 用户区又分为程序区和数据区两部分,分别用于存放 用户程序和数据。
所以,内存分配是一个重要的问题。
IBM PC/XT机的内存地址分配
单片的存储器芯片容量是 有限的,因此计算机的内存储 器系统需要有多个芯片来组 成。针对存储器地址的分配, 要知道哪些地址区域是ROM。 以Intel 8086CPU为例,根据 Intel 8086特性,Intel 8086CPU复位以后执行的第 一条指令在高地址区域,因此 ROM区域在高地址区域;而低 地址区域是CPU存放中断向量 表等信息的系统区,必须连接 RAM芯片,因此低地址区域作 为RAM系统区。
CE = OE = 0。需要注意的是:片擦 除方式时,WE保持低电平的脉冲宽度 为5 ~ 15ms,典型值为10ms。
注意
半导体存储器(RAM和EPROM) 二进制码信息的读出和写入是并行进行 的。
第四节 CPU与存储器的连接
一、连接时应注意的问题 二、典型CPU 与存储器的连接
一、连接时应注意的问题
Intel 2864A的工作方式
维持方式:2864A有功率下降的维持方
Intel 2式8。6读4在方A进式的行:擦允工除许作/C写P方U入读和式取读2有操8作644时种A,,最大如表所示:
《半导体存储器》课件
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层,并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式,半导体存储器可分为随机存取存储器(RAM)和只读存储器( ROM)。
历史与发展
1 2 3
早期阶段
20世纪50年代,半导体存储器开始出现,以晶 体管为基础。
发展阶段
随着技术的进步,20世纪70年代出现了动态随 机存取存储器(DRAM)和静态随机存取存储器 (SRAM)。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器,实现高 效的数据存储和传输。
CHAPTER
05
案例分析:不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM(动态随机存取存储器)是一种常用的半导体存储器,广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本,DRAM被用作主内存,为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法,将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层, 并去除光刻胶。
第6章半导体存储器-PPT文档资料42页
6.2.1 静态随机存储器
1.电路结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分 组成。
地 址 A0 ~ Ai 输
行 地 址 译
入
码
存储矩阵
读
/
写
I/O
控
制
列地址译码
Ai+1 ~ An 地址输入
CS R /W
SRAM结构示意图
行
地 址 A0 ~ Ai
地 址
输
译
入
码
说明:
存储矩阵
读
/
2.单管动态MOS存储单元电路
字选线
V CS
位线D
CO输出电容
(数据线)
单管动态MOS存储单元
构成:
由一个NMOS管和存储电容器CS构成, CO是位线上 的分布电容(CO>>CS)。 显然,采用单管存储单元的 DRAM,其容量可以做得更大。
工作原理:
字选线
写入信息时,字线为高电平,V导通,位 线D上的数据经过V存入CS。
2作所.,经存到历完的储成时速该间度操作
的最小时间间隔
存储器的存储速度可以用两个时间参数表示 : “存取时间”(Access Time) TA 和“存储周 期”(Memory Cycle)TMC ,存储周期TMC略大于存取时 间TA。
6.2随机存储器
随机存取存储器也称随机存储器或随机读/写存储器 (RANDOM - ACCESS MEMORY ),简称RAM。RAM工作 时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息, 分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。
32个存储单元的半导体存储器
半导体存储器
一、静态RAM
(一)六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
(二)静态RAM器件的组成
静态RAM器 件可分成三个部 分,分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元,每 个单元只存储一位数据。
数据(字操作,使用AD0~AD15),也可以只 传送8位数据(字节操作,使用AD0~AD7或 AD8~AD15)。
仅A0为低电平时,CPU使用AD0~AD7, 这是偶地址字节操作;仅为低电平时,CPU使用 AD8~AD15,这是奇地址字节操作。
若和A0同时为低电平时,CPU对AD0~ AD15操作,即从偶地址读写一个字,是字操作; 如果字地址为奇地址,则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ,Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
(四)静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时,需要考虑下面几个问题:
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小,可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式,每一条行选择 线(X选择线)代表一 个字节,每一条列选择 线(Y选择线)代表字 节的一个位,故通常把
行选择线称为字线,而 列选择线称为位线。
(三)静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片,属双列直 插式、24引脚封装。它的存储容量为2K×8位,其 引脚及功能框图如下图所示。
第6章 半导体存储器
2020/1/29
东北大学信息学院
25
➢ ②多片构成字扩展之后,每次访问只能选中一片, 选中哪一片,由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码,接至各 片RAM的CS端;
➢ ③地址端对应接到一起,作为低位地址输入端。 ➢ ④R/W端接到一起作为RAM的读/写控制端(读写
➢只读存储器为非易失性存储器,去掉电源, 所存信息不会丢失。
2020/1/29
东北大学信息学院
10
➢ROM按存储内容的写入方式,可分为固定 ROM,可编程序只读存储器,简称(PROM) 和可擦除可编程只读存储器(Erasable Programmable Read Only Memory,简称 EPROM)。
➢ 字数满足要求,而位数不够时,应采用位扩展。
2020/1/29
东北大学信息学院
22
➢ 实现位扩展的原则是: ①多个单片RAM的I/O端并行输出。 ②多个RAM的CS接到一起,作为RAM的片选端(同
时被选中);
③地址端对应接到一起,作为RAM的地址输入端。 ④多个单片RAM的R/W端接到一起,作为RAM的读/
• 静态RAM所用管子数目多,功耗大,集
成度受到限制,为克服此缺点,人们研
制了动态RAM (DRAM) 。
➢动态RAM存储数据的原理:MOS管栅极 电容的电荷存储效应。信息的存储单元
是由门控管和电容组成。用电容上是否
2020存/1/29 储电荷表示存东1北或大学信存息学0院。
16
• 由于漏电流的存在,电容上存储的数据 (电荷)不能长久保存,必须定期重写, 以免数据丢失——刷新(再生)。
电子技术基础数字部分第六章半导体存储器经典课件
8
3、输入/输出控制电路
(1)片选信号CS :解决芯片是否工作的问题;
(2)读写控制信号:决定是读信号还是写信号;
三、RAM的操作与定时
1、读操作
(1)欲读取单元的地址加到存储器的地址输入端; (2)加入有效的片选信号 CS; (3)在 R / W 线上加高电平,经过一段时间后,所选单元的内容出现
半导体存储器就是存储大量二值数据的半导体器件,是数字系统必不可 少的组成部分。这种存储包括:存储文字的编码数据、存储声音的编码数据、 存储图像的编码数据。
衡量存储器性能的重要计数指标——存储容量(目前动态存储器的容量 可达10亿位/片)、存取速度(一些高速存储器的存取时间仅10nS)。
1、存储容量
数 T7
据
线D
D T8
Yj (列选线 )
数 据
线
特点——数据由触发器记忆,只要不断电,数据可以永久保存。
2、DRAM存储单元
SRAM存储单元所用管子多,功耗大,集成度受到限制。 DRAM存储数据的原理——基于电容电荷的存储效应。
字线
X
位
V
线
CS
CW
存储单元电容
单管动态存储单元
杂散电容
常见的DRAM存储单元有两种结构: 单管(大容量DRAM存储单元普遍采 用单管结构) 、三管 ;
2学时
第六章 半导体存储器
1、半导体存储器的基本概念; 2、随机存储器RAM; 3、只读存储器ROM;
课后练习: P383-7.1.1 、P383-7.1.2
序言
随着半导体集成工艺的不断进步,电路的集成度越来越高。目前,大规 模集成电路LSI日新月异,LSI电路的一个重要应用领域就是半导体存储器。
(完整word版)数字电路教学大纲
《数字电路》教学大纲一、课程基本信息课程编号:124006英文名称:Digital Circuit授课对象:本课程为通信工程、电子信息工程、计算机科学与技术、自动化专业本科学生必修课。
开课学期:第4学期学分/学时:3学分 / 周学时为3学时,总学时为51学时与相关课程的衔接:本课程的前续课程为“电路分析基础"、“线性电子线路",后续课程为“微机原理及接口电路"、“通信原理”。
教学方式:(1)课堂讲授、课后自学等形式.(2)小型,实用的综合数字电路设计(书面形式)。
考核方式:本课程为考试课程,作业与平时测验占总成绩的30%,期末闭卷考试,占总成绩的70%课程简介:本课程是通信、电子、计算机科学与技术、自动化专业的一门重要的技术基础课程。
它涉及数字技术中的基本原理、基本分析和设计方法,具有很强的工程实践性.其任务是:使学生掌握数字逻辑电路的一般分析和设计方法,同时了解数字电路在实际应用中的典型参数与特点.二、课程教学目的和要求:本课程的教学目的是:通过本课程的学习,使学生能掌握数字电子技术的基础理论、基本分析方法和基本测量技能和基本电路设计方法,培养学生的逻辑思维能力和综合运用数字电路理论分析和解决实际问题的能力,组织和从事数字电子电路实验的初步技能。
了解数字电子技术的发展与应用,拓宽知识面,为以后的学习、创新和科学研究工作打下扎实的理论和实践基础。
通过本课程的学习,应达到以下基本要求:(1) 掌握逻辑代数运算的基本规则,逻辑函数的化简 (代数,卡诺图);(2)掌握常用的组合逻辑部件及组合逻辑电路的设计方法;(3)掌握常用的时序逻辑部件及时序逻辑电路的设计方法;(4)了解数字电路在实际应用中的特点,如TTL,CMOS,单稳态,多谐振荡器,施密特触发器,AD/DA 转换器的典型参数与特点;(5)可编程逻辑器件PLD的基本结构.三、教学内容与学时分配:1、第一章:逻辑代数基础(8学时)第一节概述第二节逻辑代数中的三种基本运算第三节逻辑代数的基本公式和常用公式第四节逻辑代数的基本定理第五节逻辑函数及其表示方法第六节逻辑函数的公式化简法第七节逻辑函数的卡诺图化简法第八节具有无关项的逻辑函数及其化简重点内容:一、数制与编码、逻辑代数的基本公式、常用公式和定理二、逻辑函数的表示方法(真值表、逻辑式、逻辑图、波形图、卡诺图)及相互转换的方法三、最小项和最大项的定义及其性质,逻辑函数的最小项之和和最大项之积的表示方法四、逻辑函数的化简方法(公式化简法和卡诺图化简法)五、无关项在化简逻辑函数中的应用2、第二章:门电路(4学时)第一节概述第二节半导体和三极管的开关特性第三节最简单的与、或、非门电路第四节TTL门电路第五节其他类型的双极型数字集成电路第六节CMOS门电路重点内容:晶体管TTL电路和MOS集成逻辑门电路3、第三章:组合逻辑电路(10学时)第一节概述第二节组合逻辑电路的分析方法和设计方法第三节若干常用的组合逻辑电路第四节组合逻辑中的竞争与冒险现象重点内容:组合电路的分析与设计和通用逻辑模块及其应用4、第四章:触发器(4学时)第一节概述第二节触发器的电路结构与动作特点第三节触发器的逻辑功能及其描述方法重点内容:一、触发器的工作原理二、触发器的不同电路结构及各自的动作特点三、触发器的电路结构类型和逻辑功能类型之间的关系5、第五章:时序逻辑电路(14学时)第一节概述第二节时序逻辑电路的分析方法第三节若干常用的时序逻辑电路第四节时序逻辑电路的设计方法重点内容:一、同步时序电路分析与设计、异步时序电路的分析二、几种常见的中规模集成时序逻辑电路的逻辑功能和使用方法6、第六章:脉冲波形的产生与整形(4学时)第一节概述第二节施密特触发器第三节单稳态触发器第四节多谐振荡器第五节555定时器及其应用重点内容:一、施密特触发器、单稳态触发器、多谐振荡器电路的工作原理二、555定时器的应用(组成施密特触发器、单稳态触发器、多谐振荡器电路的接法,电路的定量计算)7、第七章:半导体存储器(2学时)第一节概述第二节只读存储器(ROM)第三节随机存储器(RAM)第四节存储器容量的扩展第五节用存储器实现组合逻辑函数重点内容:一、存储器的分类、工作原理二、存储器的扩展接法三、用存储器设计组合逻辑电路的方法8、第八章:可编程逻辑器件(2学时)第一节概述第二节可编程阵列逻辑(PLA)第三节通用阵列逻辑(GAL)重点内容:PLD的分类及其各自的特点9、第九章:数模和模数转换(3学时)第一节概述第二节 D/A转换器第三节A/D转换器重点内容:一、权电阻型和倒T型D/A转换器的工作原理,输出电压的定量计算二、A/D转换器的主要类型,基本工作原理,性能的比较三、D/A和A/D转换器的转换精度和转换速度四、作业、实践环节:第一章的作业为数制与编码、逻辑代数基础及逻辑函数的简化;第二章的作业为双极型三极管工作状态的计算、集成门电路的逻辑功能分析;第三章的作业为组合电路的分析与设计和通用逻辑模块及其应用;第四章的作业为触发器的应用及触发器之间的转换;第五章的作业为同步时序电路分析与设计、异步时序电路的分析;第六章的作业为施密特触发器的计算,单稳态电路的分析,多谐振荡器的分析计算,555定时器的应用;第七章的作业为存储器的扩展接法、用存储器设计组合逻辑电路;第八章的作业为分析PAL电路功能;第九章的作业为A/D、D/A转换电路的基本原理和简单计算。
《半导体存储器》课件
以上是半导体存储器的相关介绍
半导体存储器是计算机科学中至关重要的一部分,对于数据存储和访问具有重要意义。谢谢您的观看!
原理
DRAM存储器使用电容器存储每个位的电荷来表示数据,电荷需要定期刷新以保持数据的有 效性。
优缺点
DRAM存储器的优点是高容量和较低成本,但缺点是速度较慢且需定期刷新。
应用
DRAM存储器广泛应用于个人电脑、服务器和移动设备等场景,提供了大容量的内存存储。
SRAM存储器
原理
SRAM存储器使用触发器电路作 为存储单元,通过电流控制来保 持数据的稳定性。
1
原理
MOS存储器使用金属氧化物半导体场效应管作为存储单元,通过充电和放电来表 示数据的0和1。
2
分类
MOS存储器包括EPROM、EEPROM和闪存等不同类型,每种类型都有不同的读写 特性。
3
应用
MOS存储器被广泛应用于微处理器、存储卡和嵌入式系统等领域中,提供了非易 失性和高集成度。
DRAM存储器
存储器的作用
存储器用于储存和访问数据, 包括指令和数据,以供计算 机进行处理和操作。
TTL存储器
原理
TTL存储器使用晶体管和逻辑门 电路来储存和读取数据。
优缺点
TTL存储器的优点是速度快且稳 定可靠,但缺点是功耗较高。
应用
TTL存储器常用于高速缓存和存 储器芯片中,提供快速的数据 读写能力。
MOS存储器
优缺点
SRAM存储器的优点是速度快且 无需刷新,但缺点是占用空间较 大。
应用
SRAM存储器常用于高速缓存、 寄存器和高性能处理器等场景, 提供了快速的数据存取能力。
FLASH存储器
1
原理
第6章__半导体存储器
VBB 1 DIN 2 WE* 3
RAS* 4
A0 5 A2 6 A1 7 VDD 8
16 VSS 15 CAS*
14 DOUT 13 A6 12 A3 11 A4 10 A5 9 VCC
DRAM 4116的读周期
存储地址需要分两批传送
RAS 行 传地 送址 行选地通址信号RATSTR*RA有CS 效,开始
2.存取时间
存取时间是指从CPU给出有效的存储器地址来启动一次 存储器读写操作,到该操作完成所经历的时间。 存储周期则是指连续两次访问存储器之间所需的最小时 间间隔。存储周期等于存取时间加上存储器的恢复时间。
3.存取周期
指连续启动两次独立的存储器读/写操作所 需的最小间隔时间。存取周期等于存取时 间加上存储器的恢复时间
SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩
阵 SRAM一般采用“字结构”存储矩阵:
每个存储单元存放多位(4、8、16等) 每个存储单元具有一个地址
SRAM芯片2114
A6 1
存储容量为1024×4
18个引脚:
6.2读写存储器与只读存储器
6.2.1静态RAM 6.2.2动态RAM 6.2.3只读存储器
6.2 半导体存储器芯片的结构
① 地存储体地
读
数
②
AB
址寄存地存址储译器址译码码芯电片的路存主储要体部分,用写电路来存储信据寄存息
DB
根据输入的地址编码来选中芯片内某个特
定的存储单元
③ 片选和读写控控制制电逻路辑
单管动态存储电路
存储单元
行 = 列 =1 时 选 中 (读/写)。存 (数据线) 储刷新:逐行 进行(1选中: 内部进行:刷 新放大器重写C)
数字逻辑电路教程PPT第6章半导体存储器
01
02
03
04
存储容量
根据需求选择合适的存储容量 。
数据安全
考虑数据是否需要长期保存, 以及是否需要加密保护。
读写速度
根据应用场景选择读写速度合 适的存储器。
可靠性和稳定性
选择经过严格测试和验证的优 质产品。
半导体存储器的发展趋势
容量更大
随着技术进步,半导体存储器 的容量不断增大。
速度更快
读写速度更快,满足高性能计 算和大数据处理的需求。
慢、集成度低。
NAND型闪存则具有写入速度快 、集成度高、成本低等优点,但
读取速度较慢、可靠性较低。
闪存的应用场景与限制
闪存广泛应用于各种存储卡、U盘、固态硬盘等存储器产品中。
由于闪存的写入和擦除次数有限,因此不适用于需要频繁读写的大型数据库应用。
同时,由于闪存的读取速度和可靠性受工艺和材料影响较大,因此不同品牌和型号 的闪存产品性能差异较大。
02
地址译码器:用于将输 入的地址信号转换为对 应的存储单元的地址。
03
04
控制逻辑:负责控制存 储单元的读写操作。
数据输入/输出缓冲器: 用于输入和输出数据。
RAM的工作原理
写入操作
当写入使能信号有效时,数据通过数据输入缓冲器进入存储单元,并保存在相应 的地址中。
读取操作
当读取使能信号有效时,控制逻辑从指定地址的存储单元中读取数据,并通过数 据输出缓冲器输出。
05
CATALOGUE
半导体存储器的比较与选择
RAM、ROM与闪存的比较
RAM
随机存取存储器,数据读 写速度快,但断电后数据 会丢失。
ROM
只读存储器,数据只能读 取不能写入,断电后数据 不会丢失。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第六章半导体存储器2学时基本知识:1、半导体存储器的基本概念、以及性能技术指标;2、半导体存储器的功能分类;3、SRAM存储单元的基本电路结构;4、RAM的读/写操作;5、掩膜ROM的基本结构与基本特性;6、可编程ROM的基本结构与基本特性;重点知识:1、正确理解存储容量的概念;2、正确理解RAM的基本结构组成;3、熟练掌握RAM存储容量的扩展方法;4、正确使用常规半导体存储器;难点知识:1、半导体存储器的结构组成的理解;课后练习:P383-7.1.2、7.1.52、RAM存储容量的扩展方法;序言随着半导体集成工艺的不断进步,电路的集成度越来越高。
目前,大规模集成电路LSI日新月异,LSI电路的一个重要应用领域就是半导体存储器。
半导体存储器就是存储大量二值数据的半导体器件,是数字系统必不可少的组成部分。
这种存储包括:存储文字的编码数据、存储声音的编码数据、存储图像的编码数据。
衡量存储器性能的重要计数指标——存储容量(目前动态存储器的容量可达10亿位/片)、存取速度(一些高速存储器的存取时间仅10nS)。
1、存储容量存储器由若干存储单元组成,每个存储单元存放一位二进制数。
由若干二进制数组成的二进制数代码称为一个字,字所包含二进制数的位数称为字长。
可见,存放一个字长为M的字需要M个存储单元,且M个存储单元为一个信息单元。
所以:存储容量就是字数N(信息单元)与字长M(位数)的乘积(即存储单元的总数)。
如:64M×8=512M(其中64M为字数或信息单元,8为字长或位数,512M为存储单元)2、存取时间从CPU给出有效的存储器地址启动一次存储器读/写操作,到该操作完成所经历的时间3、存取周期连续启动两次独立的存储器读/写操作所需的最小间隔时间4、存取把信息存入某信息单元或从某信息单元取出信息,则需要找到信息单元,且称寻址或访问信息单元。
方便起见,每个信息单元都有一个编号,即称地址码,简称地址。
信息存进信息单元叫做写入。
从信息单元取出信息叫做读出。
3、半导体存储器划分二极管ROM(1)按制造工艺分双极型ROM(三极管)单极型(MOS)掩膜ROM(固定ROM)——厂家固化内容;容写入可方编式程分ROM(PROM)——用户首次写入时决定内容。
2按存储内(一次写入式)可编程、可擦除ROM(EPROM)——可根据需要改写;可编程、电可擦除ROM(EEPROM即E2PROM)快闪存储器FLASH ROM第一节随机存储器RAMRAM又名读/写存储器。
RAM用于存储可随时更换的数据,可随时从给定的址单元中读出数据,也可随时往给定的地址码的存储单元中写入数据。
一、RAM的电路结构与工作原理1、SRAM存储单元的基本结构电路如图所示:Array①一个基本RS触发器——用于存储1位二值数据;②行、列选择线——读/写操作的条件就是行、列选择线为高电平;③位线(数据线)——在列线为“1”时,位线与数据线接通;在行线为“1”时,位线与触发器接通;特点——数据由触发器记忆,只要不断电,数据可以永久保存。
2、DRAM存储单元SRAM存储单元所用管子多,功耗大,集成度受到限制。
DRAM存储数据的原理——基于电容电荷的存储效应。
字线位线VCSCW 存储单元电容常见的DRAM存储单元有两种结构:单管(大容量DRAM存储单元普遍采用单管结构)、三管;DRAM为避免数据丢失,总需“再生”或“刷新”操作。
单管动态存储单元杂散电容≥1G&D行选择线X i写入刷 新控制“写”位存储单元V 1V 3V C2线“读” 位 G 3G 1&R / WV4D IV DD线V 5Y j 列选择线 O三管动态存储单元二、RAM的基本结构三部分:存储矩阵、地址译码器、输入/输出控制电路。
结构示意图如下:地址译码器存储矩阵地址输入控制信号输入输入/输出控制电路数据输入/输出1、存储矩阵若干存储单元排列成矩阵形式构成存储矩阵。
存储器以字为单位组成内部结构,1个字含有若干存储单元。
1个字中所含的位数称为字长。
存储容量就是字数与字长的乘积,如256M×8。
2、地址译码同时包括行地址译码与列地址译码。
地址就是存放同一个字的存储单元的编码。
字单元即称为地址单元。
N ,如:256个地址单元的个数N与二进制地址码的位数n 满足2n=地址单元,需要(28 =256 )8位二进制地址码。
3、输入/输出控制电路(1)片选信号CS :解决芯片是否工作的问题;(2)读写控制信号:决定是读信号还是写信号;三、RAM的操作与定时1、读操作(1)欲读取单元的地址加到存储器的地址输入端;(2)加入有效的片选信号CS;(3)在R/W线上加高电平,经过一段时间后,所选单元的内容出现在I/O 端;(4)使片选信号CS 无效,I/O 端呈高阻态,结束本次读操作;“地址存取时间“——由于地址缓冲器。
译码器、输入/输出电路的工作延时,在地址信号加到存储器地址输入端后,数据稳定传输到数据输出端而需要的一段时间。
“读周期”——连续两次读操作的时间间隔。
2、写操作(1)将欲写入的地址加到存储器的地址输入端;(2)在片选信号端CS 加入有效逻辑电平,使RAM工作;(3)将待写入的数据加到数据输入端;(4)在R / W 线上加低电平,进入写工作状态;(5)使片选信号无效,数据输入线回到高阻状态,结束本次写操作;“写周期”——连续两次写操作的时间间隔。
大多数SRAM,读/写周期相等,一般约为十几~几十纳秒。
四、RAM存储容量的扩展扩展存储容量的方法:字长(位数)的扩展、字数的扩展。
1、字长(位数)的扩展位扩展一般采用并联方式:RAM的地址线、读/写控制线、片选线并联在一起;各芯片的数据输入/输出端作为字的各个位线。
如:用2片1024×2RAM,实现1024×4RAM。
解:如图所示地址线并联读写端并联片选端并联I/O 端分别输出Y Y2、字数的扩展字数扩展:一般利用译码器(74138、74139)控制存储器芯片的片选端来实现。
如:用4片1024×2RAM ,实现4096×2RAM 。
解:电路连接如下图所示:Y 12 Y 3第二节只读存储器ROMROM的特点——数据具有非易失性。
从制造工艺上划分有:二极管ROM、双极型ROM、MOS型ROM;从存储内容的存储方式划分有:固定ROM(掩膜ROM)——基本即结构与RAM类似,利用掩膜技术一次性制成。
可编程ROM——一次可编程存储器(PROM,熔断丝结构,只能改写一次)。
光可擦除可编程存储器(EPROM)。
电可擦除可编程存储器(E2PROM)、快闪存储器(Flash Memory)。
一、掩膜ROM掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专门为用户制作的,这种ROM出厂时其内部存储的信息就已经“固化”在里边了,所以也称固定ROM。
它在使用时只能读出,不能写入,因此通常只用来存放固定数据、固定程序和函数表等。
(1)基本构成① 地址译码器的作用将输入的地址代码译成相应的控制信号,利 用这个控制信号从存储矩阵中把 指定的单元选出,并把其中的数 据送到输出缓冲器。
② 存储矩阵是由存储单元排列而成,可以由二极管、三极管或MOS管构成。
每个单元存放一位二值代 码。
每一个或一组存储单元对应一 个地址代码。
③ 输出缓冲器的作用:输入地址三态控制字线位线数据输出Ⅰ、提高存储器的带负载能力,将高、低电平转换标准的逻辑电平;Ⅱ、实现对输出的三态控制,以便与系统总线连接。
二、PROM(Programmable Read-Only Memory)PROM只能写一次,一旦写入就不能修改(OTP型)。
基本结构同掩模ROM,由存储矩阵、地址译码和输出电路组成。
出厂时在存储矩阵地所有交叉点上都做有存储单元,一般存1。
存数方法:熔丝法和击穿法。
CC字线字线Wi熔丝位线Di熔丝法图示(a)熔丝位线(b)字线字线WiWiVD1VD2位线位线DiDiVD1(a)(b)PN结击穿法三、EPROM (Erasable ProgrammableRead-Only Memory )利用浮栅技术,即叠栅MOS 管结构(除控制栅极外还有一个没有引 线的栅极即浮栅)。
写入数据前——浮栅不带电;写入数据的过程——在SIMOS 管(叠栅MOS 管)的漏栅极加足够高的 电压(25V )使漏极与衬底之间的PN 结反向击穿,产生大量高能电子,穿 过很簿的氧化层而堆积在浮栅上,从 而使浮栅带有负电荷;数据的保存——当移去外加的高压,浮栅电子没有放电回路而长期保存;数据的存储效应——当浮栅上没有电荷时,给控制栅(接在行选线上)加压,MOS管导通,当浮栅上有电荷时,衬底表面感应有正电荷,则使MOS管导通,开启电压升高。
若外加同样的栅极控制电压,MOS管不会导通而截止,即利用浮栅是否有电荷来存储二值数据;数据的擦除——紫外线或X射线照射时,浮栅上的电子形成光电流而泄放。
EPROM的擦除为一次性全部擦除。
EPROM的数据写入需专用的编程器。
结反向击穿S 浮置栅D SiO2DP +P +NSPN结反向击穿FAMOS管的结构和符号SGf GS e D SiO 2GeGfDFAMOS管的结构和符号四、E 2PROM (Electrical Erasable Programmable Read-OnlyMemory )仍采用浮栅技术,即隧道MOS 管。
隧道区与EPROM 的区别在于:① 结构上,浮栅延长区与漏极区之间的交叠处有一个 •厚度约 80 A 的薄绝缘层;隧道区② 原理上,当漏极接地,控制栅加足够高的电压,交叠区会产生一个很强的 电场,在强电场的作用下,电子通过绝缘层到达浮栅,使浮栅带负电荷,此现象称 为隧道效应。
反过来,栅极接地,漏极加正电压,浮栅电子会泄放。
可见,隧道MOS 管的擦除是电擦除,一般为毫秒数量级擦除时间。
E 2PROM 电擦除的过程正是数据的改写过程。
E 2PROM 既具备EPROM 的非易失性,又具备RAM 的随意性。
大多数E 2PROM 芯片内部具有升压电路,只需提供单电源,即可实现读、擦、写操作。
五、Flash MemoryU盘、MP3、数码相机、数码摄象机等基本结构类似SIMOS(叠栅MOS管),结构区别表现在:N+区,EPROM存储单元①Flash存储单元MOS管的源极N +区大于漏极MOS管的源极N+区对称漏极N+区;②Flash的浮栅与衬底之间的氧化层更薄,EPROM的浮栅与衬底之间的氧化层交薄。
位线字线隧道区。