PLL锁相环的ADS仿真

PLL锁相环的ADS仿真

说明

这是本人的一点学习总结，希望对初学锁相环/合成器的学弟学妹们有用。锁相环技术是基于反馈理论的，因此学习锁相环/合成器最好先学习《自动控制》。

本人只是应用工程师，不是做理论的，理论知识比较欠缺，所以有不对的地方请大家指正~~

最后希望大家尊重知识，请不要用于商业用途。

2009年2月上海

锁相环基础

在通信系统中产生可变的本振信号（LO）的方法有以下几种：倍频/混频、直接数字频率合成（DDS）和锁相环技术（PLL）。其中倍频/混频方法杂散较大，谐波难以抑制；DDS 器件工作频率较低且功耗较大，而PLL技术相对来说具有应用方便灵活与频率范围宽等优点，是现阶段主流的频率合成技术。

目前生产PLL芯片的知名厂商有：模拟器件公司（ADI）、美国国家半导体公司（NS）、德州仪器（TI）等。他们的代表型号分别有ADF4111（ADI）、LMX2346（NS）、TRF3750（TI）。

1.基本工作原理

锁相环包括四个基本模块：压控振荡器（VCO）、鉴相器（PD）、分频器（Div）和环路滤波器（LPF），如下图

图1 锁相环基本框图

压控振荡器（VCO）：产生射频信号。其输出频率受到控制电压的影响，大多数VCO的输

出频率随控制电压升高而升高，即具有正斜率；

分频器（Div）：对VCO的输出频率进行分频，使频率降下来以便于处理；

鉴相器（PD）：对输入的参考频率（相位）f ref和分频后的f bak进行比较，根据频率（相

位）之差产生对应的输出电压；

低通滤波器（LPF）：对鉴相器输出的电压进行滤波，为VCO提供干净的控制电压，同时

为系统提供一定的稳定裕量，该低通滤波器也称为环路滤波器。

PLL是一个频率/相位的自动控制系统：假如f out偏离期望的频率，则f bak会与f ref产生一定的频差，此时鉴相器会根据该频差输出对应的控制电压去迫使f out回到期望的频率；当f ref变化时，鉴相器的两个输入频率会产生一定的频差，接着鉴相器输出电压会随频差的大小而改变，迫使f out变化到对应的频率，以保证f bak与f ref相等。也就是说，我们可以通过改变f ref使f out 变化到我们希望的频率，同时f out还能够自动跟踪f ref的变化，这个特点使PLL能够用作频率合成器和调制/解调器。

2.锁相环性能参数

锁相环系统有以下几个较为重要的技术指标：

⑴频率准确度：实际输出频率f out与标称输出频率f o之差，一般由分频数N与参考源f ref

决定；

⑵频率稳定度：在一定时间间隔内，频率的相对变化程度(f-fo)/fo，单位一般为ppm

（10-6）或ppb（10-9），该指标一般由参考源f ref决定；

⑶频率精度：相邻两个输出频率的最小间隔，对于整数分频，其频率精度等于f ref；

对于小数分频，其频率精度可为任意小；

⑷频率范围：

锁相环系统输出频率的范围，该指标由VCO 频率范围和锁相环芯片

内的分频器共同决定；

⑸换频时间： 锁相环系统输出信号从一个频率切换到另一个频率时，其输出从突变

到重新进入稳定状态所用的时间，该指标由系统阻尼系数和环路带宽决定；

⑹频谱纯度： 该指标由输出信号的相位噪声和杂散来衡量，带内相位噪声主要由参

考源、鉴相器和电荷泵决定，带外相位噪声主要由VCO 决定。

我们使用的锁相环芯片的鉴相器输出通常是基于电荷泵结构的，因此下面均以电荷泵锁相环为例进行讲解。对于基于电荷泵结构的锁相环，其锁定或接近锁定时可近似等效为一个线性的反馈系统，其系统框图如下：

低通滤波器

LPF

鉴相器PD 压控振荡器VCO

图2 电荷泵锁相环的系统框图

其中（1） K d 是鉴相器与电荷泵的鉴相增益，2cp

d I K π

=，I cp 为电荷泵的充放电电流；

（2） Z(s)是环路滤波器的传输函数；

（3） K v 是VCO 的压控增益，单位是弧度/伏；因为VCO 是一个积分环节，所以它的

传输函数分母中含有一个积分算子s ；

（4） N 是环路的分频比，即θb =θo /N （f bak =f out /N ）； 因此锁相环的开环传递函数为：

1()()()b v d k d i

K K K G s K Z s Z s s N Ns v

θθ=

==

i i i （1）

闭环传递函数为：

()()()1()(d v k d )

v NK K Z s G s s G s Ns K K Z s Φ=

=++

（2）

典型的锁相环开环传递函数伯德图为：

-90

f (Gk)/(°)

L(Gk)/(dB)

)

)

20log K

图3 锁相环开环传递函数的伯德图

图中，ωc 为环路增益降为0dB 时的频率，即通常所说的环路带宽。幅值裕度和相位裕度是描述系统稳定程度的两个关键参数，定义如下：

[()k g L G ]ω=−幅值裕度

（3） 180()c γϕω=+相位裕度=

（4）

其中，L (G k )=20logG k 。 工程中，系统的幅值裕度一般会设计为>6dB ，即系统开环增益再变大2倍也不会到达不稳定状态。而相位裕度一般要求为30°~60°，通常取45°。若相位裕度加大，系统响应的过渡过程会变长。

3.环路滤波器的计算

在实际的工程应用中，分频器、鉴相器与电荷泵这三部分都已经被封装于锁相环IC 里，工程师所需要做的基本上只是根据系统要求计算出合适的环路滤波器并调试。 下面以2阶无源环路滤波器（图4）为例来讲解各元件值的求解过程，因计算过程较为繁琐，这里只给出求解方法，并不进行实际的运算。 该滤波器的传输函数为

222212121

()()R C s Z s R C C s C C s

+=

++

（5）

则锁相环系统的开环传递函数为

222

2121212

(1)

()()(1d v k K K R C s G s R C C )

N C C s s C C +=

+++

（6）