数字电子技术课程设计-同步五进制加法计数器-D触发器JK触发器

长沙学院课程设计说明书

题目同步五进制加法计数器

系(部) 电子与通信工程

专业(班级) 电气工程及其自动化

姓名黄明发

学号***********

指导教师瞿瞾

起止日期 5.21-5.25

数字电子技术课程设计任务书(5)

系（部）：电子与通信工程系专业：电气工程及其自动化指导教师：瞿曌

长沙学院课程设计鉴定表

目录

课程设计的目的 (4)

课程设计内容及要求 (4)

课程设计原理 (4)

课程设计方案步骤 (4)

建立状态图 (5)

建立状态表 (5)

状态图化简、分配，建立卡诺图 (5)

确定状态方程以及激励方程 (5)

绘制逻辑图，检查自启动能力 (6)

绘制逻辑电路图并仿真 (6)

观察时序电路逻辑分析仪，调节频率 (6)

课程设计的思考与疑问 (7)

课程设计总结 (8)

参考文献 (8)

其主要目的是通过本课程，培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。

课程设计内容及要求

设计一个小型数字电子系统——同步五进制加法计数器电路。 试用触发器设计一个同步五进制加法计数器。 应检查是否具有自启动能力。 设置一个复位按钮和一个启动按钮。 采用数码管显示计数器的数值。

课程设计原理

计数器对时钟脉冲进行计数，每来一次上升沿时钟脉冲，计数器状态改变一次，每五个时钟脉冲完成一个计数周期。原理图如A-1示，信号源同时接入三个D 触发器（74LS74N ）的，开关键1J 作为启动按钮和暂停按钮，开关键

3

J 则作为复位键，即数据清零按钮。各驱动点

2

10D D D 由三个D 触发器输出端Q 的

组合驱动。

n

n

Q Q 10驱动触发器D0，n

n

Q Q 10 驱动触发器D1，01Q Q 则驱动触发器D2。三个触发器的输

出端都连接到数码管的接口上，信号源截一开关启动，PR 端接一双键开关用来复位清零。

同步五进制加法计数器

图A-1

建立状态表

无进制计数器共有5个状态，需要3个触发器构成，按照状态图，写出加法计数器的状态表，如图

加法计数器状态表A-3

状态图化简、分配，建立卡诺图

D2的卡诺图B-3

确定状态方程以及激励方程

n

n Q Q D 100==1

+n Q …………………………①

)(101n

n

Q Q D ⊕==11+n Q ……………………②

n

n Q Q D 012==12+n Q …………………………③

绘制逻辑图，检查自启动能力

三个触发器有823

=种情况，那么检验5、6、7是否能进入自启动的循环状态图中，将5、6、7的BCD 码带入激励方程中，看能否进入循环圈内，分析如下：

5——101 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 6——110 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 7——111

代入方程

Q0=0

Q1=0

Q2=1

那么上升沿脉冲后为 100

由此可知，此计数器具有自启动功能，所以可以绘制逻辑电路图了；若是，代入激励方程后，不能进入循环状态图中，那么就得改变卡诺图中，取任意状态的5、6、7的状态值，重新书写激励方程，知道能够自启动为止。

绘制逻辑电路图并仿真

检查方案有自启动功能后，根据卡诺图绘制逻辑电路图，如图A-1示，依照逻辑电路图，连接仿真电路，连接好后，进行仿真，看能不能达到效果，若是能实现从0~4的循环有序递增的话，那么就算成功的完成了课程设计方案。否则，一切玩完，“game over ”了，检查是否某个地方连接错误，或者是方案有问题，如果是，就得重新制定方案了。仿真效果图如图A-4

逻辑电路仿真图A-4

观察时序电路逻辑分析仪，调节频率

分析时序图与计数器的逻辑关系如图A-5，观察图表中的数据，是否与逻辑分析仪显示数据一致，可适当根据需要，调节时钟频率，然后记录好数据，进行整理分析，以便后面总结。

计数器逻辑分析图A-5

课程设计的思考与疑问

用其他触发器（D触发器除外）制作五进制加法计数器又会是怎么样的呢，后来我用了JK触发器还有RS 触发器，因为T触发器T ' 触发器与D触发器基本上差不多，所以就没有在设计了。

与此之外，我还在想我们此次做的事加1加法计数器，那么加2直到加n，又会是怎么的呢？我做的是五进制的，那么2~24进制的怎么做呢，甚至更高呢？

我做的是同步计数器，那么异步的又如何呢？

最后一个疑问就是如何实现既可变加数，又可变进制呢？单一变加数、单一变加数、两者皆变？

经过一番思考，我解决了部分问题，还有部分问题，用触发器从逻辑上来说，不符合经济要求，应该采用芯片，至少我是这样认为的。下面我简要说说我用JK触发器设计的五进制计数器，原理图如图A-6，和用D触发器设计的六进制触发器，原理图如图A-7。

JK触发器五进制图A-6 D触发器六进制图A-7

课程设计总结

我觉得这次课程设计还很成功，不像去年的课程设计，是经过老师的知道才弄出来，今年完全是我自己去查找资料，学习需要的东西，然后自主设计的。我是做同步加法计数器的，我查找了很多资料，后来知道怎么设计，明确了设计思路，知道我需要什么。我绘制状态图、表，列出激励方程，逻辑电路图就出来了。

开始是没有成功，数字没有按预定的设计出来，顺序乱了。我知道这是激励方程有问题，后来我检查出问题，改正后，一切问题迎刃而解。这只是课程设计的第二天，我就完成了。但是我在想，我只是实现加一的计数器，那么加二、加三……又怎么做呢，我思考了这个问题，结合加一计数器的设计，后来我明白了。只要在加一时改为加二就可以变成加二计数器，甚至加三都没问题。明确思路以后，我自己设计了1-3-5-7-9、0-3-6-9算是把加一到加n的的计数器明白了。

可变加数的计数器算是明白了，那么异步计数器又怎么弄呢，后来看看异步时序电路的设计思路，只要把触发器的输出端作为下一个触发器的输入端，那么就能实现异步了哦。这个问题解决以后，我想我这只是单一的计某一个数的计数器，那么可切换加数的计数器怎么弄呢。

我仔细深思了这个问题，后来我只做出了加一和加二的切换，元器件还算是用的少，一旦我再加一个，也就是可切换三个，元器件就得需要多一点了，依这么下去，我若可切换更多的话，岂不是需要很多元器件，就算设计出来了也费了很多时间，而且成本很高，不划算。后来我查找资料，可切换加数的的芯片很多，只要搞几个芯片来，组合一下就可以做出很多切换加数的计数器了。

这个问题弄清楚了，那么可变进制的的计数器呢，我只是做出来二与五进制的切换，与上面一样，只是尝试一下自己的想法，看看结果会是怎么样的，也证实了我的猜想，应该需要很多触发器才可以做成切换多进制的的计数器。当然这个是需要芯片来完成更好，实惠实用没那么复杂，不然市场上的芯片商就得关门大吉了。嘿嘿，这次我帮助同学设计计数器的其他进制计数器，很顺利啊，我去了解了时钟的设计，同学把思路给我说了一遍，并给我讲解了好几遍，我基本上是弄明白了电子时钟的设计。

感谢瞿瞾老师的耐心讲解，同时也很感谢他为解决我用JK触发器设计六进制是遇到问题，再就是也感谢刘亮老师、张明华老师的指导，这次课程设计对我来说受益匪浅。

参考文献

①杨拴科主编. 模拟电子技术基础. 北京：高等教育出版社，2003

②杨拴科主编. 模拟电子技术基础学习指导与解题指南. 北京：高等教育出版社，2004

③蔡惟铮主编，王立欣副主编. 基础电子技术. 北京：高等教育出版社，2004

④康华光主编，陈大钦副主编. 电子技术基础(模拟部分). 第5版. 北京：高等教育出版社，2006