《EDA》实验指导书--
电子设计自动化(eda)实验指导书
电子设计自动化（EDA）实验指导书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗的可编程逻辑器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA/CPLD之争在所难免。
然而PLD器件具有先天的竞争优势，那就是可以反复编程，在线调试。
EDA技术正是这场较量的推动引擎之一。
一般来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由EDA软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera 公司的MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司的Foundation 、ISE软件，Lattice公司的ispExpert软件，Actel公司的Libero 软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的EDA技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
EDA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板的灵活结构，可方便进行基于不同PLD芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
EDA实验指导书
EDA技术实验指导书2012.09第一章针对HDL设计的EDA基本实验与设计实验1．计数器设计(1) 实验目的：熟悉Quartus II的Verilog/VHDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
(2) 实验原理：参考教材[1]3.3节。
实验程序为例(3) 实验内容1：根据教材[1]的4.1节在Quartus II上对例3-22进行编辑、编译、综合、适配、仿真。
说明例中各语句的作用。
给出其所有信号的时序仿真波形，根据波形详细描述此设计的功能特点，包括RST、EN、LOAD、DA TA，CLK等信号等异步和同步特性。
查阅编译后的计数器的时序特点，从时序仿真图和编1 原理图示意图译报告中了解计数时钟输入至计数数据输出的延时情况，包括设定不同优化约束后的改善情况以及当选择不同FPGA后的延时情况，给出分析报告。
(4) 实验内容2：用教材[1]第4章介绍的不同方式锁定引脚并硬件下载测试。
引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告。
硬件实验中，注意测试所有控制信号和显示信号，包括RST、EN、LOAD、DA TA等的同步、异步特性，进位信号等。
时钟CLK换不同输入：手动有抖动或无抖动键输入，1Hz或4Hz时钟脉冲输入，这需要附录1.3的模块B4板才能获得，或直接使用KX_DN5/7系列EDA/SOPC实验系统。
(5) 实验内容3：使用SignalTap II对此计数器进行实时测试，流程与要求参考教材[1]第4章，给出报告。
(6) 实验内容4：从设计中去除SignalTap II，要求全程编译后，将生成的SOF文件转变成用于配置器件EPCS4的压缩的间接配置文件*. jic，并使用USB-Blaster对实验板上的EPCS4进行编程，最后进行验证。
编程和全程编译前，按教材[1]图4-6所示，设定所有控制和参数。
(7) 实验内容5：为此项设计加入一个可用于SignalTap II采样的独立的时钟输入端CLK0。
EDA实验指导书(已改)
10-11学年第二学期《EDA实验指导书》（试用）学时：12班级：机电811、812指导教师：孙立香盐城纺织职业技术学院机电系电子教研室目录实验一 Protel 99 SE 启动、建库、文件环境参数设置 (3)实验二熟悉元器件库，编辑简单原理图 (5)实验三电路原理图设计 (6)实验四原理图元件制作 (9)实验五 PCB 设计基础 (11)实验六 PCB 图元件制作 (12)附加印制电路板设计 (14)实验一 Protel 99 SE 启动、建库、文件环境参数设置一、实验目的1 ．熟悉 scH 99 的基本界面。
2 ．学会文件环境参数设置。
二、实验内容1. 启动 Protel99SE ，建立名为 MYPRO 的文件夹，并在文件夹中建立名为MYFIRST 的设计数据库文件。
提示：单击桌面上的 Protel99SE 快捷图标，进入 Protel99SE 设计环境。
若环境中已经有设计数据库文件，就执行菜单 File/Close Design 将其关闭。
若环境中没有设计数据库文件，就执行菜单 File/New ，在弹出的窗口中，单击Browse 按钮，在弹出的文件名输入窗口中建立 MYPRO 的文件夹，并在文件夹中建立 MYFIRST 的设计文件。
2. 在练习 1 的基础上，建立名为 FIRSCH 的原理图文件，并进入原理图设计窗口。
提示：执行 File/New 菜单，在弹出的窗口中选择 Schematic Document 图标。
3. 设置原理图的图纸尺寸为 A0 ，去掉可视栅格，去掉标题栏。
提示：在原理图设计环境中，执行菜单 Design/Options ，在弹出的窗口中选择 Sheet Options 页面，在页面右上角的 Standard Styles 下拉框中选择A0 。
4. 把光标设置成大十字，并把光标移动到图纸边沿时的移动速度设置为 Auto Pan Recenter 。
提示：设置光标：在原理图设计环境中，执行菜单 Tools/Preferences ，在弹出的窗口中选择 Graphical Editing 页面，然后在该页面 Cursor/Grid Options 区域的 Cursor Type 下拉列表框中选择 Large Cursor 90 。
EDA实验指导书全
实验一Quartus II开发环境入门一、实验目的1、了解QuartusII软件及基本操作2、熟悉图形编辑器Block Builder/Schematic File的设计输入3、掌握电路的编译和适配4、掌握电路仿真与时序分析5、熟悉3/8线译码器工作原理和五人表决器设计二、实验原理1、以3/8线译码器为例，总体思路以EP1C3中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七个彩灯上显示。
2、三、实验步骤主要仪器和设备：计算机，EDA实验箱。
步骤一：1、建立工程，设计输入。
选择菜单“File”→“New Preject Wizard”将设计文件加入工程中：点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)。
Cyclone系列的EP1C3T144C8按下“Next”后，出现仿真工具选择对话框。
不作任何选择。
4、完成设置点击“Next”后，完成工程的设定，点击“finish”。
步骤二：1、选择File/New或点击主菜单中的空白图标，进入新建程序文件状态，选择VHDL file 。
VHDL程序文件的扩展名是：* .vhd程序代码：-- A simple 3 to 8 decoderlibrary ieee;use ieee.std_logic_1164.all;entity decoder isport ( inp: in std_logic_vector(2 downto 0);outp: out std_logic_vector(7 downto 0)); end decoder;architecture behave of decoder isbeginoutp(0) <= '1' when inp = "000" else '0';outp(1) <= '1' when inp = "001" else '0';outp(2) <= '1' when inp = "010" else '0';outp(3) <= '1' when inp = "011" else '0';outp(4) <= '1' when inp = "100" else '0';outp(5) <= '1' when inp = "101" else '0';outp(6) <= '1' when inp = "110" else '0';outp(7) <= '1' when inp = "111" else '0';end behave;步骤三：1、选择菜单“File”→“New ” →“ Schematic File”，即弹出原理图编辑框。
《EDA技术》实验指导书
EDA技术实验指导书适用于电子信息工程专业QUARTUS II 8.1软件的使用一、实验目的与要求：1、练习使用QUARTUS II 8.1软件，掌握利用该软件进行简单EDA设计的基本流程；2、完成一个通过拨码开关控制发光二极管亮灭的应用，实验结束后可独立完成思考题。
二、实验环境与器材：1、微机（已安装授权的QUARTUS II 8.1软件）2、EDA/SOPC实验开发系统3、USB Blaster下载线一根三、背景知识与操作流程：QUARTUS II是ALTERA公司推出的EDA开发工具，其前身为MAX PLUS II，目前实验室安装的版本为8.1，利用该软件可进行对可编程逻辑器件的分析、综合、下载等设计。
EDA/SOPC实验开发系统是由北京百科公司生产的一套EDA实验系统，其核心芯片采用ALTERA公司的CYCLONE系列FPGA产品EP1C6Q240C8，同时配备了丰富的外部接口资源，可供学生进行EDA设计实验。
启动QUARTUS后的界面如图1所示，首先需要创建一个工程，具体操作过程如下：图1 QUARTUS软件的启动界面（1）点击File –> New Project Wizard创建一个新工程，系统显示如图2。
图2 工程创建向导的启始页（2）点击Next，为工程选择存储目录、工程名称、顶层实体名等，如图3所示；（3）点击Next，若目录不存在，系统可能提示创建新目录，如图4所示，点击“是”按钮创建新目录，系统显示如图5所示；（4）系统提示是否需要加入文件，在此不添加任何文件；（5）点击Next，进入设备选择对话框，如图6，这里选中实验箱的核心芯片CYCLONE系列FPGA产品EP1C6Q240C8；（6）点击Next，系统显示如图7，提示是否需要其他EDA工具，这里不选任何其他工具；（7）点击Next后，系统提示创建工程的各属性总结，若没有错误，点击Finish，工程创建向导将生成一个工程，这时软件界面如图8，在窗口左侧显示出设备型号和该工程的基本信息等。
EDA实验指导书
EDA 实验指导书2011年9月30日目录1.实验一LED实验（验证性实验）2.实验二LED点阵实验（综合性实验）3.实验三 LCD显示实验（设计性实验）实验一：LED实验一、实验目的1. 熟悉ISE8.2开发环境，掌握工程的生成方法；2. 熟悉SEED-XDTK_V4实验环境；二、实验内容1. 创建工程；2. 添加HDL资源文件；3. 配置一个应用程序完成设计。
三、实验准备1. 通过USB口下载电缆将计算机的USB口及SEED-FEM025板的J9 连接好；2. 启动计算机，打开SEED-XDTK_V4实验箱电源开关。
观察SEED-FEM025板上的＋5V（D11）的电源指示灯是否均亮。
若有不亮的，请断开电源，检查电源。
四、实验步骤1. 创建工程1) 双击桌面Xilinx ISE8.2快捷方式打开ISE工程管理器（Project Navigator）；2) 打开Project Navigator后，选择File → New Project，弹出新建工程对话框；3) 在工程路径中单击“…”按钮，将工程指定到如下目录D: \02. V4_lab，单击确定；4) 在工程名称中输入led，点击Next按钮，如图1.1所示；图1.15) 弹出器件特性对话框。
器件族类型（Device Family）选择“Virtex4”，器件型号（Device）选“XC4VSX25 FF668 -10”，综合工具（Synthesis T ool）选“XST(VHDL/Verilog)”，仿真器（Simulator）选“ISE Simulator”，如图1.2；图1.26) 单击Next按钮，弹出创建新资源（Create New Soure）对话框，可以使用这个对话框来创建新的HDL资源文件，或者也可以创建工程后，新建HDL资源文件，如图1.3；图1.37) 单击Next按钮，弹出添加存在资源对话框；可以使用这个对话框来添加已经存在的HDL资源文件，或者也可以创建工程后，添加HDL资源文件；在本实验中我们采用创建工程后，添加HDL资源文件的方式，如图1.4；图1.48) 单击Next按钮，将弹出工程建立完成对话框，单击finish按钮完成工程建立流程；9) 观察工程资源管理窗口，将会看到工程已经建立成功，如图1.5。
EDA 实验指导书
EDA技术基础实验指导书海南大学信息学院编目录实验一MAX –plusII及开发系统使用 1 实验二高速四位乘法器设计7 实验三秒表的设计9 综合性设计性实验实验四序列检测器的设计12 实验五数字频率计的设计14 数字密码锁17 交通灯控制器182EDA实验指导书实验一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
3(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
EDA技术实验指导书
《EDA技术》实验指导书面向专业：通信工程信息工程自动化电子信息工程电气工程及其自动化信息与通信工程学院2016年9月前言一、课程性质本课程是电子信息工程、通信工程、信息工程和自动化专业必修的专业实验课程。
通过本课程的教学，使学生掌握EDA技术的开发流程，学会利用以硬件描述语言为描述工具，以可编程逻辑器件为实现载体，在数字系统设计领域熟练应用EDA技术，使其具备研究和开发现代数字系统的能力。
二、专业安排本系统分为多个模块，适合通信工程、信息工程、自动化、电子信息工程、电气工程及其自动化等专业使用。
三、本书特点本实验指导书的特点是引入工程项目机制来管理实验项目，着重培养学生的方案设计、算法分析和现场调试能力，为培养卓越工程师打下坚实的基础。
目录前言 (I)第一章实验系统 (1)1.1 系统整体结构 (1)1.2 核心板 (1)1.3 基础扩展模块 (2)1.4 自动控制模块 (3)1.5 信号处理模块 (3)1.6 通信接口模块 (4)第二章开发平台简介 (5)2.1 Quartus II简介 (5)2.2 Quartus II开发流程 (5)第三章实验项目 (9)实验1 平台应用及全加器设计 (9)实验2 信号发生器设计 (11)实验3 数字电压表设计 (13)实验4 数字频率计设计 (16)实验5 交通灯控制器设计 (19)第一章实验系统1.1 系统整体结构本实验指导书采用的EDA综合实验开发系统是我院电子信息与通信技术实验教学中心自主研制，整体结构如图所示。
1.2 核心板核心板采用Altera公司的EP4CE22E22C8N芯片，具有低内核电压、低功耗的特点。
芯片内部具有22320个逻辑单元，594kbit RAM嵌入式储存器，66个嵌入式18×18乘法器，4组通用PLL。
1、DIP开关主要功能是控制高低电平，通过手动控制为系统提供稳定的逻辑信号。
系统总共提供了3位拨档开关，当开关的档位在上方时则输出高电平“1”，反之则为低电平“0”。
EDA实验指导书(100109)
实验一Multisim9设计应用一、实验目的1、熟悉Multisim9的使用环境和Multisim9使用一般步骤。
2、了解电子EDA技术的基本概念。
3、掌握模拟、数字电子电路的设计与仿真方法。
二、实验仪器PC机一台Multisim9软件三、实验内容１、实验电路图（1）半波整流电容滤波电路仿真实验原理如图1.1。
图1.1实验电路（2）数字全加器电路如图1.2图1.2全加器逻辑图２、实验步骤①进入Windows 环境并建立用户文件夹。
②双击Multisim9图标进入Multisim9主窗口，创建仿真实验电路③绘制设计电路（如图1.1、1.2所示）：从相应库中拖拽出所需元器件和仪器仪表安放于合适的位置，然后利用工具栏的转动按钮使元器件符合电路的安放要求；点击元件引脚端点拉出引线至另一元件引脚端点即可连线；双击元件打开元件特性对话框，给元件标识、赋值；保存。
（用A键控制开关）④设置虚拟仪器仪表：电压表、示波器（选择合适的扫描时间、垂直幅值和水平偏移量即可）、字信号发生器（编辑输出字信号的首末地址：首地址为0000，将Initial 置为0000；末地址为0007，将Final 置为0007；设置字信号输出方式：设置为单帧输出方式，以便于输出一帧后，进行查看；只要将Burst 钮按下即可设置输出频率，可设定为 1 KHz）和设置逻辑分析仪（可采用系统默认设置，在运行后，调整水平时间刻度数值，使在波形记录区记录到适当宽度的波形信号即可）。
⑤保存⑥仿真：单击运行开关、启动电路运行。
观察１.１电路中开关断开和闭合时示波器的波形以及电压表和电流表的读数；双击逻辑分析仪图标，显示其面板，适当调整时间刻度值( 如调到4 ) ，就可看到输出波形。
３、结果记录①自行设计纪录表格，记录1.1开关断开和闭合时的两个电压表的读数，并打印两个电压表在开关断开和闭合时候的波形图.②自行设计纪录表格，记录1.2的结果数据，并打印波形图.四、实验研究与思考字信号发生器的触发信号有何特点，如何设置？实验二Protel99SE 原理图设计一、实验目的1、掌握Portel 99 SE电路原理图设计工具，图纸设置；2、掌握设置网格、电气节点和光标的方法；3、掌握装载元器件库、放置、编辑和调整元器件的方法；4、通过实例熟悉电路图的设计过程，掌握具体电路的设计方法。
EDA实验指导书
EDA实验指导书计算机科学与技术系2008.09目录实验一Quartus II 开发环境实验 (3)实验二半加器 (18)实验三全加器 (19)实验四多路数据选择器 (21)实验五编码器 (23)实验六7段数码管控制接口 (25)实验七计数器 (28)实验八MOORE机 (30)实验九MEALY机 (34)实验十串入/并出移位寄存器 (38)实验十一并入/串出移位寄存器 (40)实验十二数字钟 (42)实验一Quartus II 开发环境实验一、实验目的：1、通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：Quartus II软件的基本操作与应用三、实验内容：学习Quartus II软件的基本操作并设计3人表决器一．Quartus II 7.2 启动◆方法一、直接双击桌面上的图标，可以打开Quartus II 7.2 软件；◆方法二、执行：【开始】→【程序】→【Altera】→【Quartus II 7.2】→【Quartus II 7.2 TalkBackInstall】菜单命令，可以打开软件。
◆启动软件后，若你的电脑没有连接到Internet互联网，会出现提示，提示你没有连接到Altera的官方网站，将无法获得更新的资源。
点击〖确定〗继续，因为这不影响软件的正常使用。
二．Quartus II 7.2软件界面Quartus II 7.2软件的默认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、资源管理窗口、程序编译或仿真运行状态的显示窗口、程序编译或仿真的结果显示窗口和工程编辑工作区组成。
三．Quartus II 7.2软件使用1. 新建项目工程使用QuartusII7.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件（CPLD、FPGA）中。
《EDA》实验指导书--精讲
辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院2013年6月目录目录 (1)实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。
实验二半加器 . (2)实验三带进位输入的8位加法器 (4)实验四数据比较器 (6)实验五编码器 (9)实验六组合逻辑电路的设计 (12)实验七计数器 (14)实验八触发器功能的模拟实现 (17)（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器实验类型： 验证性实验课时： 2指导教师： 李海成 时 间：201 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1.设计并实验一个一位半加器2.掌握CPLD/FPGA 组合逻辑设计基本方法。
二、 实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、输出，如图2-1。
图2-1 一位半加器示意图表2-1一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=三、 实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。
四、 实验记录五、实验注意事项1.提前编辑实验程序。
2.根据教师要求正确操作，并检验逻辑的正确性六、思考题1.EDA半加器实现与数字电路设计方法的根本区别。
2.简述EDA设计半加器的不同方法，并比较其优缺点。
3.心得体会及其他。
实验三 带进位输入的8位加法器实验类型： 验证性实验课时： 2 指导教师：时 间：200 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1. 设计并实现一个8位全加器2. 掌握EDA 中模块调用方法 二、 实验原理利用实验二构建的半加器构建一位的全加器，然后设计一个8 位的全加器，其框图如图4-1所示。
EDA实验指导书_实验指导06_EDA_硬件综合实验
“电子设计自动化(EDA)”实验指导书(六)一、实验课程编码：105009二、实验课程名称：电子设计自动化(EDA)三、实验项目名称：综合硬件实验二(带时分秒按键调整和静态数码管显示的数字钟)四、实验目的1）学会看硬件原理图，2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力五、主要设备1）PC机，2）硬件实验箱，3）Max plusII软件开发平台。
六、实验内容1．6个数码管静态显示驱动2．按键模式选择(时\分\秒)与调整控制3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。
要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
七、实验步骤1．打开Max plusII ，连接实验箱上的相关硬件资源，如下图1所示。
2．建立新文件，选择文本类型或原理图类型。
3．编写程序。
4．编译5．仿真，加载程序到芯片，观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确，则修改程序，再编译，直到正确。
图1 综合硬件实验二对应的硬件资源连接八、实验结果直接观察实验箱的数码管显示、操作按键进行控制和调整。
数字钟包括正常的时分秒计时，DS2B DS1B.125 H z.25 H z.5 H zH zH zH zH z4 H z56 H z024 H z096 H z6384 H z2768 H z5536 H z50 K H z.5 M H zM H zM H z2 M H z4 M H zHour 00-23 Minute 00-59Second 00-59实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒。
adjust 递增调整时分秒，mode按键循环调整模式。
EDA技术实验指导书(印刷版)
EDA技术实验指导书长沙学院电子与通信工程系2007年8月目录实验一简单逻辑电路实验 (1)实验二2选1多路选择器 (4)实验三D触发器设计 (5)实验四1位二进制全加器设计 (6)实验五4位加法计数器 (9)实验六7段数码显示译码器设计 (10)实验七带有复位和时钟使能的十进制计数器 (12)实验八带有并行置位的移位寄存器 (14)实验九较复杂电路的原理图设计 (16)实验十数控分频器的设计 (18)实验十一8位十六进制频率计设计 (20)实验十二基于LPM_COUNTER的数控分频器设计 (23)实验十五正弦信号发生器设计与LPM定制 (31)附录 (33)实验一简单逻辑电路实验一、实验目的1.学习Create-SOPC实验平台的使用方法；2.熟悉Quartus II 软件平台和使用VHDL 语言设计电路的方法；3.学习简单逻辑电路的设计、仿真和硬件测试。
二、实验内容运用Quartus II 集成环境下的VHDL文本设计方法设计半加器，进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能验证。
三、实验步骤及参考程序1.创建个人实验文件夹(最好使用英文字母命名不要用中文或数字名称)如：D:\example2.运行Quartus Ⅱ软件。
3.创建一个VHDL设计文件：File －> New，在Device Design Files 中选择VHDL File。
在程序编辑窗输入VHDL程序并保存；在弹出对话框中输入文件名（必须和程序中实体名相同）并使下方小框内出现“√”，点击保存会弹出“是否创建新工程”提示信息如图1-1所示。
图1-1 图1-24.创建一个新工程：点击图1-1中“是”可进入创建工程向导（也可以File －> New project Wizard进入向导），此时看到的默认工程名、顶层实体名都为h_adder（其中工程名可换名但顶层实体名必与编写的程序实体名一致），如图1-2。
EDA实验指导书
实验一QuartusII软件和实验箱控制软件EDA2000使用流程[实验目的]1.掌握CPLD/FPGA的开发软件QuartusII的操作流程；2.掌握实验箱控制软件EDA2000的使用，熟悉EDA2000的实验箱结构。
[实验仪器]PC机1台QuartusII 软件1套EDA2000实验箱一个，并行电缆、串行电缆各一根。
[实验步骤]QuartusII软件使用世界各大FPGA／CPLD生产商都有自己的EDA开发环境，也有专业的第三方EDA软件。
ALTERA公司的QuartusII是Altera公司的第四代EDA集成开发环境，它操作方便、功能强大，提供了原理图输入和HDL语言输入功能，在环境中可以完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA／CPLD芯片编程以及SOPC的设计开发等功能。
下面以V erilog HDL语言输入设计为例，一步一步描述在QuartusII开发环境中如何完成FPGA／CPLD开发的设计流程。
本实验中利用V erilogHDL在FPGA里面设计一个与门，请同学们按照以下步骤操作：a)在e盘新建一个目录e:\fpga\experiment1,用于存放本次实验中的设计文件。
b)按图1-1操作打开QuartusII 7.2软件图1-1c)界面如下图1-2d)点击菜单File–〉New Project Wizard出现如下图，点击Next图1-3e) 在出现的对话框中按下图设置：f)点击Next ，出现如下对话框，本对话框要求加入文件到项目中，由于是新建项目，还没有设计文件，故空着，点击Next 。
项目顶层文件名称，通常与项目名称一致g)选择选择器件：这里的器件就是指每个设计所使用的FPGA或CPLD芯片，ALTERA公司具有代表性的FPGA为FLEX 10K系列的EPFl0K10LC84-4。
具有代表性的CPLD为MAX7000S系列的EPM7128SLC84-15。
EDA实验指导书
实验三 简易一位数码显示系统（4 小时）
一 实验目的 1． 掌握典型数码显示系统组成及工作原理。 2． 掌握基本组合逻辑电路的 FPGA 实现。 3． 熟练应用 Quartus II 进行 FPGA 开发。 硬件需求 1．EDA/SOPC 实验箱一台。 实验原理
二 三
图 3-1 一位数码显示系统 图 3-1 中 0~9 对应十个拨段开关（或按钮） ，bmq 为二-十进制编码器，负责对 0~9 进行二十制编码 （例如 8421 码） ， xian 为显示译码器。 具体原理参见数字电子技术教材或相关课件。 四 实验内容 本实验要完成的任务是设计一个一位数码显示器。 具体的实验过程就是利用 EDA/SOPC 实验箱上的拨挡开关模块的 K1～K9 作为电路输入，电路输出接八段码显示器，K1～K9 若 无动作则显示 0，否则显示对应数字。 五 实验步骤 完成四位全加器的实验步骤如下： 1．首先打开 Quartus II 软件，新建一个工程，并新建一个 VHDL File。 2．按照自己的想法，编写 VHDL 程序 3．对自己编写的 VHDL 程序进行编译并仿真。 4．仿真无误后，根据附录一的引脚对照表，对实验中用到的拨挡开关 及 LED 进行管脚绑定，然后再重新编译一次。 5．用下载电缆通过 JTAG 接口将对应的 sof 文件下载到 FPGA 中。 6．观察实验结果是否与自己的预期想法相吻合。
二 三
S
4 R 5
B 6 Q S
5 6
B 4 Q
图 4-1 基本触发器电路图
成，也可以由两个或非门交叉耦合组成。现在以两个与非门组成的基本触发器为例，来分析 其工作原理。根据与非逻辑关系，可以得到基本触发器的状态转移真值表及简化的真值表， 如下表 2-2 所示： 状态转移真值表 简化真值表
EDA实验指导书
EDA 实验指导书目录二零一二年九月 (2)实验一QUARTUSII软件使用 (2)实验二基本输出实验 (19)实验三、基本输入／输出实验 (23)实验四、静态lED 数码管显示 (26)实验五、动态LED 数码管显示 (29)实验六、蜂鸣器声响实验 (32)实验七、数字时钟实验 (34)实验八、频率计实验 (38)二零一二年九月实验一QUARTUSII软件使用一、实验目的1、了解QUARTUSII软件安装与配置的基本方法。
2、熟悉QUARTUSII集成开发环境。
二、实验内容1、安装并配置QUARTUSII。
2、通过创建一个简单的应用工程，初步熟悉QUARTUSII的使用，了解程序开发调试过程。
三、实验设备与仪器1、计算机四、实验步骤一、安装前的准备1.1、Windows XP操作系统（最好不要用Ghost精简版）关掉杀毒软件和防护软件（例如瑞星、360安全卫士），防止安装过程中出现不必要的麻烦。
1.2、QuartusII 7.2安装文件QuartusII和Altera公司配套的IP库。
1.3、QuartusII 7.2破解文件主要有3个文件：license.DA T、Quartus_II_7.2_b151破解器.exe、读我.txt。
二、Tips最好不要把Quartus软件安装到C盘。
三、安装过程3.1、光碟的内容3.2、安装过程选择安装的程序选择了QuartusII和IP库，用户自定义安装（稍后可以选择安装路径）。
同意协议填写用户名和公司名不同电脑默认的用户名和公司名都不同，可以随意填写。
最好不要安装到C盘，这里选择安装到D盘。
开始菜单中本程序的目录名（默认即可）安装所有功能总览安装配置正在安装全功能安装正在安装IP库IP库安装完成安装完IP库后，配置TalkBack（默认即可，不知道有什么用）完成所有安装过程四、破解QuartusII 7.24.1、破解之前如果没有破解，打开程序会看到如下提示。
《EDA》实验指导书
EDA技术与应用实验指导书实验一MAX+PLUSII 软件使用实验一 实验目的1 熟悉MAX+PLUSII 软件的使用2 了解图形法的设计过程 二 实验内容1 在MAX+PLUSII 环境下，执行“File ”→“New ”命令，弹出如图1.1所示的“编辑文件类型”对话框，选择“Graphic Editor file ”后单击“OK ”按钮，进入MAX+PLUSII 图形编辑方式，其界面如图1.2所示。
图形编辑界面中的空白处，即原理图编辑区，相当于一张空白图纸，设计者可以在此画出自己的电路设计图。
图1.1 编辑文件类型对话框图形编辑器文件 符号编辑器文件 文本编辑器文件 波形编辑器文件图1.2图形编辑器界面在原理图编辑区的任何一个空白位置上双击鼠标的左键，将弹出一个“元件选择”对话框，如图1.3所示。
调出所需的器件后，连线，修改输入输出引脚的名称，存盘。
原理图如下：由此输入所需的元件名用户自己设置的元件库基本逻辑元件库老式宏函数元件库参数可设置的强函数元件库基本逻辑元件库的元件图1.3 元件选择对话框 图1.4 模12进制原理图2 编译执行“File ” →“Project ” →“Set Project Current File ”。
单击“MAX+plusII ” →“Compiler ”,在弹出的编译对话框中单击“Start ”按钮，即可对当前文件进行编译。
如果当前文件不存在问题，编译后的结果如图2.1所示。
在编译中，MAX+plusII 自动完成编译网表提取（Compiler Netlist Extractor ）、数据库建立（Database Bulder ）、逻辑综合（Logic Synthesizer ）、逻辑分割（Partitioner ）、适配（Fitter ）、延时网表提取（Timing SNF Extractor ）和编译文件汇编（Assembler ）等操作，并检查设计文件是否正确。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院2013年6月目录目录 (1)实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。
实验二半加器 . (2)实验三带进位输入的8位加法器 (4)实验四数据比较器 (6)实验五编码器 (9)实验六组合逻辑电路的设计 (12)实验七计数器 (14)实验八触发器功能的模拟实现 (17)（被加数）Ai（被加数）Bi（半加和）Hi（本位进位）Ci实验二 半加器实验类型： 验证性实验课时： 2指导教师： 李海成 时 间：201 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1.设计并实验一个一位半加器2.掌握CPLD/FPGA 组合逻辑设计基本方法。
二、 实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。
按照进位是否加入，加法器分为半加器和全加器电路两种。
计算机中的异或指令的功能就是求两个操作数各位的半加和。
一位半加器有两个输入、输出，如图2-1。
图2-1 一位半加器示意图表2-1一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式：Bi Ai Bi Ai Hi ∙+∙= Bi Ai Ci ∙=三、 实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。
四、 实验记录五、实验注意事项1.提前编辑实验程序。
2.根据教师要求正确操作，并检验逻辑的正确性六、思考题1.EDA半加器实现与数字电路设计方法的根本区别。
2.简述EDA设计半加器的不同方法，并比较其优缺点。
3.心得体会及其他。
实验三 带进位输入的8位加法器实验类型： 验证性实验课时： 2 指导教师：时 间：200 年 月 日 课 次：第 节教学周次：第 周实验分室： 实验台号： 实 验 员：一、 实验目的1. 设计并实现一个8位全加器2. 掌握EDA 中模块调用方法 二、 实验原理利用实验二构建的半加器构建一位的全加器，然后设计一个8 位的全加器，其框图如图4-1所示。
图中的“进位入”C i-1指的是低位的进位输出，“进位出”Ci 即是本位的进位输出。
图 4-1 8位全加器原理图三、 实验连线全加器的17个输入所对应的管脚同17位拨码开关相连，17个输入管脚是a0～a7、b0~b7和cin a0～a7、b0~b7代表两个8位二进制数，cin 代表进位位；9个输出所对应的管脚同9位发光二极管相连，9个输出管脚是sum0~sum7和cout ，sum0~sum7代表相加结果，cout 代表进位位。
四、 实验记录（被加数）Bi(7..0)（被加数）Ai(7..0) （进位入）C i-1（全加和）Si(7..0)（进位出）Ci五、实验结果分析与思考1.半加器与全加器的区别。
2.实验设计程序3实验结果总结实验四数据比较器实验类型：设计性实验课时： 2 指导教师：李海成时间：201 年月日课次：第节教学周次：第周实验分室：实验台号：实验员：一、实验目的1.设计并实现一个4位二进制数据比较器2.掌握数据比较器的构建及其方法二、实验原理二进制比较器是提供关于两个二进制操作数间关系信息的逻辑电路。
两个操作数的比较结果有三种情况：A等于B、A大于B和A小于B。
考虑当操作数A和B都是一位二进制数时，构造比较器的真值表见表9-1。
输出表达式如下：AEQB=A’B’+AB=(AB)’A>B=AB’A<B=A’B表在一位比较器的基础上，我们可以继续得到两位比较器，然后通过“迭代设计”得到4位的数据比较器。
对于4位比较器的设计，我们可以通过原理图输入法或VHDL描述来完成，其中用VHDL语言描述是一种最为简单的方法。
下面是一个3位比较器的VHDL描述：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity comp isport(a,b: in std_logic_vector(2 downto 0);sel_f: in std_logic_vector(1 downto 0);q: out Boolean);end;architecture a of comp isbeginprocess(sel_f,a,b)begincase sel_f iswhen”00” => q <= a=b;when”01” => q <= a<b;when”10” => q <= a>b;when others => q <=false;end case;end process;end a;实验源程序名是comp.vhd。
三、实验连线输入信号有A0~A3、B0~B3、CLK和RST，其中A0~A3和B0~B3代表两路相互比较的数，接拨码开关，CLK接时钟，RST接复位端；输出信号有AEQB（A=B）、AGTB（A>B）、ALTB(A<B)，接发光二极管。
改变拨码开关的状态，观察实验结果。
四、实验记录同前，对比较器造表，得到其真值表，并分析其运算结果的正确性。
五、实验结果分析与思考1.比较器的应用场合。
2.实验设计程序3实验结果总结实验五编码器实验类型：验证性实验课时： 2 指导教师：李海成时间：201 年月日课次：第节教学周次：第周实验分室：实验台号：实验员：一、实验目的1.设计并实现一个16-4优先编码器2.掌握编码器的设计方法。
二、实验原理常用的编码器有：4-2编码器、8-3编码器、16-4编码器，下面我们用一个8-3编码器的设计来介绍编码器的设计方法。
8-3编码器如图11-1所示，其真值表如表11-1。
图11-1 8-3编码器整个编码器的VHDL语言描述如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ENCODE ISPORT(D: IN STD_LOGIC_VECTOR(7 DOWNTO 0);EIN: I N STD_LOGIC;A0N,A1N,A2N,GSN,EON: OUT STD_LOGIC);END ENCODE;ARCHITECTURE A OF ENCODE ISSIGNAL Q: STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINA0N <=Q(0); A1N<=Q(1); A2N<=Q(2);PROCESS(D)BEGINIF EIN =’1’ THENQ<=”111”;GSN<=’1’; EON<=’1’;ELSIF D(0)=’0’THENQ<=”111”;GSN<=’0’;EON<=’1’;ELSIF D(1)=’0’THENQ<=”110”;GSN<=’0’;EON<=’1’;ELSIF D(2)=’0’THENQ<=”101”;GS N<=’0’;EON<=’1’;ELSIF D(3)=’0’THENQ<=”100”;GSN<=’0’;EON<=’1’;ELSIF D(4)=’0’THENQ<=”011”;GSN<=’0’;EON<=’1’;ELSIF D(5)=’0’THENQ<=”010”;GSN<=’0’;EON<=’1’;ELSIF D(6)=’0’THENQ<=”001”;GSN<=’0’;EON<=’1’;ELSIF D(7)=’0’THENQ<=”000”;GSN<=’0’;EON<=’1’;ELSIF D=”11111111”THENQ<=”111”;GSN<=’1’;EON<=’0’;END IF;END PROCESS;END A;实验源程序名是encode.vhd。
请参考以上程序设计一16-4编码器。
三、实验连线输入信号D0~D15（代表16路输入数据）、EIN（代表输入允许控制端）、EON、GSN （代表2个输出允许控制端），都接拨码开关；输出信号A0N~A3N（代表四路编码结果输出）接发光二极管。
改变拨码开关的状态，对照表11-1 8-3优先编码器真值表，观察实验结果。
四、实验记录对编码器造表，得到其真值表，并分析其运算结果的正确性。
五、实验结果分析与思考1.编码器常用芯片有哪些，比较专用芯片和EDA设计的优缺点。
2.实验过程出现问题及处理方法3实验结果总结实验六组合逻辑电路的设计实验类型：设计性实验课时： 2 指导教师：李海成时间：201 年月日课次：第节教学周次：第周实验分室：实验台号：实验员：一、实验目的：1．掌握组合逻辑电路的设计方法。
2．掌握组合逻辑电路的静态测试方法。
3．加深PLD设计的过程，并比较原理图输入和文本输入的优劣。
二、实验的硬件要求：1．输入：按键开关（常高）4个；拔码开关4位。
2．输出：LED灯。
3．主芯片:Altera EPF10K10LC84-4。
三、实验内容：1. 设计一个四舍五入判别电路，其输入为8421BCD码，要求当输大于或等于5时，判别电路输出为1，反之为0。
2. 设计四个开关控制一盏灯的逻辑电路，要求合任一开关，灯亮；断任一开关，灯灭。
（即任一开关的合断改变原来灯亮灭的状态）3. 设计一个优先权排队电路，其框图如下：排队顺序：A=1 最高优先级B=1 次高优先级C=1 最低优先级要求输出端最高只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。
四、实验连线：1. 四位拔码开关连D3，D2，D1，D0信号对应的管脚。
OUT输出信号管脚接LED灯。
2. 四位按键开关分别连K1，K2，K3，K4信号对应的管脚。
OUT输出信号管脚接LED灯。
3. A、B、C信号对应管脚分别连三个按键开关。
输出A_OUT,B_OUT,C_OUT信号对应的管脚分别连三个LED灯。
（具体管脚参考反标注原理图和实验箱上的标记）五、实验报告要求1.对于原理图设计要求有设计过程，并写出程序设计代码。
2.详细论述实验步骤。
3.写一些对于两种硬件设计输入法的优劣心得。
实验报告内容：实验七计数器实验类型：验证性实验课时： 2 指导教师：李海成时间：201 年月日课次：第节教学周次：第周实验分室：实验台号：实验员：一、实验目的1、设计一个带使能输入及同步清0的增1计数器，仿真波形图见图20-1,实验源程序名是counter1.vhd；2、设计一个带使能输入及同步清0的增1/减1的8位计数器，仿真波形图见图20-2A和20-2B,实验源程序名是up-down.vhd。