实验四集成触发器和用SSI的设计同步时序电路
实验四集成触发器和用SSI的设计同步时序电路-PPT文档资料
74LS74
2片
74LS00
1片
微动开关 4只
1台
74LS112 2片 74LS04 1片
器件引脚图
74LS112 双下降沿JK 触发器
1CP 1 1K 2 1J 3 1SD 4 1Q 5 1Q 6 2Q 7 GND 8
16 VCC 15 1RD 14 2RD
74LS112 13 2CP
12 2K 11 2J 10 2SD 9 2Q
实验四 集成触发器和用SSI设计同步时序电路
一、实验目的
1.掌握触发器的原理、作用及调试方法； 2.学习简单时序逻辑电路的设计和调试方法。
二、预习要求
根据实验内容，设计出电路，并画出逻辑图，标出管脚。
三、实验原理
1.触发器
SD
S
J
1J
Q
CP
C1
K
1K
Q
RD
R
边沿JK触发器
Qn1JQnKQn
CP下降沿时刻有效
74LS74 双上升沿D 触发器
1RD 1 1D 2 1CP 3 1SD 4 1Q 5 1Q 6 GND 7
74LS74
14 VCC 13 2RD 12 2D 11 2CP 10 2SD 9 2Q 8 2Q
74LS04 六反相器
1A 1 1Y 2 2A 3 2Y 4 3A 5 3Y能测试。
按下表要求观察和记录Q与Q 的状态
表1
SD RD J K CP
Qn+1
Qn=0
Qn=1
1
1
1100 1101 21 1 1 0
31 1 1 1
2. 3人智力抢答电路
QA Q A
QB QB
ssi时序逻辑电路设计
ssi时序逻辑电路设计
SSI时序逻辑电路设计是一种电子设计技术，旨在通过使用少量的固定功能逻辑门和触发器来实现特定的时序逻辑功能。
SSI代表的是Small-Scale Integration，即小规模集成电路，它的特点是门电路和触发器的数量较少，通常只有几个或几十个，而不是成千上万个。
这使得SSI电路设计相对较简单，易于编程和修改。
SSI时序逻辑电路设计通常用于实现数字时钟、计数器、状态机等应用，其中时序逻辑是指按照一定的时序规则进行处理的逻辑电路。
这些电路可以实现复杂的控制逻辑，如自动控制、数据处理、通信等。
在SSI时序逻辑电路设计中，常用的逻辑门包括与门、或门、非门和时钟门，而触发器则包括D触发器、JK触发器和T触发器。
SSI时序逻辑电路设计需要考虑的问题包括时序逻辑的正确性、电路的稳定性、噪声的抑制等。
此外，还需要考虑电路的功耗、面积和延迟等因素，以确保设计的电路符合实际应用的要求。
总之，SSI时序逻辑电路设计是一种重要的电路设计技术，可以用于实现各种应用，例如数字时钟、计数器、状态机等。
在设计过程中，需要综合考虑电路的正确性、稳定性、延迟等因素，以确保设计的电路符合实际应用的要求。
- 1 -。
用ssi设计组合逻辑电路实验报告
用SSI设计组合逻辑电路实验报告1. 简介组合逻辑电路是一种基本的数字电路，由多个逻辑门组成，它的输出仅取决于当前输入的电平状态。
本实验将使用SSI（Small Scale Integration）电路芯片设计一个组合逻辑电路，实现特定的功能。
2. 实验设备和材料•741G08集成电路芯片•7404集成电路芯片•排针•面包板•电路连接线3. 实验步骤3.1 准备工作1.将741G08芯片插入面包板的位置1。
2.将7404芯片插入面包板的位置2。
3.将排针插入面包板的位置，作为输入和输出引脚。
3.2 电路设计1.连接电源和接地，确保芯片正常工作。
2.使用电路连接线，将输入信号连接到741G08的输入引脚。
3.使用电路连接线，将输出信号连接到7404的输入引脚。
4.使用电路连接线，将7404的输出引脚连接到外部设备或其他电路。
3.3 编程设计根据实验需求，编写相应的逻辑函数表，确定每个逻辑门的输入和输出关系。
4. 实验结果根据实验设定的逻辑函数表，通过输入不同的信号，观察输出信号的变化。
根据实验结果，验证所设计的组合逻辑电路的功能和正确性。
5. 实验分析5.1 采用的电路芯片•741G08芯片：该芯片是一个4输入与门，可以实现多个输入信号的与运算。
•7404芯片：该芯片是一个非门，可以实现输入信号的取反功能。
5.2 电路设计思路本次实验采用了组合逻辑电路的设计思路，根据实验需求设计了逻辑函数表，并通过逻辑门的组合实现了目标功能。
通过实验，我们可以验证组合逻辑电路的设计与实现方法的有效性。
6. 结论本实验通过使用SSI电路芯片，设计了一个组合逻辑电路，并通过编程验证了其正确性和功能。
通过实验我们可以深入理解组合逻辑电路的设计和工作原理，并将其应用于实际的数字电路中。
参考文献1.张三, 李四. 电子电路设计基础. 机械工业出版社, 2018.2.王五, 赵六. 数字电路设计原理. 清华大学出版社, 2017.。
时序逻辑电路设计
时序逻辑电路设计
时序电路设计又称时序电路综合，它是时序电路分析的逆过程，即依据给定的规律功能要求，选择适当的规律器件，设计出符合要求的时序规律电路，对时序电路的设计除了设计方法的问题还应留意时序协作的问题。
时序规律电路可用触发器及门电路设计，也可用时序的中规模的集成器件构成，以下我们分别介绍它们的设计步骤。
1.用SSI器件设计时序规律电路
用触发器及门电路设计时序规律电路的一般步骤如图所示。
（1）由给定的规律功能求出原始状态图：首先分析给定的规律功能，从而求出对应的状态转换图。
这种直接由要求实现的规律功能求得的状态转换图叫做原始状态图。
（2）状态化简：依据给定要求得到的原始状态图很可能包含有多余的状态，需要进行状态化简或状态合并。
状态化简是建立在状态等价这个概念的基础上的。
（3）状态编码、并画出编码形式的状态图及状态表：在得到简化的状态图后，要对每一个状态指定1个二进制代码，这就是状态编码（或称状态安排）。
（4）选择触发器的类型及个数：
（5）求电路的输出方程及各触发器的驱动方程：依据编码后的状态表及触发器的驱动表可求得电路的输出方程和各触发器的驱动方程。
（6）画规律电路，并检查自启动力量。
2.用MSI中规模时序规律器件构成时序规律电路
用中规模时序规律器件构成的时序功能电路主要是指用集成计数器构成任意进制计数器。
构成任意进制计数器的方法有两种：一种是置数法，另一种是归零法。
时序电路的设计实验报告
时序电路的设计实验报告时序电路的设计实验报告引言：时序电路是数字电路中的一种重要类型，它在各种电子设备中都有广泛应用。
本实验旨在通过设计一个简单的时序电路，来加深对时序电路原理和设计方法的理解。
实验目的：1. 理解时序电路的基本原理和工作方式；2. 掌握时序电路的设计方法；3. 通过实际设计和调试，提高电路设计和故障排除的能力。
实验器材和元件：1. 逻辑门集成电路（例如74LS00、74LS04等）；2. 触发器集成电路（例如74LS74等）；3. 电阻、电容、开关等辅助元件；4. 示波器、数字信号发生器等测试设备。
实验原理：时序电路是根据输入信号的时序关系来控制输出信号的电路。
它通常由触发器、计数器、多路选择器等组成。
触发器是时序电路的基本组成单元，它能够存储和传递数据，并且根据时钟信号的变化来改变输出状态。
实验步骤：1. 根据实验要求，确定时序电路的功能和输入输出要求；2. 根据功能要求，选择合适的逻辑门和触发器进行电路设计；3. 根据设计原理，绘制电路原理图；4. 按照原理图，进行电路的布线和焊接；5. 使用数字信号发生器提供输入信号，通过示波器观察输出信号；6. 调试电路，确保电路按照设计要求正常工作；7. 对电路进行性能测试和稳定性测试；8. 记录实验数据和观察结果；9. 分析实验结果，总结电路设计中的问题和经验。
实验结果：经过设计和调试，本次实验成功实现了所要求的时序电路功能。
输入信号经过时序电路处理后，输出信号按照预期的时序关系变化。
实验数据表明，电路的稳定性和性能良好。
实验总结：通过本次实验，我深入了解了时序电路的原理和设计方法。
在实际操作中，我遇到了一些问题，例如电路布线不当导致信号干扰、触发器的选择不合适等。
通过调试和修改，我逐渐解决了这些问题，并获得了宝贵的经验。
同时，我也意识到了时序电路设计的重要性，它直接影响到整个电子设备的性能和稳定性。
未来展望：时序电路是数字电路中的基础知识，我将继续深入学习和研究相关内容。
数字电路第7章 应用SSI的时序电路设计与分析
建立原始状态图(表)的一般步骤
① 分析题意，确定输入、输出变量 ② 设置电路状态 首先确定有多少种输入信息需要记忆，即确定原始状态数， 然后为每种需记忆的输入信息设置一个状态并用字母表示。 ③ 画出原始状态图(表)： 根据输入条件和输出要求，确定每个状态的转移方向， 同时在状态转移方向旁边标明输入和输出值。
求得二进制状态表的目的是，为了求出激励函数和输出函数，最后 完成时序电路的设计。
状态分配方案决定着时序电路的复杂程度
理论上，应该有一种可以找到最佳分配方案的算法，然而，要得到 最佳分配方案是很困难的。
这首先是因为编码的方案太多。如果触发器的个数为n（一共有2n 种不同代码），实际状态数为M。若要将2n种代码分配到M个状态中去， 并考虑到一些实际情况，有效的分配方案数为
(S3和S4输出一样， 所以S4多余)
第 7章 应用SSI的时序电路的设计与分析
③ 画状态图，列状态表 方法：以每一状态作现态，分析在各种输入下电路转向的次态和输出。 该电路有一个输入变量X，因此，每个状态有两个转移方向。画状 态图时应先从初始状态S0出发。
当电路处于S0状态(表示还没有收到一个有效的1)时，输出Z=0；
Moore型原始状态表
第 7章 应用SSI的时序电路的设计与分析
二、检测型时序电路
（2）分组信号检测 例：设计一串行数据检测器，要求检测到一组码为111时，输出为1 该电路的功能：将序列信号分割，三个bit为一组。当一组的三个 bit都为1时， 电路输出为1，否则输出为0。 解：① 确定输入变量和输出变量 设该电路的输入变量为X，代表输入的序列串 输出变量为Z，表示输出的检测结果
A B AB C × D E G
(D,G)不可合并 (A,B,E)合并为A，剩下A,C,D,G
同步时序电路的设计步骤
同步时序电路的设计步骤同步时序电路的设计步骤同步时序电路的分析是根据给定的时序逻辑电路，求出能反映该电路功能的状态图。
状态图清楚地表明了电路在不同的输入、输出原状态时，在时钟作用下次态状态的变化情况。
同步时序电路的设计的设计是分析的反过程，其是根据给定的状态图或通过对设计要求的分析得到的状态图，设计出同步时序电路的过程。
这里主要讨论给定状态图的情况下的同步时序电路的设计，对于具体的要求得到状态图的过程一般是一个较复杂的问题。
根据已知状态图设计同步时序电路的过程一般分为以下几步：1.确定触发器的个数。
首先根据状态的个数来确定所需要触发器的个数，如给定的状态个数为n，由应满足n≤2K,K为实现这来状态所需要的触发器的个数。
（实际使用时可能给定的状态中存在冗余项，这时一般还须对状态进行化简。
）2.列出状态转移真值表。
根据状态列出状态转移真值表，也称状态表、状态转移表。
3.触发器选型。
选择合适的触发器，通常可选的触发器有：JK-FF,D-FF,T-FF,一般使用较广的为JK-FF。
根据状态图和给出的触发器的型号写出其输入方程，通常在写输入方程时须对其进行化简，以使电路更简单。
4.求出输出方程。
根据状态表，求出输出逻辑函数Z的输出方程，还过有些电路没有独立的输出，这一步就省了。
5.画出逻辑图。
根据输入方程、输出方程画出逻辑电路图。
6.讨论设计的电路能否自启动。
在设计的电路中可能出现一些无关的状态，这些状态能否经过若干个时钟脉冲后进行有效的状态。
同步时序电路设计举例例按下图状态图设计同步时序电路。
1.根据状态数确定触发器的数目：由状态图可以看出，其每个状态由两个状态，故可用两个触发器。
其变量可用Q1,Q0表示；2.根据状态图列出状态表：状态表的自变量为输入变量x和触发器当前状态Q1n,Q0n，而应变量为触发器的次态Q1n+1Q0n+1、及输出z，列表时将自变量的所有组合全部列出来，其中当Q1n Q0n=01的状态为不出现，其输出可看作任意项处理。
基于触发器设计同步时序电路的方法和步骤
触发器是数字电路中重要的元件，它能够存储和传输数字信号，被广泛用于时序电路的设计中。
在设计同步时序电路时，合理选用触发器并进行相应的设计是十分关键的。
下面将介绍基于触发器设计同步时序电路的方法和步骤。
一、了解触发器的种类和特性在设计同步时序电路之前，首先需要对常见的触发器种类及其特性有所了解。
常见的触发器包括RS触发器、D触发器、JK触发器和T触发器。
它们具有不同的特性，如时序反馈、时钟边沿触发等，设计时需要根据具体的应用场景选择合适的触发器类型。
二、确定同步时序电路的功能需求在设计同步时序电路之前，需要明确电路的功能需求，包括输入信号的类型和频率、输出的预期行为等。
通过仔细分析功能需求，可以确定所需触发器的类型和数量，为后续设计提供指导。
三、进行触发器的选型和布局根据功能需求，选用合适的触发器类型，并进行布局设计。
在布局过程中，需要考虑触发器之间的相互影响、时钟信号的分布等因素，确保电路的稳定性和可靠性。
四、进行逻辑设计和时序分析在确定触发器的选型和布局后，进行逻辑设计和时序分析。
通过逻辑设计，确定各个触发器之间的逻辑关系和信号传输路径；通过时序分析，评估电路的时序性能，包括时钟周期、延迟时间等参数。
五、进行仿真和验证完成逻辑设计和时序分析后，进行仿真和验证。
利用仿真工具对电路进行验证，检查电路的功能是否符合设计要求，以及时序性能是否满足预期。
六、进行布线和布局设计在仿真和验证通过后，进行布线和布局设计。
根据实际的电路板布局要求，对电路进行合理的布线和布局设计，考虑信号传输的稳定性和抗干扰能力。
七、进行电路实现和调试完成布线和布局设计后，进行电路的实现和调试。
按照设计要求进行电路的焊接和连接，通过实际测试和调试，确保电路的稳定性和可靠性。
八、进行性能评估和优化进行电路性能的评估和优化。
通过实际测试和数据分析，评估电路的性能指标，对电路进行优化，以满足实际应用的需求。
总结：基于触发器设计同步时序电路的方法和步骤，需要从了解触发器的种类和特性开始，逐步确定功能需求，进行选型和布局设计，进行逻辑设计和时序分析，进行仿真和验证，进行布线和布局设计，进行电路实现和调试，最后进行性能评估和优化。
实验08 SSI时序逻辑电路实验(改)
同步三分频电路参考电路图:
Q1
Q2
J1 Q1
J2 Q2
K1
K2
CP
三分频电路
SSI时序逻辑电路实验 五、实验注意事项
1．电源（VDD=＋5V、VSS=地）
核对无误，再接入！
2．输出端切忌短路、线与！ 3．多余输入端处理方法——不能悬空
CMOS与非门、与门：接+5V CMOS或非门、或门：接地
123456789
CP
L
（1）确定触发器的类型和数量画状态图 （2）列出状态表，得出状态方程 （3）化简得驱动方程，输出方程
3.设计一个同步时序脉冲产生器
同步时序脉冲产生器参考电路
J1 Q1
J2 Q2
K1
K2
CP
&
&
注意：
触发斜率选“下降 沿”
&
L=CP·Q1·Q
2
时序脉冲电路
4.设计一个同步三分频电路（选做）
2.用JK触发器设计同步2、4分频电路
具体操作：
选择频率最低的信号Q2(Q1) CH1显示 触发信源选择 CH1 时钟脉冲CP 送 CH2显示
①观察CP和Q1
②观察CP和Q2
1 2 3 45 6 7 8 9
CP
0
1
0
1
0
1
0
1
Q1
0
0
1
1
0
0
1
1
Q2
3.设计一个同步时序脉冲产生器
同步时序脉冲产生器所得波形
CC4027 双上升沿 J-K 触发器 1Q 1Q 1CP 1RD 1K 1J 1SD VSS 12345678
02-23.1 同步时序逻辑电路的设计方法及实例-课件
Q1n Q0n X
(Q1n
Q +1 n 0
+1
/
Y
)
0
0
x
0
0
1
x
1பைடு நூலகம்
Q1n Q0n X
S0=00 S1=01 S2=10
XQ1n
XQ0n
Q n+1 1
图7(a) 【例1】状态方程求解过程
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
解:（四）确定电路的状态方程:
Q1n Q0n X
（3）按照题意列出电路的原始状态转换表或画 出原始状态转换图。 目的——得出电路的原始状态转换图或状态转换表。
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
解：（一）逻辑抽象 依题意： 令输入数据为输入变量，用X表示； 令检测结果为输出变量，用Y表示； 设电路在没有输入‘1’以前的状态为S0；
◆ 时序逻辑电路设计的分类：
是
同步时序逻辑电路设计
分 时钟 类 统一
否
异步时序逻辑电路设计
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
█ 知识概要 ◆ 时序逻辑电路设计的原则：
最
SSI
所用触发器和门电路的数目最少， 且其输入端数目也最少。
简
原 则
M/LSI
使用的集成电路数目最少，种类 最少，相互间的连线也最少。
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
思考 ★ 异步时序逻辑电路与同步时序逻辑电路
的设计过程会有怎样的联系与区别？ ★ 时序逻辑电路设计时的自启动检查放在
同步时序逻辑电路的设计
同步时序逻辑电路的设计同步时序逻辑电路是一种电路设计技术，它通过使用锁存器和触发器等特定的时钟信号来确保电路的操作在特定的时间序列内发生。
在本文中，我们将讨论同步时序逻辑电路的设计原理和流程，并通过一个实际的案例来说明如何设计一个同步时序逻辑电路。
同步时序逻辑电路的设计原理主要基于时钟信号的使用。
时钟信号是一个周期性的脉冲信号，它指示了电路中各个操作的发生时机。
同步时序逻辑电路中的数据操作只能在时钟信号的上升沿或下降沿发生，这样可以确保数据的稳定性和一致性。
1.确定需求和功能：首先，需要明确电路的需求和功能。
这包括输入输出信号的数量和特性，以及电路要实现的逻辑功能。
2.确定时钟信号：根据电路的需求和功能，确定时钟信号的频率和周期。
时钟信号的频率决定了电路操作的速度，周期决定了电路操作的时间序列。
3.确定触发器和锁存器：根据电路的需求和功能，选择适合的触发器和锁存器来实现电路的时序控制。
触发器和锁存器是存储元件，可以存储和传输电路中的数据。
4.确定逻辑门和电路结构：根据电路的需求和功能，选择适合的逻辑门来实现电路的逻辑功能。
逻辑门是将输入信号进行逻辑运算的元件，常见的逻辑门有与门、或门和非门等。
5.进行逻辑设计：根据电路的需求和功能，进行逻辑设计。
逻辑设计包括将输入信号经过逻辑门的运算得到输出信号的表达式，以及设计触发器和锁存器的实现电路。
6.进行位宽设计：根据电路的需求和功能，确定各个信号的位宽。
位宽是指信号在逻辑门和触发器中占据的位数，它决定了电路的运算和存储的精度和范围。
7.进行时序设计：根据电路的需求和功能，进行时序设计。
时序设计包括确定电路的时钟信号的频率和周期，以及电路操作在时钟信号的上升沿或下降沿发生。
8.进行电路调试：将设计好的电路进行实现和调试。
可以使用常见的电路设计软件进行仿真和验证，以确保电路的正确性和可靠性。
以上就是同步时序逻辑电路的设计原理和流程。
下面我们将通过一个实际的案例来说明如何设计一个同步时序逻辑电路。
实验4 SSI组合逻辑电路的设计
数据分析：
（2）一位二进制大小比较电路数据记录表及数据分析
数据分析：
3）四位二进制判偶电路数据记录表及数据分析
数据分析：
2.实验总结（包括收获、心得体会等）
1)真值表
2）列出表达式，并写出化简过程。
3）逻辑图（标出引脚号）
（2）用与非门设计一个一位二进制大小比较电路（输出：大于，等于，小于）
1）真值表
2）列出表达式，并写出化简过程。
3）逻辑图（标出引脚号）
（3）四位二进制判偶电路
1)真值表
2）列出表达式，并写出化简过程。
3）逻辑图（标出引脚号）
1.表格记录及数据分析
总评
姓名：学号：专业班级：实验日期：
实验四
一、预习报告
【实验目的】
【实验仪器】
【实验原理】
1.画出74LS10 芯片的引脚图，列出真值表
1）引脚图
2）真值表
输入
输出
1A
1B
1C
1Y
0
0
0
0
0
1
0
1
0
0
1பைடு நூலகம்
1
1
0
0
1
0
1
1
1
0
1
1
1
2.用SSI设计组合逻辑电路的一般方法步骤
答：
3.电路设计
（1）用二输入与非门和三输入与非门设计3人表决电路
实验09 SSI时序逻辑电路实验
CC40161 4 位二进制同步计数器 CC40163
e
d
c
p
共阴数码显示器
CD40161 MC14161
8 3A
14 VDD
13 4B
12 4A
11 4Y
10 3Y
9 3B
16 VDD A1 1
15 Yf A2 2
14 Yg LT 3
13 Ya BI 4
12 Yb LE 5
11 Yc A3 6
10 Yd A0 7
1.
观测3个以上的波形，应该如何操作？
• 应将所有波形与频率最低的波形比较！ • 建议将频率最低(周期最长)的信号始终保持在CH1中
具体操作： 选择频率最低的信号Q2 CH1显示 触发信源选择 CH1 其它信号CP、Q1分别送 CH2显示
①观察CP和Q1 ②观察CP和Q2
1 CP 2 3 4 5 6 7 8 9
每场考试内容：电路组装和电路仿真
要求完成预习报告和仿真预习 现场完成实验报告，每人一份
下次实验：考试－计数译码显示电路 实验内容与具体要求
用161构成8421BCD码的十进制计数器
CP频率为1kHz时（取自信号发生器），正确观
测并记录十进制计数器输出Q0、Q1、Q2、Q3以及
CP的波形（注意它们的时序关系）。 完成译码显示电路组装 CP频率为1Hz时，观察并记录实验结果
p a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 4511 A3 6 2 A2 1 A1 7 A0
510
+5V 3 4 5
公共 限流 电阻
实验注意事项
1．电源 （VDD=＋5V、VSS=地）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74LS04
14 VCC 13 6A 12 6Y 11 5A 10 5Y 9 4A 8 4Y
YA
74LS00 四2输入与非门
1A 1 1B 2 1Y 3 2A 4 2B 5 2Y 6 GND 7
14 VCC 13 4B 12 4A
74LS00 11 4Y
10 3B 9 3A 8 3Y
Y AB
提高实验：
3.不同触发器之间的转换。 (1) 将 JK 触发器转换成 D 触发器； (2) 将 D 触发器转换成 JK 触发器和 T 触发器。
五、实验步骤
1.JK触发器74LS112的功能测试 (1)按照下图接线； +5V K1
16 15 14 13 12 11 10 9
74LS112
12345678
74LS74
2片
74LS00
1片
微动开关 4只
1台
74LS112 2片 74LS04 1片
器件引脚图
74LS112 双下降沿JK 触发器
1CP 1 1K 2 1J 3 1SD 4 1Q 5 1Q 6 2Q 7 GND 8
16 VCC 15 1RD 14 2RD
74LS112 13 2CP
12 2K 11 2J 10 2SD 9 2Q
3.不同触发器之间的转换
(1)JKFF→DFF ①按转换逻辑图接线； ②逻辑功能测试。 (2)DFF→JKFF→TFF ①按转换逻辑图接线； ②逻辑功能测试。
六、实验报告要求
1.按要求记录实验数据； 2.画出设计的逻辑电路图，并对该电路进行分析。
七、实验仪器与器材
1.电子技术实验箱
2.基础实验器件：
74LS74 双上升沿D 触发器
1RD 1 1D 2 1CP 3 1SD 4 1Q 5 1Q 6 GND 7
74LS74
14 VCC 13 2RD 12 2D 11 2CP 10 2SD 9 2Q 8 2Q
74LS04 六反相器
1A 1 1Y 2 2A 3 2Y 4 3A 5 3Y 6 GND 7
实验四 集成触发器和用SSI设计同步时序电路
一、实验目的
1.掌握触发器的原理、作用及调试方法； 2.学习简单时序逻辑电路的设计和调试方法。
二、预习要求
根据实验内容，设计出电路，并画出逻辑图，标出管脚。
三、实验原理
1.触发器
SD
S
J
1J
Q
CP
C1
K
1K
Q
RD
R
边沿JK触发器
Qn1JQnKQn
CP下降沿时刻有效
CPA
DA
1
RD R FFB C1 1D
CPB
DB
1
RD R FFC C1 1D
CPC
DC
1
&
&
&
+5V
+5V
+5V
A
1k
B
1k
A
1k
3人智力抢答参考电路
(1)按照下图接线；
+VCC
74LS74
74LS74
74LS00
74LS04
GND
L2 K1 K2
L3 K3
L4 K4
(2)功能测试。 清零(K1-K4=0)→准备(K1=1)→抢答
SD
பைடு நூலகம்
S
D 1D
Q
CP
C1
RD
R
Q
边沿D触发器
Qn1 D
CP上升沿时刻有效
2.开关接触抖动的影响及解决方法
按钮
加速断开簧片 上静触头(常通)
动触头 下静触头(常断)
1
2
3
微动开关结构
S
&
A
常通
动 常断
&
R
A
1k 1k
+5V 无抖动开关电路
四、实验内容
基础实验：
1.JK触发器74LS112的功能测试； 2.设计一个3人智力抢答电路。 要求：每个抢答人操纵一个微动开关，以控制自己的一 个指示灯，抢先按动开关者能使自家的指示灯亮起，并 封锁其余2人的动作，主持人可在最后按“主持人”微动 开关使指示灯熄灭，并解除封锁。
P 1 K4 K3 K2 L5 GND
(2)功能测试。
按下表要求观察和记录Q与Q 的状态
表1
SD RD J K CP
Qn+1
Qn=0
Qn=1
1
1
1100 1101 21 1 1 0
31 1 1 1
2. 3人智力抢答电路
QA Q A
QB QB
QC QC
1k +5V
RD R FFA C1 1D