微原课程设计

微机原理课程设计

学院机电工程学院

专业自动化

姓名颜秦鑫

学号

指导教师千博董瑞军

第一章绪论

1.1课程设计的意义：

《微机原理与接口技术》是自动化专业的专业基础课，在总课程体系种占有重要的位置。课程设计的目的是使学生更进一步掌握微机原理及应用课程的有关知识，加深对微机应用的理解，以达到巩固课堂教学内容，并进一步加强学生的应用能力和创新能力，是培养学生综合素质，提高动手能力，增强发现问题和解决问题能力的重要部分。

1.2课程设计的目的：

1.掌握8088最小系统的实现方法

2.掌握利用8088最小系统完成存储器的设计及其扩展方法

3.掌握系统设计时的地址空间分配及其译码电路设计

4.掌握利用8088最小系统完成接口设计的方法

5.掌握8255、8253、0809、0832等芯片的使用方法

1.3 课程设计的要求：

1.构成8088最小工作系统

2.分别采用两片6264和2764完成存储器电路的设计

3.采用ADC0809组成8位温度AD变换接口电路

4.采用DAC0832组成8位DA变换接口电路驱动直流电机

5.采用8255和8253组成步进电机的控制电路

第二章设计思路说明

2.1 设计任务分析：

系统要求采用8088工作于最小方式下，在这种方式中，8088CPU引脚直接产生存储器或I/O口读写的所有控制信号。首先利用8284提供时钟信号，同时也提供了复位信号和准备好信号。然后利用3片74LS373锁存器芯片形成20位地址总线，利用1片74LS245双向数据收发器芯片形成8位数据总线，至此形成

总线逻辑电路和最小系统工作电路。存储器设计分别采用2片2764和2片6264进行扩展，分别形成16KB的ROM和16KB的RAM。温度变换电路采用AD590采集温度信号送入0809的通道进行AD转换，并用8259对其产生的EOC信号产生中断控制。将系统数据送入0832进行DA转换，完成控制直流电机。系统的定时计数器8253完成对步进电机定时计数，采用8255并行接口控制步进电机。以上各模块译码电路均由74LS138产生。

2.2 系统各模块地址空间分配：

存储器模块：

ROM:FC000H—FFFFFH

RAM:00000H—03FFFH

温度变换模块：

ADC0809：000H—007H

8259：008H—009H

直流电机驱动模块：

DAC0832：00AH

步进电机控制模块：

8253：00CH—00FH

8255:010H—013H

键盘显示模块：

8255:014H—017H

第三章电路总体构成

3.1 最小系统设计：

3.1.1 8088芯片介绍

1.8088芯片简介：

图3.1.1 8088芯片

8088为40条引线、双列直插式封装。8088有最小组态（单微处理器组成的小系统）和最大组态（多处理器系统）两种工作模式，大部分引脚在两种组态下功能是一样的，只有8根引脚的名称及功能不同（24脚~31脚）。下面介绍各个引脚的功能：

2.8088引脚介绍：

（1）与工作模式无关的引脚

○1AD7-AD0（双向，三态）：低8位地址/数据的复用引脚线。在总线周期的T1状态时，作为地址总线输出低8位地址；在其他T状态时，作为双向数据总线输出低8位数据。T1状态输出地址时，需要锁存器进行地址锁存。

○2A15-A8（输出，三态）：高8位地址总线。在读写存储器或I/O端口的整个周期中，均输出高8位地址总线。

○3A19/S6-A16/S3（输出，三态）：分时复用的地址/状态信号线。在总线周期的T1状态，表现为高4位地址总线，而在其他状态时，用来输出状态信息。需要地址锁存器对T1状态时的地址进行锁存。

○4MN/MX（输入）：工作方式控制线。接+5V时，8088工作在最小方式；接地时，8088工作在最大方式。

○5RD（输出，三态）：读信号，低电平有效。有效时表示CPU正在执行从存储器或I/O端口输入的操作。

○6NMI（输入）：非可屏蔽中断请求输入信号，上升沿有效。出现有效信号时，CPU在执行完现行指令后，立即进行中断处理。

○7INTR（输入）：可屏蔽中断请求输入信号，高电平有效。CPU在每条指令的最后一个时钟周期对INTR进行测试，以决定现行指令结束后是否响应中断。

⑧RESET（输入）：系统复位信号，高电平有效（至少保持4个时钟周期）

CPU，

清除IP、DS、ES、SS、PSW、指令队列；该信号结束后，CPU从存储器的0FFFFH 地址开始读取和执行指令。

○9READY（输入）：准备好信号，来自存储器或I/O接口的应答信号，高电平有效。该信号有效时，表示存储器或I/O接口准备就绪。

○10TEST（输入）：测试信号，低电平有效。若为高电平，则CPU继续处于等待状态，直到出现低电平时，CPU才执行下一条指令。

（2）最小方式下的引脚

○1INTA（输出）：CPU发向中断控制器的中断响应信号。在相邻的两个总线周期中输出两个负脉冲。

○2ALE（输出）：地址锁存允许信号，高电平有效。当ALE信号有效时，表示地址线上的地址信息有效，将地址信息锁存到地址锁存器中。

○3DEN（输出，三态）：数据允许信号，低电平有效。DEN信号有效时，表示允许74LS245数据收发器和系统数据总线进行数据传送。

○4DT/R（输出，三态）：数据收/发信号，用来控制数据传送方向。DT/R为低电平时，CPU接收数据；DT/R为高电平时，CPU发送数据。

○5IO/M（输出，三态）：访问存储器或I/O端口的控制信号。IO/M为高电平时，表示访问I/O端口；IO/M为低电平时，表示访问存储器。

○6WR（输出，三态）：写信号，低电平有效。当WR有效时，表示CPU正在执行向存储器或I/O端口的输出操作。

○7HOLD（输入）：系统中其他总线主控设备向CPU请求总线使用权的总线申请信号，高电平有效。

○8HLDA（输出）：CPU对系统中其他总线主控设备请求总线使用权的应答信