本科毕业设计中期检查报告

本科毕业设计（论文）中期检查报告

课题名称：基于FPGA的等精度多功能频率测试仪

学院（系）：自动化学院（电技系）

年级专业：电技10级*班（学号***********）

学生姓名： **

指导教师： **

检查日期： 2014年4月30日

4、主系统设计

系统的核心部分为单片机核可编程芯片FPGA。所有信号包括基准频率信号和被测信号均可在89C51单片机的控制下送入FPGA芯片中，由一片FPGA完成各种测试功能，对标准频率和被测信号进行计数。单片机对整个系统进行控制，包括对键盘信号的读入与处理；对FPGA测量过程的控制，测量结果数据的处理；最后将测量结果送显示电路显示输出。被测信号通过整形电路主要对被测信号进行限

二、取得阶段性成果

1、频率计测频时序图

从图中可以看出，SPUL=‘1’时，系统进行等精度测频，这时，CLR一个正脉冲后，系统被初始化。然后CL被置为高电平，但这是两个计数器并未开始计数（START=‘0’）知道伺候被测信号TCLK出现一个上升沿，START=‘1’时两个计数器同时启动分别对被测信号和标准信号开始计数，期中BZQ和TSQ分别为标准频率计数器和被测频率计数器的计数值。由图见，在CL变为低电平后，计数仍未停止，直到TCLK出现一个上升沿为止，这时STASRT=‘0’，可作为单片机料及计数结束的标志信号。仿真波形中TCLK和BCLK的周期分别为100us和500ns，由图可见，技术结果是，对TCLK的计数值为5，对BCLK的计数值是64（16进制）。通过控制SEL就能按照8个8位将两个计数器中的32位读入单片机中进行计算。从图中的波形可以看出，该程序的等精度测频的功能完全正确。

2、完成单片机主程序

单片机主程序流程图，如图