基于FPGA逻辑分析仪的设计
基于FPGA的简易逻辑分析仪的设计与仿真完整设计
目录摘要 (1)Abstract (2)前言 (3)第一章概述 (4)1.1 选题背景 (4)1.2 FPGA简介 (4)第二章设计方案 (6)2.1 设计任务和要求 (6)2.2 总体设计方案 (6)第三章系统子模块实现与仿真分析 (9)3.1 数字信号发生器实现与仿真 (9)3.1.1 数字信号发生器的软件流程图和组成框图 (9)3.1.2 带异步置位/复位的通用八位寄存器 (10)3.1.3 任意分频器 (11)3.1.4 循环移位寄存器 (12)3.1.5 数字信号发生器仿真 (13)3.2 触发电路实现与仿真 (14)3.3 存储器REGN的实现与仿真 (15)3.4 640分频器FREQ的实现与仿真 (16)3.5 存储器RAM的实现与仿真 (17)第四章系统顶层的实现与仿真 (20)4.1 系统顶层原理图 (20)4.2 系统顶层仿真图 (20)结论 (22)参考文献 (23)致谢 (24)附录 (25)逻辑分析仪是一种类似于示波器，用来分析测量数字系统的逻辑波形和逻辑关系的仪器设备。
在每个时钟到来，并且与预置的触发字逻辑状态相同时，将触发之后的数据进行储存、处理并输出显示到屏幕上。
本文采用FPGA开发器件设计一个8通道的简易逻辑分析仪，实现对输入的8路逻辑信号进行数据判断、数据存储、采集和处理，然后输出显示的功能。
其功能参数分别是采样率为100KHz，每通道存储深度为32bit。
本次设计使用FPGA（现场可编程逻辑门阵列）芯片和VHDL硬件描述语言作为主要设计方法实现8路简易逻辑分析仪。
本系统根据逻辑分析仪所要实现的各项功能分别编程设计了对应的功能模块，分别是触发模块，数据缓存模块，分频模块以及存储器模块，并分别进行了仿真验证，在此基础上，完成了系统电路的设计与仿真。
仿真结果表明，本次设计各模块都达到了所需要求，实现了各自的功能。
系统总体方案也得到了较理想的结果，本次设计方案是可行的，达到了设计要求。
基于FPGA逻辑分析仪设计
摘要逻辑分析仪是一种新型的数字测试仪器。
它应用于微机等数字系统的软件、硬件调试，故障检查，性能分析等过程中。
它可以监测硬件电路工作时的逻辑电平，并加以存储，用图形的方式直观地表达出来，便于用户检测，分析电路设计中的错误。
在数字电路调试中，往往要测试多路信号波形，分析其逻辑关系。
而普通示波器最多只能测试两路信号波形。
在很多数字电路的研究和实验中,往往需要同时查看多路数字信号的时序关系,并且有时信号不是周期性的,只用示波器无法完整的观察了解信号之间的关系,因此需要用到逻辑分析仪(LA)。
逻辑分析仪是数据领域测试仪器中最有效、最有代表性的仪器。
然而自1973年诞生第一台逻辑分析仪至今,逻辑分析仪的普及率仍很低,30%以上的数字设计师没有使用逻辑分析仪,最重要的原因在于其高昂的价格。
基于此，本文提出一种新型的简易逻辑分析仪的设计方法。
本设计以Altera 公司高性能FPGA 芯片为平台, 以VHDL语言为设计工具, 用自上而下的设计方法先对整个系统进行功能划分和定义，然后对划分的每个模块的行为级用ＶＨＤＬ进行描述，LCD 12864液晶显示器为显示工具的简易逻辑分析仪的设计方法。
它具有功能全面,价格低廉,能够实时分析8路数字信号的优点,因此具有很高的实用价值。
关键词:逻辑分析仪;FPGA;VHDL;ABSTRACTLogic analyzer is a new type of digital test equipment. It applies to computer software and other digital systems, hardware debugging, troubleshooting, performance analysis process. It can monitor the hardware circuit when the logic level, and stores, with an intuitive graphical way to express it, to facilitate detection, analysis of the circuit design error. In the digital circuit debugging, often multiple waveforms to test and analyze the logic. Ordinary oscilloscope can only test two-way signal waveform. Digital circuits in many studies and experiments, often need to simultaneously view multiple digital signals, timing relationships, and sometimes the signal is not periodic, only the observation of the oscilloscope can not be the complete understanding of the relationship between the signal and therefore need to use logical analysis Miriam (LA). Logic analyzer data field is the most effective test instruments, the most representative instruments.However, since 1973 the birth of the first logic analyzer so far, the logic analyzer rate is still low, more than 30% of the number of designers are not using logic analyzer, because of its high price.Based on this, we propose a new simple design method of the logic analyzer. The design for Altera's high performance FPGA chip as a platform to VHDL language design tools, top-down design with the first division of the whole system functions and definitions, and then divide each of the modules using VHDL for behavioral description, LCD 12864 LCD display tool for the simple logic analyzer design methods. It has a full-featured, low cost, real-time-channel digital signals, so it can have high practical value.KEY WORDS: logic analyzer; FPGA;VHDL目录摘要 (1)ABSTRACT (2)第1 章绪论 (4)1.1逻辑分析仪在数字科技中的重要地位 (4)1.2逻辑分析仪的发展状况 (7)1.3课题背景及意义 (8)1.4研究目标 (9)1.5工作内容 (9)1.6论文结构 (9)第二章逻辑分析仪硬件设计 (10)2.1硬件组成部分 (10)2.2FPGA的介绍 (10)2.3FPGA优势 (11)2.4FPGA特点 (12)2.5FPGA引脚配置 (14)2.5液晶显示器介绍 (15)2.6硬件描述语言概述 (18)第三章逻辑分析系统设计 (21)3.1统总体结构设计 (21)3.4数据捕获部分 (22)3.5数据显部分 (25)3．6逻辑分析仪系统的仿真 (29)第四章结论与展望 (32)5.1本次毕业设计的总结 (32)5.2基于FPGA逻辑分析仪的展望 (32)参考文献 (34)致谢 (36)附录 (37)第1 章绪论1.1 逻辑分析仪在数字科技中的重要地位一：数字科技对检测仪器的需求20 世纪70 年代以来，大规模集成电路、可编程逻辑器件、高速数据信号处理器和计算机技术等高新技术得到迅猛发展，为解决数字设备、计算机及VLSI 等电路在研制、生产、检修和维护中的测试问题，出现了一类新的测试设备。
基于FPGA的简易逻辑分析仪设计
基于FPGA的简易逻辑分析仪设计甘国妹;罗业文【期刊名称】《玉林师范学院学报》【年(卷),期】2013(34)5【摘要】In the embedded development and debugging, logic analyzer is a good aid for developers to finish tasks like breakpoint, triggering and tracking. The design of a 16-channel logic analyzer is based on Verilog HDL and FPGA chip. The design also has a multi-stage sampling rate, and applies a logic signal threshold voltage of 0.25 to 4V range of the logic level of the input signal by the age of 16-level changes.%在嵌入式开发调试中，逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试.本设计应用Verilog HDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪，当逻辑信号的门限电压以0.25V为步长值在0.25V~4V之间变化时，具有16级采样速率，即可实现一个16通道的逻辑分析仪.【总页数】5页(P23-27)【作者】甘国妹;罗业文【作者单位】玉林师范学院电子与通信工程学院，广西玉林 537000;玉林师范学电子与通信工程学院，广西玉林 537000【正文语种】中文【中图分类】TN47【相关文献】1.基于FPGA的简易逻辑分析仪设计 [J], 程达;唐宏昊;邢玉秀2.一种基于FPGA的简易逻辑分析仪的设计和实现 [J], 王静3.基于FPGA的简易逻辑分析仪的设计 [J], 王建国;汪新新4.基于FPGA简易逻辑分析仪的设计与实现 [J], 张俊涛;马文博5.基于FPGA的简易逻辑分析仪 [J], 左超;周金刚;崔长生因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的虚拟逻辑分析仪设计
Ｌ ｇｉ ａｌｚ ｉ ｓ ｆ ｅｓｉｇ ｇｉ ｉｆ ｒ ｏ ｃ Ａｎ ｙ ｅｒ ｓ ｕ ｅｄ ｏｒｔ ｔ ｄｉ ｔ ｎ ｏ ｍａｔ ｉ ｔｅ ｙ ｔ ｎ ａｌ ｉ ｏｎ ｎ ｈ ｓ ｓｅｍ ｒｆ ｔ ｍａｓ ｓｇ ｌ ｏ ｏｍ ｐｌ ａｅｄ ｒ ｅｅｒ ｏ ｓ ｉｎａｓ ｒ ｃ ｉ ｔ ｔｉ ｃ ｇｇｅｒ ｅ ｒｑｕｅ ｔ ｓ，
谭 斌 瑚 旺 生 付 学 志 （ ｂ 海军工程大学电子工程学院， 湖北 武汉 ４０ ３ ） ３ ０３
摘 要
逻 辑 分析 仪 用 于 涉 及 大 量信 号 或 复 杂 的 触 发 器 要 求 的 数 字测 量 ， 是 以往 的 独 立 式逻 辑 分析 仪 不仅 结 构 复 杂 ， 但 而且 价
ｓｉ ｐｌｉｄ． ｍ ｉｅ ｆ
Ｋｅ ｗｏｒ ｖｉｕ ｉｓｒ ｍ ｅ ｔｌｇｉ ａ ｌｚ ，ＰＧＡ， ｙ ｄｓ： ｒ ａｌ ｎ ｔｕ ｎ ， ｃ ｎａｙ ｅｒＦ ｔ ｏ ＶＣ＋
在 文 中 笔 者 运 用 虚 拟 仪 器 概 念 结 合 Ｆ ＧＡ （ ｉｌ ｒ— Ｐ Ｆ ｄ ｏ ｅ Ｐ
ｇａ ｒｍｍａ ｌ Ｇａｅ Ａ ｒｙ 设 计 了 这 个 逻 辑 分 析 仪 ， 过 友 好 的 ｂｅ ｔ ｒ ） ａ 通 图形 界 面 控 制 仪 器 的 运 行 ， 成 对 被 测 试 量 的 采 集 、 析 、 示 完 分 显 和存 储 。 由于 在 逻 辑 分 析 仪 中 占很 大 比重 的控 制 电路 、显 示 电 路 、 示 电 路 等 功 能全 部 由微 计 算 机 完 成 ， 且 在 硬 件 电路 设 计 指 并 中采 用 了 Ｆ Ｇ 因 而 使这 种 虚 拟逻 辑 分 析 仪 的性 能 大 大 提 高 ， Ｐ Ａ．
６ ３路信号的采样数 据传送给 Ｆ Ｇ 。同时两个 Ｆ Ｇ Ｐ ＡＢ Ｐ Ａ分别根
简易逻辑分析仪设计报告
简易逻辑分析仪设计报告1.引言1.1 概述概述:简易逻辑分析仪是一种用于检测数字电路中逻辑信号的仪器，能够实时监测和分析数字电路中的信号波形和逻辑状态。
本设计报告将介绍一种基于FPGA的简易逻辑分析仪的设计方案，包括其设计原理、硬件设计和软件设计。
通过该设计，可以实现对数字电路中逻辑信号的实时观测和分析，为数字电路的调试和优化提供有力支持。
本报告将详细介绍该简易逻辑分析仪的设计过程和实现原理，以及展望未来在数字电路测试领域的应用前景。
1.2文章结构文章结构部分的内容应该是对整篇文章的结构进行简要概括，包括各个章节的主要内容和重点讨论的部分。
可以按照下面的内容编写：文章结构部分:本文主要包括三个部分，即引言、正文和结论。
在引言部分，将对简易逻辑分析仪的概述、文章结构和研究目的进行介绍。
正文部分包括设计原理、硬件设计和软件设计三个方面的内容，其中设计原理将解析简易逻辑分析仪的工作原理，硬件设计将详细介绍分析仪的硬件组成和设计要点，软件设计则会讨论分析仪的相关软件开发情况。
在结论部分，将对整个设计报告的结果进行总结、设计的优点进行分析，并对未来的发展进行展望。
整篇文章的结构清晰，内容充实，将全面展示简易逻辑分析仪的设计过程和成果。
1.3 目的本报告的目的是设计一种简易逻辑分析仪，用于对数字逻辑电路进行分析和测试。
通过该逻辑分析仪，可以实现对逻辑电路中信号的捕获、显示和分析，从而帮助工程师和技术人员更好地理解和调试数字电路。
同时，设计该逻辑分析仪旨在提高测试效率、降低成本，并且具有一定的实用性和推广性。
基于以上目的，本报告将从设计原理、硬件设计和软件设计三个方面展开介绍和分析。
2.正文2.1 设计原理设计原理部分的内容应该包括对逻辑分析仪的工作原理进行详细介绍。
这包括逻辑分析仪的基本功能和原理，例如数据采集、信号分析和显示等。
此外，还应该介绍如何通过逻辑分析仪实现对数字信号的采集、存储和分析，以及逻辑分析仪的工作流程和主要原理。
基于FPGA的简易逻辑分析仪设计
1引言在设计和测试数字系统时，往往需要借助逻辑分析仪来观察多路数字信号波形，以分析其逻辑关系。
然而，现有的逻辑分析仪不仅价格昂贵，也很难普及和推广。
为此，设计了一个基于现场可编程门阵列（FPGA ）和单片机的简易逻辑分析仪。
它具有功能全面，价格低廉，能够实时分析8路数字信号的优点，因此实用价值很高。
2系统总体方案设计将8路待分析的并行数字信号经过模拟开关分时选通成为串行信号，再由A/D 采样为逻辑电平值后，通过FPGA 读取并暂存，如果存满了，则用最近输入的数字覆盖掉最早存入的数字，等到满足触发条件后，再存入设定位数的数字。
最后将这些数字存入FPGA 内部的双口RAM 中，由DAC 输出显示在模拟示波器上。
其中，触发电平、触发字、触发方式都由用户通过键盘输入，再由FPGA 解析为相应的逻辑，以控制A/D 转换结果和存储器的写入。
触发位置和可移动光标处的逻辑状态均由LCD 同步显示，其系统框图如图1所示。
3模拟电路的设计3.1输入阻抗变换电路为了尽可能地不影响输入信号，要求采样电路的输入阻抗要大于50k Ω，所以将各路信号先经射极跟随器，再由A/D 采样，但对于8路信号就需要8个射极跟随器，因而给电路带来复杂问题。
将8路信号输入模拟开关AD7501的8个输入端，并由控制电路控制8路信号顺序输出，再经过一个射极跟随器进入A/D 转换器的输入端[1]，再在FPGA 内部将这8路数据分离开来。
图2给出具体电路。
3.2门限电压控制及数据采集电路采用的门限电压控制方法是将待测信号通过A/D 转换器转换为数字量，并与预设数字进行比较，以决定信号的逻收稿日期：2008-08-04稿件编号：200808004作者简介：程达（1987-），男，湖北黄冈人。
研究方向：电子设计。
基于FPGA 的简易逻辑分析仪设计程达，唐宏昊，邢玉秀（武汉大学电子信息学院，湖北武汉430079）摘要:基于数字信号采集及数字示波器存储显示原理，并以AT89S52单片机和现场可编程门阵列（FPGA ）组成的最小系统为核心，采用数字信号发生器模块、由模拟开关和A/D 采样组成的信号并行采集电路、触发模块、数据储存模块和显示电路等构成简易逻辑分析仪。
基于FPGA逻辑分析仪的设计
Ｑ ｔｒ ｓＩ 生 Ｐ Ｌ倍频 模 块 实 现 ４倍 倍 频 ， 下 图所 示 。 中 ， ｃｋ ｕａｔ Ｉ产 ｕ Ｌ 如 其 ｉ ｌ０ ｎ 字波 形 。例 如 ： 用 １０ ｚ采 样 频 率 的 逻 辑 分 析 仪 对 一 个 待 测 信 号 端 口是 ５ ＭＨｚ 入 端 口 ．Ｏ是 模 块 倍 频 输 出端 口。 利 ０ ＭＨ Ｏ 输 Ｃ 进 行 检 测 时 ． 们 设 定 参 考 电 压 为 ２ 逻 辑 分 析 仪 平 均 每 １ｎ 我 Ｖ． ０ｓ就 对 被 测 信 号 采 取 一 个 点 ， 于 ２ 的 为 逻 辑 “ ”低 于 或 等 于 ２ 的 为 逻 高 Ｖ １， Ｖ 辑 … ． 后 “ ” “ ” 可 以连 成 一 个 简 单 且 连 续 的波 形 。 在 此 波 形 ０’之 １和 ０ 就 中 ， 计 人 员 能 很 方 便 的 找 出异 常 的地 方 。 之 ， 辑 分 析仪 是 一 种 分 设 总 逻 析数 字 化 设 备 软 件 和 硬 件 的测 试 仪 器 ， 要 用 于 分 析 数 字 系 统 的逻 辑 主 关 系 ， 效 的解 决 了 复 杂类 型 的数 字 系 统 的 检 测 和故 障诊 断 为题 。 有
【 摘 要 】Ｏ世 纪 ７ ２ ０年代 以 来 ， 随 计 算 机技 术 、 伴 大规 模 集成 电路 、 可编 程 逻 辑 器件 、 高速 数 据 信 号 处 理 器 的 迅猛 发展 ， 种 数 字 系统 的 设 各 计、 开发 、 测 任 务越 来越 多 ， 越 来 越 复 杂 了。数 字 电路 系统 所 处 理 的 信 息都 是 用 离散 的 二 进 制 来 表 示 ， 用 … 来表 示 高 电平 ，Ｏ 表 示 低 电 检 也 常 １’ “”
２１ ０ １年
第１ ７期
基于FPGA逻辑分析仪的设计
参考文献
【１】汤兵勇，陈梅梅．中小企业电子商务之路．清华大学出版 社．２００７．
电脑编程技巧与维护
基于ＦＰＧＡ逻辑分析仪的设计
李莉，雷加
（桂林电子科技大学电子工程学院，桂林５４１００４）
摘要：研制了一种基于ＦＰＧＡ逻辑分析仪的实现方案，系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件 采用了ＡＶＲ单片机控制模块、ＦＰＧＡ采样模块和外部电路作输入，输出信号调理模块，通过较为合理的设计，完成了 简易逻辑分析仪系统。 关键词：ＡＶＲ单片机；ＦＰＧＡ；逻辑分析仪
２００９．
【６】马潮．高档８位单片机ＡＴｍｅｇａｌ２８原理与开发应用指南． 北京航空航天大学出版社。２００４．
【７】夏宇闻．Ｖｅｒｉｌｏｇ数字系统设计教程．北京航空航天大学出 版社．２００８．
一９２一
万方数据
为了更好地展示系统功能，本系统样机使用了两套以上 平台分别时现了逻辑分析仪和数字序列发生器。得益于平台 的充足资源。系统可方便地整合到一个平台上，将成本缩减。 在核心平台外．对应该逻辑分析仪和数字序列发生器，本系 统还分别设计了数控输出电平／输入门限电压的输入／输出整形
系统框图
图１系统原理框图 电路。
图５为数字序列发生器输出：５５ＡＡ００Ｈ移位序列， ２０ＭＨｚ。
图６为数字序列发生器输出：分频时钟输出，１０ＭＨｚ。
图２信号发生器原理框图
分频。经分频后输出时钟范嗣为１００Ｈｚ一２０ＭＨｚ。分频后的时 钟经缓冲后分别送到计数器和移位寄存器里。移位寄存器为 ２４位，可以控制选择输出１—３个８位的移位字。 ２．２逻辑分析仪
基于FPGA的逻辑分析仪
图 ２ 高速 比较 器 内部 情 况
重要 任务 收 到 了很 好 的效 果 。采用 芯 片 Ｅ Ｐ ４ Ｃ Ｅ １ ５ Ｆ １ ７ Ｃ ８作 为硬 件 平 台 ，Ｑ ｕ ａ ｒ ｔ ｕ ｓ Ｉ Ｉ 与Ｎ ｉ ｏ ｓ Ｉ Ｉ 为软 件平 台 ， 用Ｖ ｅ ｒ ｉ ｌ ｏ ｇ Ｈ Ｄ Ｌ 语 言
行 车情 况进 行 了仿 真模 拟 ， 通 过对 比分析 ， 证明了 “ 向右 让 车 ”
高涵 （ １ ９ ９ ３ 一），男，河北唐山人 ，本科 ，学生 ，研究方
较 器 。该 推 挽 输 出 比较 器Ｔ Ｌ Ｖ ３ ５ ０ ｘ 系 列提 供 一 个延迟 时 间为 ４ ． ５ ｎ ｓ的 ＋ Ｉ ｍ
‘
快 速 传 播 延 迟 时 间并 且 ＋ Ｉ 陋 操作 电压 范 围为 ＋ ２ ． ７ Ｖ 至＋ ５ ． ５ Ｖ ， 超 越 摆 幅 输 入共模范 围 ， 使 其 成 为
子 工程 师 ，２ ０ ０ ８ ，３ ４（ １ ２）： ４ － ７ ．
【 ３ 】 张俊 涛，马文博． 基 于Ｆ Ｐ Ｇ Ａ 简 易逻辑分析仪 的设计与 实现
［ Ｊ ］ ． 化 工 自动化 及仪 表 ， ２ ０ １ １ ，３ ８（ ９ ）：１ １ ２ ８ － １ １ ３ ０ ．
［ ４ 】 程 达 ，唐 宏 昊 ，邢 玉秀 ． 基于Ｆ Ｐ Ｇ Ａ 的 简 易逻 辑 分 析 仪 设 计 …． 国外 电子元 器件 ，２ ０ ０ ８ ，１（ ９ ）： ２ ５ － ２ ９ ． 【 ５ 】 王 景存 ，李炳 生 ，郝 国法 ，等． 用Ｆ Ｐ Ｇ Ａ 实现数 字逻 辑 分析 仪 设计 ［ Ｊ 】 ． 武汉 科技 大学 学报 ，２ ０ ０ １ ，３（ ２ ４ ）： ２ ９ ８ － ３ ０ ０ ． ［ ６ 】 王培元． 基 于Ｆ Ｐ Ｇ Ａ 的 逻 辑 分析 仪 设 计 ［ Ｊ ］ ． 襄 樊学院学报 ，
基于FPGA的逻辑分析仪SOPC设计
１ ｂｔ路 ， 用 于工作频 率 ８ Ｈｚ Ｋｉ ／ 适 ０ Ｍ 以下 数字 电路 。 其 设计 过程 是 ： 使用 Ｖ Ｄ Ｈ Ｌ语 言 描 述 数据 采 集 与存 储 模 块 、 发条 件 设 置与 识 别模 块 、 键控 制 模 块 、 Ｇ 触 按 Ｖ Ａ
（ 安邮 电学 院 电子工程 学 院 ， 西 陕西 西安 ７ ０ ２ ） １ １ １
摘 要 ： 用 Ｓ Ｐ 采 Ｏ Ｃ方 法设 计 了逻 辑 分 析 仪 ， 析 了 系统 中各 组 成 部 分 的 工作 原 理 重 点 阐 述 了 利 用 分
，
Ｆ Ｇ 片 内 Ｐ Ｌ的 时钟 分相 采样法 ， 系统采 样 率提 高 到 ４ ０ ＭＳ／ 。该设 计 成本 较低 ， 以满 足一 般 ＰＡ Ｌ 将 ０ ａ ｓ 可
Ａｂ ｔａ ｔ ｏ ｉ ｎ ｌｚｒｉ ｄ ｓ ｎ ｄ ｂ ｓｎ ｈ Ｏ Ｃ ｍｅｈ ｄ Ｔ ｅｗｏｋｎ ｒ ｃｐｅｏ ａ ｈ ｐ ｒ ｏ ｅ ｓｓｅ ｓ ｓｒ ｃ ：Ａ ｌｇｃａ ａｙ ｅ ｓ ｅｉ ｅ ｙ ｕ ｉｇｔｅＳ Ｐ ｔｏ ． ｈ ｒ ｉｇｐ ｉ ｉｌ ｆｅ ｃ ａｔ ｆｔ ｙｔｍ ｉ ｇ ｎ ｈ
第 ３ 卷 第 １ １ 期 ２１ ０ ２年 １月
实 验
室
研
究与探索 来自Ｖ０ ｌ ｌ Ｎ ０ 【 ３ １
ＲＥＳＥＡＲＣＨ ＡＮＤ ＥＸＰＬＯＲＡＴＩ ＯＮ Ｎ Ｉ ＬＡＢＯＲＡＴＯＲＹ
Ｊ ｎ ０１ ａ ．２ ２
基于 ＦＧ Ｐ Ａ的逻辑 分 析 仪 Ｓ Ｐ Ｏ Ｃ设 计
倪 德 克
．
ｈ ｓｇ ｏ ｒ ｃｉ ａ ａ ｕ ． ａ ｏ ｄ ｐ ａ ｔｃ ｌｖ ｌ ｅ
基于FPGA的USB2.0虚拟逻辑分析仪的设计与实现.
基于FPGA的USB2.0虚拟逻辑分析仪的设计与实现引言传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限，并且在数据采集、传输、存储、显示等方面存在诸多限制，在很大程度上影响了其在实际中的应用。
选用高性能的FPGA芯片进行数据处理，充分利用PC的强大处理功能，配合LabView图形化语言开发的虚拟逻辑分析仪，其数据处理和传输速率大大提高，适用性极大增强，其显示、操作界面和低廉的成本较之传统的逻辑分析仪具有极大的优势和发展前景。
工作原理本设计选用Altera公司的Cyclo引言传统的逻辑分析仪体积庞大、价格昂贵、通道数目有限，并且在数据采集、传输、存储、显示等方面存在诸多限制，在很大程度上影响了其在实际中的应用。
选用高性能的FPGA芯片进行数据处理，充分利用PC的强大处理功能，配合LabView图形化语言开发的虚拟逻辑分析仪，其数据处理和传输速率大大提高，适用性极大增强，其显示、操作界面和低廉的成本较之传统的逻辑分析仪具有极大的优势和发展前景。
工作原理本设计选用Altera公司的Cyclone系列FPGA器件EP1C3进行数据采集和处理，外接SRAM，用于数据的存储。
系统通过高性能的PIC单片机PIC18F6620完成与PC的通信，接收PC发出的触发、配置信息并控制系统将采集处理后的数据上传至PC显示。
单片机与PC的接口利用符合USB2.0规范的接口芯片CP2102实现。
首先，PC向FPGA发送触发字信息、数据采集控制信息和开启数据采集信号；单片机发送数据至外接DAC产生门限电压；采集到的输入信号通过高速比较器与此门限电压进行比较，以确定其值为0或1。
接收到PC发出的开启数据采集信号后，FPGA按设定的工作方式采集数据，各通道数据移位输入FPGA内部缓存并存入外部SRAM。
FPGA将缓存中存储的采集数据与设定的触发字、触发方式和屏蔽位进行比较。
一旦符合触发条件，则设置触发标志，记录触发位置。
当数据采集至设定的点数后，FPGA向PC发送采集完成信号。
一种基于FPGA的逻辑分析仪触发电路的设计
一种基于FPGA的逻辑分析仪触发电路的设计一种基于F P G A 的逻辑分析仪触发电路的设计杜晓斌,陈兴文(大连民族学院机电信工程系辽宁大连116600)摘要:介绍数字逻辑分析仪触发电路的工作原理,讨论了E D A 技术实现触发电路设计的方法,同时给出了总的时序仿真图和部分电路的程序设计。
关键词:逻辑分析仪;F P G A ;触发电路;设计中图分类号:T N 701文献标识码:B文章编号:1004373X (2004)1103703D e s i g no f a F l i p f l o pC i r c u i t w i t h i nD i g i t a l L o g i c A n a l y z e r B a s e do nF P G AD U X i a o b i n ,C HE N X i n g w e n(D e p a r t m e n t o f Me c h a n i c e s E l e c t r o n i c &I n f o r m a t i o nE n g i n e e r i n g ,D a l i a nN a t i o n a l i t i e s U n i v e r s i t y ,D a l i a n ,116600,C h i n a)A b s t r a c t :T h i s p a p e r i n t r o d u c e s t h e p r i n c i p l e o f f l i p f l o pc i r c u i t w i t h i nd i g i t a l l o g i c a n a l y z e r ,d i s c u s s e s t h e d e s i g nm e t h o do f f l i p f l o pc i r c u i t u s i n gE D A t e c h n i q u e .Me a n w h i l e i t g i v e s t h e g e n e r a l f i g u r e o f t i m e s e q u e n c e s i m u l a t i o na n dt h e s o m e p r o g r a m m i n go f p a r t c i r c u i t s .K e y w o r d s :d i g i t a l l o g i c a n a l y z e r ;F P G A ;f l i p f l o pc i r c u i t ;d e s i g n收稿日期:20040120在数字电路的调试中,往往要测试多路信号波形,分析其逻辑关系,采用普通示波器时,最多只能测试两路信号波形,若采用市面上的逻辑分析仪,由于其核心部件设计昂贵,投资较高。
基于FPGA的逻辑分析仪
基于FPGA的逻辑分析仪该项目是我在嵌入式Linux杂志的竞赛“嵌入式Linux的乐趣和技巧奖”项。
我的目标是创造一种廉价的逻辑分析仪使用Altera的FPGA和嵌入式Linux从ZFLinux处理器。
虽然我没有赢得比赛，逻辑分析仪效果很好，我只是为了好玩的持续发展和支持网络版本这次比赛的原型如下所示。
这是一个32通道逻辑分析仪从三M系统，网络卡和定制卡，我设计，我称之为分析器的PCB板MZ104处理器为基础。
分析器电路板包含一个FPGA，SRAM缓冲，时钟芯片，时钟切换的数据和时钟输入，一个FPGA编程口和一个PC/104接口，头。
FPGA的（可以是程序的控制下重新配置）和MZ104组合（这基本上是一个完整的PC运行Linux），提供了一个非常灵活的工具，可以适应多种用途之外的逻辑分析。
在当前配置中没有一个用户界面，而是由一个远程控制Windows或Linux工作站通过网络。
并行端口（PP）的版本虽然比赛的原型使用以太网卡ZFLinux嵌入式处理器，它也可以直接连接到分析仪的PCB 主机使用并行端口，没有任何其他板。
这大大降低了成本，而且是最好的方式，如果你只需要一个基于PC的逻辑分析仪，不希望建立一个独立的工具。
您仍然有使用逻辑分析外的其他用途地段的板，选项，如果你愿意来设计Altera软件与自己的逻辑。
我修改通过增加一个外部聚丙烯接口板我的原型。
一旦我证实它的工作，我设计了一个新的印刷电路板采用了聚丙烯接口。
我的第一个原型没有工作，显然是由于一个坏的FPGA，所以我建立了第二个，这是图所示。
我用了一个较低的速度等级比原来的FPGA（-3，而不是-1），是很容易得到（你通常可以得到它从联机。
）我的原型是工作在100 MHz 的很好，但我不吨保证你会得到相同的性能。
零件清单仍然呼吁，-1的一部分。
概述该分析仪是建立在一个单一的PCB，有PC/104接口。
该板可用于两种不同的方式：•当与诸如嵌入式三MZ104 - M处理器板和网卡等PC/104模块相结合，成为一个独立的仪器，可以通过网络访问远程PC，它提供了用户界面。
基于FPGA的虚拟逻辑分析仪的设计与实现
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｔｈ ｉ ｓ ｐ ａ ｐ ｅ ｒ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｓ ａ ｖ ｉ ｒ ｔ ｕ ａ ｌ ｌ ｏ ｇ ｉ ｃ ｎａ ａ ｌｙ ｚ ｅ ｒ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｆ Ｐ ＧＡ ｃ ｈ ｉ ｐ，ｗ ｈ ｉ ｃ ｈ ｃ ｏ ｎ ｓ ｉ ｓ ｔ ｓ ｏ ｆ ｓ ｉ ｇ ｎ ｌ ａ ｃ ｏ ｎ ｄ ｉ ｔ ｉ ｏ ｎ ｉ ｎ ｇ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ，ｓ ａ ｍ－
Ｄｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ Ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｖｉ ｒ ｔ ｕ ａ ｌ Ｌｏ ｇ ｉ ｃ Ａｎ ａ ｌ ｙ ｚ ｅ ｒ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰ ＧＡ
Ｗ ＡＮＧ Ｗａ ｎ— ｚ ｈ ａ ｏ ，ＺＨＡＮＧ Ｐ ｅ ｎ ｇ — ｙ ｕｎ ，ＨＥ Ｚ ｈｉ — ｑ ｉ ａ ｎ ｇ
检测和存储多路不 同频率逻辑信号的功能。
图 １ 逻辑分析仪总体设计
１ 总 体 设 计
如图 １ 所示 ， 逻辑分析仪主要 由信号调整 电路 、 逻辑控制单元、 Ｓ Ｒ Ａ Ｍ、 总线接 口组成 的功能板 卡和 Ｐ Ｃ机上运行的软件组成 。被测试 的一路或多路信号
信号调整电路可 以改变 电平信号 的电压幅值大 小， 一方面防止瞬时高压对逻辑分析仪造成破坏 ， 另 方面可以增强微弱的电平信号 ， 把整体的电平信号 电压幅值调到 Ｆ Ｐ Ｇ Ａ的工作电压范围。逻辑控制单 元通过在 Ｆ Ｐ Ｇ Ａ芯片内部用 Ｖ Ｈ Ｄ Ｌ语言编程实现， 主
基于FPGA的简易逻辑分析仪的设计
技术创新中文核心期刊《微计算机信息》（测控自动化）２００８年第２４卷第１０－１期３６０元／年邮局订阅号：８２－９４６《现场总线技术应用２００例》传感器与仪器仪表基于ＦＰＧＡ的简易逻辑分析仪的设计ＴｈｅＤｅｓｉｇｎｏｆＳｉｍｐｌｅＬｏｇｉｃＡｎａｌｙｚｅｒＢａｓｅｄｏｎＳＯＰＣ（中国海洋大学）王建国汪新新ＷＡＮＧＪｉａｎ－ｇｕｏＷＡＮＧＸｉｎ－ｘｉｎ摘要：本文介绍了一种可集成于设计任务中的嵌入式简易逻辑分析仪的设计。
该逻辑分析仪以黑匣子的形式实现，通过ＰＣ机显示，它既可以和设计任务集成在一起，作为设计的一部分，对被测信号的时序逻辑进行分析和测试，也可以单独作为简易逻辑分析仪使用。
设计主要采用ＳＯＰＣ技术，将各功能模块以ＩＰ核的形式实现。
本文主要介绍了逻辑分析仪的基本原理，实现系统和简易逻辑分析仪的调试界面设计。
关键词：ＳＯＰＣ技术；ＩＰ核；硬件电路；逻辑分析仪中图分类号：ＴＰ２３文献标识码：ＢＡｂｓｔｒａｃｔ：ＴｈｅｐａｐｅｒｉｎｔｒｏｄｕｃｅｓａｄｅｓｉｇｎｏｆＳｉｍｐｌｅＬｏｇｉｃＡｎａｌｙｚｅｒｔｈａｔｃａｎｂｅｄｏｎｅｉｎｏｔｈｅｒｄｅｓｉｇｎ．Ｔｈｅａｎａｌｙｚｅｒｓｈｏｗｓｕｓｉｎｔｈｅｆｏｒｍｏｆｈａｄｄｏｃｋ，ａｎｄｄｉｓｐｌａｙｓｔｈｒｏｕｇｈＰＣ．Ｉｔｃａｎｎｏｔｏｎｌｙｉｎｔｅｇｒａｔｅｗｉｔｈｏｔｈｅｒｔａｓｋｓａｓｐａｒｔｏｆｄｅｓｉｇｎ，ｂｕｔｃａｎａｌｓｏｂｅｕｓｅｄａｓＬｏｇｉｃＡｎａｌｙｚｅｒ．ＩｔｓｆｕｎｃｔｉｏｎｉｓｒｅａｌｉｚｅｄｂｙＩＰｃｏｒｅｓｏｎＳＯＰＣ．Ｔｈｅｐａｐｅｒｉｓｍａｉｎｌｙａｂｏｕｔｔｈｅｔｈｅｏｒｙ，ｒｅａｌｉｚａｔｉｏｎａｎｄｉｎｔｅｒｆａｃｅｏｆＳｉｍｐｌｅＬｏｇｉｃＡｎａｌｙｚｅｒ．Ｋｅｙｗｏｒｄｓ：ＳＯＰＣ；ＩＰｃｏｒｅ；ｃｉｒｃｕｉｔ；ＬｏｇｉｃＡｎａｌｙｚｅｒ文章编号：１００８－０５７０（２００８）１０－１－０２１４－０３１引言传统的逻辑分析仪性能优良，价格昂贵，通常用于高端仪器的逻辑时序分析；ＱＵＡＲＴＵＳＩＩ中嵌入的ＳｉｇｎａｌＴａｐ？ＩＩ其采样深度受ＦＰＧＡ容量限制，同时它只能用于ＦＰＧＡ的调试，不适用于应用系统。
基于FPGA的逻辑分析仪的设计
万方数据
· ５１０·
计算机测量与控制
第１３卷
在实际电路设计时，为了保证振荡电路输出信号的稳定和 可靠，还应该采取相应的措施对电路加以改进。对于电源电压 的变化这一影响因素，可以在电源端可添加稳压环节 ＴＰｓ７７０３０。同时，负载的变化也会影响电路的性能。因此， 为了防止负载的影响，在振荡电路与负载之间插入缓冲电路以 屏蔽负载的影响。温度和磁场的变化也是影响振荡器性能的主 要原因。环境温度的变化，将改变回路电容的数值，所以应选 用温度系数较小的元件，例如云母电容等。外界磁场的变化， 会引起磁性材料磁导率的变化，影响传感器线圈的涡流效应， 所以将振荡器密封在传感器壳体内，起到屏蔽作用，可减少回 路与外界发生的电磁耦合。
采样电路。采样电路将采样值输出到ＳＲ』Ｗ中，当ｓＲＡＭ写
满后由控制电路关闭采样电路。并且按照通道选择信号输出控 制信号到ｓＲＡＭ，控制ｓＲＡＭ把数据输出到Ｉ／ｏ接口电路， 然后ＰＣ将收到的数据处理后表示成波形图。
２控制器逻辑设计
控制器由Ａｌｔｅｒａ公司的Ｃｙｃｌｏｎｅ器件构成，在Ｑｕａｒｔｕｓ３．ｏ 集成环境中用Ｖｅｒｉｌｏｇ ＨＤＬ语言设计。控制逻辑由频率生成、 序列触发、采样、ＳＩｔＡＭ读写状态机和计算机接口组成。 ２．１频率生成电路设计
ｐｅｄｂｍａｎｃｅ ｉｓ ｂｅｔｔｅｒ ｔｈａｎ ｔｈｅ ｇｅｎｅｆａｌ ｏｓｃｉｌｌｏｇｒａｐｈ毫ｉｎ ｔｈｅ ｍｅｄｉｕｍ ｏｒ ｌｏｗ ｆｒｅｑｕｅｎｃｙ ｃｏｎｄｉｔｉｏｎ ａｎｄ ｔｈｅ ｃｏｓｔ
ｏｆ ｔｈｉｓ ｉｎｓｔｒｕｍｅｎｔ ｉｓ ｂｅｔｔｅｒ ｔｈａｎ
ｔｈｅ ｇｅｎｅｒａｌ ｌｏｇｉｃ ａｎａｌｙｚｅ如． Ｉｔ ｃａｎ ｂｅ ｕｓｅｄ ａｓ ｔｈｅ ｇｅｎｅｒａｌ １０９ｉｃ ａｎａｌｙｚｅｒ．
基于FPGA简易逻辑分析仪的设计与实现
ｘ信 号 由 １ ０位 串行 输 入 的 Ｄ Ａ 转 换 芯 片 ／
Ｔ Ｃ ６ ５产 生 。通过控 制模 块控 制 Ｔ Ｃ ６ ５产 生 Ｌ５１ Ｌ５ １ 锯齿 波 ， 以提供 波形 显 示 所 需要 的周 期 性 扫 描 信
号， 同时 利用 Ｆ Ｇ Ｐ Ａ的并 行能力 ， 输 出扫描 信 号 在
频 率设 计为 １２ ８８ ｚ ．２ ＭＨ 。
在 实 际应 用 中 ， 需要 采样 不 同频率 的信 号 ， 因 此 设计 了 １ 不 同 的采 样 频 率 （ ２ 。采 样 频 ６种 表 ）
率 可 以通 过按 键进 行选 择 。 表２ １ ６种采 集频 率表
３ ２ 合 成 Ｙ信 号 ．
显示 出对 应 的逻辑 值 。时钟频 率扫 描速 度足 够快 时， 由于 人 眼的视 觉暂 留现象 ， 在示 波器 上可 显示
参 考 文 献
［ ］ 王建 国 ， 新新 ． 于 Ｆ Ｇ 的简 易逻辑 分析 仪 的 １ 汪 基 ＰＡ
设计 ［ ］ 微 计 算 机 信 息 ，０ ８ ２ （８ ：１ ２ ６ Ｊ． ２０ ，４ ２ ）２ ４— １． ［ ］ 王 景 存 ， 炳 生 ， 国法 ． Ｆ Ｇ 实 现 数 字 逻 辑 分 ２ 李 赫 用 ＰＡ 析 仪 设 计 ［ ］ 武 汉 科 技 大 学 学 报 ，０ ０ ２ ３ ， Ｊ。 ２０ ，４（ ）
题， 以便 实验 室 应 用 ， 时采 用 纯 硬 件设 计 ， 而 同 因
逻辑分 析仪 硬 件 系统 （ ２ 由 ５部 分 构 成 ： 图 ）
电平 输入 接 Ｉ 、 键 、 ／ ＝按 １ Ｄ Ａ转 换 器 、 码显 示 电路 数 和 ＦＧ Ｐ Ａ最小 系 统 。其 中 Ｄ Ａ转换 器 为两 路 ， ／ 用
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA逻辑分析仪的设计
摘要
本文介绍了一种基于FPGA（Field-Programmable Gate Array）的逻
辑分析仪的设计。
逻辑分析仪是一种用于分析和调试数字信号的仪器。
设计中采用了FPGA作为核心逻辑芯片，实现了高速采集和处理数字
信号的功能。
通过对比传统逻辑分析仪和FPGA逻辑分析仪的性能和
优缺点，说明了该设计的重要性和实用性。
引言
逻辑分析仪是一种非常重要的测试和调试工具，用于诊断数字信号
的问题。
传统的逻辑分析仪采用SRAM作为存储原件，存储容量非常
有限，难以满足现代数字系统复杂性的测试需要。
FPGA逻辑分析仪则
采用FPGA芯片作为逻辑处理器，在实现高速采集和处理数字信号的
同时，具有更高的存储容量和更快的测试速度，能够有效应对现代数
字系统的测试需求。
FPGA逻辑分析仪的设计
系统框图概述
FPGA逻辑分析仪的系统框图如图1所示。
_________________
| |
| FPGA逻辑 |
| 核心 |
|_________________|
||
||
PC信号采集 ||
________||_________
| |
| 数字信号采集模块 |
|____________________|
图1 FPGA逻辑分析仪系统框图
FPGA逻辑处理器设计
FPGA逻辑处理器需要具备高速采集和处理数字信号的能力。
设计
中采用高速ADC（Analog-to-Digital Converter）进行信号采集，经过FPGA逻辑核心的处理之后，将数据传输至PC上进行分析和显示。
信号采集
采用高速ADC进行数字信号采集，通过电缆连接至FPGA芯片，利用芯片内部的高速I/O口，实现数字信号采集与处理。
FPGA逻辑处理
采用Verilog进行FPGA逻辑处理器设计，将逻辑核心分为两部分：一部分负责ADC信号采集，另一部分负责信号处理和转换。
其中，采
集部分采用FPGA内置模块实现，处理部分采用自行设计的模块，实
现对数字信号的快速处理和转换。
PC信号采集模块设计
设计采用高速数码示波器进行PC信号采集模块设计，将采集到的
信号通过USB接口传输至PC上进行进一步分析和显示。
设计中采用
C++语言编写USB数据传输模块，并结合常见的数据分析软件进行显
示和分析。
实验结果与分析
实验样本
为了验证FPGA逻辑分析仪的性能，我们采用了一组标准测试样本
进行测试。
测试样本由一个简单的数字逻辑电路组成，包含AND门、OR门和NOT门等基本逻辑电路。
测试结果
通过对测试样本的测试，我们得到了如下结果：
测试项目传统逻辑分析仪FPGA逻辑分析仪
每通道采样率100Msps1Gsps
存储容量（记录数）512个65536个
存储时长0.00512s0.065536s
数据处理时间（100个样本）8.313秒0.112秒
从上表可以看出，FPGA逻辑分析仪的采样率和存储容量均远远优
于传统逻辑分析仪。
同时，数据处理时间也显著优于传统逻辑分析仪，可以满足现代数字系统的测试需求。
结论
FPGA逻辑分析仪作为一种新型数字测试仪器，具有高速采集和处理数字信号的能力以及更大的存储容量和更快的测试速度。
通过对比传统逻辑分析仪和FPGA逻辑分析仪的性能和优缺点，我们可以看出FPGA逻辑分析仪在数字系统测试中具有重要的实用价值。