ARM体系结构
第2章 ARM体系结构
• 控制位
–
程序状态寄存器PSR（Program Status Register）的最低8位I、F、T和 M[4：0]用作控制位。当异常出现时改变控制位。处理器在特权模式 下时也可由软件改变。
• 中断禁止位 I：置1，则禁止IRQ中断； F：置1，则禁止FIQ中断。 • T位 T=0 指示ARM执行； T=1 指示Thumb执行。 • 模式控制位 M4、M3、M2、Ml和M0（M[4:0]）是模式位，决定处理器 的工作模式，如表2.3.1所列。
6 （最低）
6 5
数据中止
IRQ （外部中断请求） FIQ （快速中断请求）
中止（数据）
IRQ FIQ
中止模式
IRQ FIQ
0x0000,0010
0x0000,0018 0x0000,001C
2
4 3
2.4.2 异常类型的含义
（1）复位
• • 处理器的复位电平有效时，产生复位异常 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常
2.4 ARM微处理器的异常处理
• 异常：在一个正常的程序流程执行过程中，由内 部或外部源产生的一个事件使正常的程序产生暂 时的停止，称之为异常。
2.4.1 ARM体系结构的异常类型
• ARM体系结构支持7种类型的异常
• 异常出现后，强制从异常类型对应的固定存储器地址开始 执行程序。这些固定的地址称为异常向量（Exception Vectors）。
M[4:0]模式控制位
M[4： 0] 10000 10001 10010 10011 10111
处理器工作 模式 用户模式 FIQ模式 IRQ模式 管理模式 中止模式
可访问的寄存器 PC，CPSR，R14～R0 PC，R7～R0，CPSR, SPSR_fiq，R14_fiq～ R8_fiq PC，R12～R0，CPSR, SPSR_irq，R14_irq， R13_irq PC，R12～R0, CPSR, SPSR_svc，R14_svc， R13_svc PC，R12～R0, CPSR, SPSR_abt，R14_abt， R13_abt
单片机课件第二章 ARM体系结构
2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射
在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。
und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。
ARM体系架构解析ppt课件
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
arm体系结构的特点
arm体系结构的特点ARM体系结构是一种基于RISC（精简指令集电脑）的微型计算机体系结构，它以其高效性和低功耗的特点，成为现代移动设备、智能家居、嵌入式系统等领域的首选芯片。
ARM体系结构的特点如下：1. RISC（精简指令集电脑）体系结构：ARM体系结构以RISC体系结构为基础，相对于CISC（复杂指令集电脑）体系结构而言，指令集更加精简，每个指令执行时间更短。
这种短指令集的优点是更易于实现，并且需要更少的晶体管，从而降低了芯片成本和能源消耗。
2.可扩展型：ARM芯片的内存和外设都可以进行扩展，这使得ARM芯片非常灵活。
用户可以根据实际需求自由添加外围设备和扩展内存，以满足具体的应用要求。
3.处理速度快：ARM芯片通常是多核心的，每个核心都可以执行多个指令，具有各自的缓存，这使得ARM芯片的速度非常快。
在一些高效的应用场合，ARM芯片的速度甚至可以与桌面计算机的处理器相媲美。
4.低功耗：ARM体系结构的低功耗性质也是其的一大特点。
ARM芯片处理器消耗的能量非常少，由于嵌入式系统、移动设备等对能源的限制，ARM低功率处理器在这些设备中应用广泛。
5.易于编程：ARM处理器可以执行任何基本的计算机操作，比如移位、逻辑操作等，这使得编写程序变得简单易行。
在一些专门为ARM芯片设计的编程平台上，开发者很容易编写出高效率的代码。
6.架构标准一致：ARM芯片的设计标准化非常高，这使得基于ARM芯片设计的设备之间的兼容性极高。
如果您在设计设备时使用ARM芯片，您可以放心，您的设备可以与大多数其他ARM芯片的设备以及开发板互通。
7.多种寄存器存储器模式：不同于其他流行的体系结构，ARM体系结构支持多种寄存器存储器模式，从而可以有效地存储更多数据。
这是ARM芯片与其他芯片最显著的不同之处之一。
总之，ARM体系结构作为一种低功耗、高效、易于编程的微型计算机体系结构，成为多种领域的首选芯片。
随着技术的不断发展，ARM芯片的性能和价格都在不断提升，这将进一步拓展ARM芯片的应用范围。
ARM体系结构与编程
ARM体系结构与编程
一、ARM体系结构
ARM(Advanced RISC Machine)是由英国ARM公司开发的一种低功耗、超低成本的处理器架构，是移动设备的首选处理器。
ARM架构的处理器有ARM7、ARM9、ARM11、 Cortex-A8 、Cortex-A15等，它们核心架构特点为以下几点：
1.保护模式。
ARM架构的处理器能够在用户模式和两个高级的保护模式之间来回切换。
2.对齐式存储。
ARM架构的处理器采用对齐方式，其二进制指令必须按照固定的位置排列，以便提高存储空间的利用率。
3.浮点处理单元。
ARM架构的处理器具有浮点数处理功能，使数值运算能够高效率地完成。
4.多级缓存。
ARM架构的处理器将原始数据复制到不同级别的快速缓存中，以便快速访问。
二、ARM程序的编程
1、ARM程序的编写
ARM程序的编写可以使用C语言编写，程序开发者需要掌握ARM架构各种中央处理器扩展指令集的使用方法，以便获得更好的效率。
2、编译ARM程序
ARM程序的编译是使用GNU的gcc编译器进行的，它可以将C语言编写的程序编译成ARM架构的机器码，并可以在ARM架构的处理器上运行。
3、调试ARM程序
ARM程序的调试使用GDB程序调试，它可以提供丰富的调试工具，可以跟踪程序执行的步骤，提供全面的程序反馈信息，可以帮助开发者快速定位程序运行出错的地方。
三、总结。
ARM体系结构
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
ARM体系架构
该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1
高速缓存（CACHE）
1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以提 高内存的平均性能。
2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内容的
拷贝。
高 数据
速
CACHE
CPU
缓 存
主存
控
制
地址
器
数据
总线和总线桥
CPU
高速总线
低速设备
低速总线
软硬功能分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长 ，直接访存次数增多，数据重复利用率低。
不利于先进指令级并行技术的采用 流水线技术
RISC基本设计思想
精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 （选取运算指令、加载、存储指令和转移指令作主指令集） ，以减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle
CISC的主要缺点
指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的 复杂指令往往是低频度指令。
大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑 实现，而不希望用微程序，因为微程序的使用反而制约 了速度提高。(微码的存控速度比CPU慢5-10倍)。
IC—程序中指令数，CPI—每条指令执行所有周期数
ARM架构
R13(SP)
R13
R13
R13_svc R13_svc R14_svc R14_svc
2-3-1 ARM状态下的寄存器组织
寄存器类别 寄存器在汇编中的名 称 用户 用户 R0(a1) R1(a2) R2(a3) R3(a4) R4(v1) R5(v2) R6(v3) 通用寄存器 和程序计数 器 R7(V4) R8(V4) R9(SB,v6) R0 R0 R1 R1 R2 R2 R3 R3 R4 R4 R5 R5 R6 R6 R7 R7 R8 R8 R9 R9 R10 R10 R11 R11 R8 R9 各模式下实际访问的寄存器 系统 系统 管理 管理 中止 中止 R0 R1 R2 R3 R4 R5 R6 R7 R8_fiq R8_fiq R9_fiq R9_fiq R10_fiq R10_fiq R11_fiq R11_fiq 未定义 未定义 中断 中断 快中断 快中断
1-4-1 常见ARM微处理器系列介绍
ARM9系列微处理器在高性能和低功耗特性方面提供 最佳的性能：
5级整数流水线，指令执行效率更高。 提供1.1MIPS/MHz的哈佛结构。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA总线接口。 全性能的MMU，支持Windows CE、Linux、Palm OS 等多种主流 嵌入式操作系统。 MPU支持实时操作系统。 支持数据Cache和指令Cache，具有更高的指令和数据处理能力。
2-1 ARM微处理器的工作状态
处理器状态: ARM9处理器内核使用V4T版本的ARM结构，具有 两种操作状态：
ARM状态：32位，这种状态下执行的是字方式的ARM指令 Thumb状态：16位，这种状态下执行半字方式的ARM指令。
1、ARM体系结构
ARM全球合作伙伴（合作模型）
ARM产品应用领域
Samsung ML5100A Diamond Multimedia Rio 600 JVC "Pixstar" GC-X1 Alba Bush Internet TV
3Com 10/100 PCI NIC
Nintendo Gameboy Advance Lexmark Z52 Color Jetprinter HP Jornado 820
5TE
XScale ARM1020E
6
Thumb-2 SIMD Instructions Multi-processing
7
CoreSight
Improved ARM/Thumb ARM9E-S Interworking ARM966E-S CLZ Saturated arithmetic DSP multiplyaccumulate instructions Extensions: Jazelle (5TEJ)
• •
该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5
分支流水线举例
Cycle 1 2 L 3 4 5 6 7 8 9
Address
0x8000 0x8004 0x8008 0x8FEC 0x8FF0 0x8FF4
Operation
BL 0x8FEC SUB ORR AND ORR EOR
Iomega HipZip
Sony MZ-R90 MiniDisc
Ericsson R38Share
Nokia Mediamaster
Psion Revo Plus
ARM体系结构的发展
4T
Halfword and signed halfword / byte support System mode Thumb instruction set ARM7TDMI ARM720T ARM9TDMI ARM940T ARM920T
ARM体系结构——ARM简介
LPC2000系列CPU的核心是ARM7，由于其C语言编译器已经考虑到了许多复杂的因素，所以作为初学者无需成为一个专家就可以使用LPC2000。但是为了能够设计出可靠的应用系统和培养学习新技术的能力，作为初学者确实需要对CPU的运作机制及其独特的性能有更加深入的理解。
在连载的文章中，我们将着眼于ARM7内核，处理器状态与模式，内部寄存器，程序状态寄存器，异常、中断及其向量表和存储系统的学习，这是成为一个应用工程师必备的基础。
ARM1136JF－S就是为了进行快速浮点运算，而在ARM1136J－S增加了向量浮点单元。
9．Xscale
Xscale处理器将Intel处理器技术和ARM体系结构融为一体，致力于为手提式通信和消费电子类设备提供理想的解决方案。并提供全性能、高性价比、低功耗的解决方案，支持16位Thumb指令和集成数字信号处理（DSP）指令。
ARM926EJ－S发布于2000年，ARM9E系列为综合处理器，包括ARM926EJ－S和带有高速缓存处理器宏单元的ARM966E－S、ARM946E－S。该系列强化了数字信号处理（DSP）功能，可应用于需要DSP与微控制器结合使用的情况，将Thumb技术和DSP都扩展到ARM指令集中，并具有EmbeddedICE-RT逻辑（ARM的基于EmbeddedICE JTAG软件调试的增强版本），更好地适应了实时系统的开发需要。同时其内核在ARM9处理器内核的基础上使用了Jazelle增强技术，该技术支持一种新的Java操作状态，允许在硬件中执行Java字节码。
5．ARM7系列
ARM7TDMI是ARM公司1995年推出的第一个处理器内核，是目前用量最多的一个内核。ARM7系列包括ARM7TDMI、ARM7TDMI－S、带有高速缓存处理器宏单元的ARM720T和扩充了Jazelle的ARM7EJ－S。该系列处理器提供Thumb 16位压缩指令集和EmbeddedICE JTAG软件调试方式，适合应用于更大规模的SoC设计中。其中ARM720T高速缓存处理宏单元还提供8KB缓存、读缓冲和具有内存管理功能的高性能处理器，支持Linux和Windows CE 等操作系统。
第三节ARM体系结构
一般的通用寄存器
寄存器类别 寄存器在汇编中的名称
用户
系统
R0(a1)
R1(a2)
R2(a3)其中R0～R7为
R3(a4)
未R分4(v1) 组的寄存器，也
通用寄存器 和程序计数
器
就R是5(v2) 说对于任何处理 R6(v3)
器R模7(v4) 式，这些寄存器 都对应于相同的32位 R8(v5)
管理 (svc) 操作系下统保访护问代码用户模系统式复位的和寄软件存中器断响就应比时进较入方此模式
中止 (abt) 未定义 (und)
用或于存支储便 可持器虚 保，以拟护而使内存且用和操这/ 作个在A系模RM统式7TD的访MI一问没有些一大用特 些处权 受任 控务 的 支软持件硬仿资件真协源处。理器的 未定义指令异常响应时进入此模式
各模式下实际访问的寄存器
用户
系统
管理
中止
未定义
RR00
在汇编语言中寄存
R1
器R0～R1３为保存数据
R2
或地址值的通用寄存器。
R3
它们是完全通用的寄存器， R4
不会被体系结构作为特殊
R5
用途，并且可用于任何使
R6
用通用寄存器的指令。
R7
R8
R9
R10
R11
R12
R13
RR1133__ssvc
R13_abt
SSPPSSRR__fifqiq
ARM状态各模式下可以访问的寄存器
寄存器类别 寄存器在汇编中的名称
通用寄存器和 程序计数器
状态寄存器
R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(SP) R14(LR) R15(PC) CPSR SPSR
ARM7体系结构详细介绍
ARM7体系结构详细介绍简介ARM（Advanced RISC Machines）是一种32位的RISC（Reduced Instruction Set Computer）处理器架构，广泛应用于嵌入式系统、智能手机和平板电脑等领域。
ARM7是ARM体系结构中的一代经典产品，采用了精简指令集，具有低功耗、高效能和高性价比等特点。
架构特性处理器核心ARM7处理器核心是一个半导体芯片，包含了用于指令解码、执行、访存等任务的硬件单元。
ARM7采用了5级流水线架构，可以实现超过20万条指令每秒的处理性能。
此外，ARM7支持可选的乘法器、除法器和调试接口，以满足不同的应用需求。
寄存器ARM7提供了一组寄存器来存放指令和数据。
寄存器分为通用寄存器和特殊目的寄存器两种。
通用寄存器包括16个32位的寄存器，用于存储临时数据和计算结果。
特殊目的寄存器包括程序计数器（PC）、堆栈指针（SP）等，用于指导程序执行和管理堆栈。
存储器ARM7的存储器包括内部存储器和外部存储器两部分。
内部存储器分为指令存储器和数据存储器，用于存放程序指令和数据。
外部存储器通常是闪存、RAM等，用于扩展存储容量。
ARM7支持32位的地址总线，可以寻址最多4GB的内存空间。
性能与功耗ARM7采用了先进的CMOS工艺，使得它具有低功耗和高性能的特性。
ARM7的功耗通常在几个毫瓦到几十个毫瓦之间，可以满足嵌入式系统对功耗的严格要求。
同时，ARM7的高性能使得它可以处理复杂的计算任务，例如图像处理、音视频处理等。
调试与开发ARM7支持ARM公司定义的JTAG调试接口，可以通过调试器进行程序的单步调试、断点设置等操作。
此外，ARM7还提供了丰富的开发工具和软件支持，开发者可以使用C语言、汇编语言等进行编程，方便快捷地开发ARM7的应用程序。
应用领域由于ARM7具有低功耗、高效能和高性价比等特点，因此广泛应用于各种嵌入式系统和移动设备。
下面是一些主要的应用领域：嵌入式系统ARM7在嵌入式系统中得到了广泛的应用，例如工业控制、智能家居、汽车电子等领域。
ARM体系结构
ARM体系结构
ARM作为一种微处理器体系结构，具有广泛应用范围、高性价比、低功耗等优势，在晶体管规模以及架构方面有着很大的节省，因而受到了越来越多应用者的青睐。
ARM体系结构包括处理器（Processor）、片外存储器（External Memory）、I/O接口（Input/Output Interface）、外围器件（Peripheral Devices）、软件支持（Software Support）等内容。
从处理器来说，ARM体系结构提供了一系列非常细分的机型，它们有不同的特性和操作速度，可以满足不同的性能需求，而且这些机型一般都有较高的可缩放性，所以在产品设计的过程中可以根据实际要求选择合适的特性和速度。
从片外存储器来说，ARM体系结构支持使用不同类型的存储器，比如SRAM、DRAM、Flash等，可以根据应用性能和耗电量的需求，来选择合适的存储器以满足不同应用场景的需求，而且存储器容量也比较可观，一般可以满足大部分应用场景的要求。
从I/O接口来说，ARM体系结构支持多种接口，如USB、I2C、SPI、UART等，通过这些接口可以与周边的外设进行连接，而这些接口的功耗和速度也比较低。
arm内核全解析_arm内核体系结构分类介绍
arm内核全解析_arm内核体系结构分类介绍ARM处理器是英国Acor n有限公司设计的低功耗成本的第一款RISC微处理器。
全称为Ad vanced RISC Machine。
ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。
ARM内核特点ARM处理器为RISC芯片，其简单的结构使ARM内核非常小，这使得器件的功耗也非常低。
它具有经典RISC的特点：* 大的、统一的寄存器文件；* 简单的寻址模式；* 统一和固定长度的指令域，3地址指令格式，简化了指令的译码。
编译开销大，尽可能优化，采用三地址指令格式、较多寄存器和对称的指令格式便于生成优化代码；* 单周期操作，ARM指令系统中的指令只需要执行简单的和基本的操作，因此其执行过程在一个机器周期内完成；* 固定的32位长度指令，指令格式固定为32位长度，这样使指令译码结构简单，效率提高；* 采用指令流水线技术。
ARM内核体系结构ARM架构自诞生至今，已经发生了很大的演变，至今已定义了7种不同的版本：V1版架构：该架构只在原型机ARM1出现过，其基本性能包括基本的数据处理指令（无乘法）、字节、半字和字的Load/Store指令、转移指令，包括子程序调用及链接指令、软件中断指令、寻址空间64MB。
V2版架构：该版架构对V1版进行了扩展，如ARM2与ARM3（V2a版）架构，增加的功能包括乘法和乘加指令、支持协处理器操作指令、快速中断模式、SWP/SWPB的最基本存储器与寄存器交换指令、寻址空间64MB。
V3版架构：该版对ARM体系结构作了较大的改动，把寻址空间增至32位（4G B），增加了当前程序状态寄存器CPSR和程序状态保存寄存器 SPSR以便于异常处理。
增加了中止和未定义2种处理器模式。
ARM6就采用该版结构。
指令集变化包括增加了M RS/MSR指令，以访问新增的CPSR /SPSR寄存器、增加了从异常处理返回的指令功能。
5ARM体系结构
配备MMU和 最快 最高 Cache
合理
媒体播放器，产品举 例：MP3，机顶盒， iPOD，智能手机，
PAD
去除MMU， 较快 合理 备有Cache
较低
数字信号处理，产品 举例：汽车ABS系统， 路由器，交换机，航 电系统
没有存储子 系统，即不 含MMU。
5
体系结构版本V3
这个体系结构版本将寻址范围扩展到了32位。 当前程序状态信息由过去存于R15中移到一个 新的当前程序状态寄存器CPSR（Current Program Status Register）中。增加了程序状态 保存寄存器SPSR（Saved Program Status Registers），以便当异常出现时保留CPSR的 内容。增加了2个指令（MRS和MSR），允许 访问新的CPSR和SPSR寄存器。
ARM状态，运行32位的ARM指令集 Thumb状态，运行16位的Thumb指令集 在任何一种工作状态可以通过转移指令切换到另一种
工作状态。 ARM和Thumb之间的状态切换不影响处理器工作模式
和寄存器中的内容。 加电起动时处理器工作在ARM状态。
2024/2/22
12
指令集压缩
对于传统的微处理器体系结构，指令和数据具有同样 的宽度。 与16位体系结构相比，32位体系结构在操纵32位数 据时呈显了更高的性能，并可更有效地寻址更大的 空间。 一般来讲，16位体系结构比32位体系结构具有更高 的代码密度，但只有近似一半的性能。
提高了T变量中ARM／Thumb之间切换的效率； 让非T变量同T变量一样，使用相同的代码生成技 术。增加了一个前导零计数（count leading zeros） 指令，该指令允许更有效的整数除法和中断优先 程序；增加了软件断点指令；为协处理器设计者 增加了更多可选择指令；对由乘法指令如何设置 标志进行了定义。
arm体系结构特点
arm体系结构特点
ARM 体系结构是一种广泛使用的 32 位微处理器体系结构，具有以下特点：
1. 简单的指令集：ARM 指令集是一种 RISC（精简指令集计算机）指令集，它具有固定长度的指令和简单的指令格式。
这种简单的指令集可以提高指令的执行速度和效率，同时也可以减少指令的解码时间。
2. 高效的流水线：ARM 体系结构采用了高效的流水线技术，可以在一个时钟周期内执行多条指令。
这种流水线技术可以提高指令的执行速度和效率，从而提高处理器的性能。
3. 低功耗设计：ARM 体系结构采用了低功耗设计，可以在不影响性能的情况下降低处理器的功耗。
这种低功耗设计对于移动设备和嵌入式系统非常重要，可以延长设备的电池寿命。
4. 可扩展性：ARM 体系结构具有很好的可扩展性，可以通过增加更多的寄存器和指令来扩展处理器的功能。
这种可扩展性可以满足不同应用的需求，例如多媒体处理、网络通信等。
5. 支持Thumb 指令集：ARM 体系结构还支持 Thumb 指令集，这是一种 16 位的指令集。
Thumb 指令集可以在不损失性能的情况下减少代码的大小，从而节省存储空间。
6. 强大的异常处理机制：ARM 体系结构具有强大的异常处理机制，可以处理各种硬件和软件异常。
这种异常处理机制可以提高系统的可靠性和稳定性。
总之，ARM 体系结构具有简单的指令集、高效的流水线、低功耗设计、可扩展性、支持Thumb 指令集和强大的异常处理机制等特点，这些特点使得 ARM 体系结构成为了移动设备和嵌入式系统领域的主流处理器体系结构。
ARM体系结构ARM简介
;从Arm形状(xíngzhuàn)切换到 Thumb形状(xíngzhuàn)
LDR R0,=Lable+1
BX
R0
;从Thumb形状(xíngzhuàn)切换到 ARM形状(xíngzhuàn)
LDR R0,=Lable
BX
R0
Lable
ADD
R0,R1,第R二十2一页，共43页。
跳转地址标号(偶数〕
尾执行也可进入ARM外形
BX Rm
第二十二页，共43页。
；从ARM外形(wài xínɡ)转变为 Thumb外形(wài xínɡ)
；从Thumb ARM外形(wài xínɡ) 转变为ARM外形(wài xínɡ)
勇于开始，才能找到成功的路
CODE32 LDR R0,=Label+1 BX R0
第九页，共43页。
ARM体系结构还采用一些特别的技术(jìshù)，在保证高功用的 前提下尽量添加芯片的面积，并降低功耗
一切的ARM指令都可以依据前面的执行结武断议能否被执行， 从而提高指令的执行效率
可用加载/存储指令批量传输数据，以提高数据的传输效率。 可在一条数据处置指令中同时完成逻辑处置和移位功用。 在循环处置中运用地址的自动增减来提高运转效率
ARM Thumb
PC
PC
Fetch
从存储器中读取指令(zhǐlìng)
PC - 4 PC-2
PC - 8
PC - 4
Decode
Execute
解码(jiěmǎ)指令
寄存器读〔从寄存器Bank〕 移位及ALU操作 寄存器写〔到寄存器Bank 〕
PC指向正被取指的指令(zhǐlìng)，而非正在执行的指令(zhǐlìng)
ARM体系结构
ARM体系结构
ARM体系结构，简称ARM（英语：Advanced RISC Machines），是一
种处理器架构，是一种精简指令集计算机（RISC）架构的家族，该家族目
前拥有多种系列处理器，被广泛应用于各种嵌入式应用，尤其是智能手机
和平板电脑的设备中，ARM架构是英国ARM公司的商标。
ARM架构拥有强
大的硬件设计灵活性，可以无需改变软件就可以调节硬件的特性，线条的
优化可以为系统提供更加高性能和更低的成本，使得ARM体系结构能够被
全球众多的计算机厂商和平台支持，并被广泛的应用在智能手机和平板电
脑上。
ARM架构系统的特色是具有节省空间和能耗的RISC体系结构，它支
持低功耗、体积小的设计。
其中，超标量处理器让系统中的微处理器可以
一次性处理多个指令，从而提高了执行效率；Branch prediction和容错
处理器，可以帮助系统快速解决复杂的冲突状况；Jazelle技术，基于
Java虚拟机技术，为系统提供了双重处理器架构，实现Java的加速运行；Multi-mode前沿技术，支持多核心处理，系统可以多个核心一起工作，
实现更高性能和能效的处理。
ARM架构针对不同的应用程序定制了不同的处理器体系结构，可根据
实际情况进行调整和灵活配置，满足不同系统的需求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
TI公司的TMS320系列 Motorola公司的DSP5600系列
09.03.2020
嵌入式片上系统
从整个系统的功能和性能出发，用软硬 件结合的设计和验证方法，将微处理器 核和存储器等集成在单一芯片上。
SoC可分为2类
通用：Infineon公司的TriCore、Motorola公 司的M-Core，某些ARM系列器件及Echelon 公司和Motorola公司联合研制的Neuron芯片
1、ARM体系结构的特点
ARM内核采用RISC体系结构 主要特征：
大量的寄存器 Load/Store体系结构 每条指令都条件执行 多寄存器的Load/Store指令
09.03.2020
工用作户模模2式式、(UsAerR) M处简理u写sr器工作正常模程序式执行模式 描述
快速中断 模式 (FIQ)
专用：Philips公司的Smart XA
09.03.2020
2.2.2 嵌入式微处理器的选择原则
型号
处理器
主频（MHz）
卡西欧 Cassiopeia E-100 系列 MIPS-based NEC VR4121
131
康柏 Aero 2100 系列
MIPS-based NEC VR4111
70
备份程序状态寄存器（Saved Program Status Register，SPSR）在每种异常模式下都对应一 个物理寄存器，当有异常中断发生时，它用于 保存CPSR的内容，以便异常返回后恢复异常中 断发生前的工作状态。
存器外，其余模式都有各自的物理寄存器
R15 ，程序计数器PC，用于标识下一条将要执 行指令的地址
09.03.2020
（2）状态寄存器CPSR、SPSR
当前程序状态寄存器（Current Program Status Register ，CPSR ）在任何模式下都可 以被访问，它包含了条件标志位、中断标志位、 当前处理器模式、以及其它的一些状态和控制 位
09.03.2020
2.2.3 典型的嵌入式微处理器
ARM处理器 PowerPC处理器 FPGA（Field Programmable Gate Array
现场可编程门阵列） SoC（System on Chip）
09.03.2020
2.3 ARM体系结构和指令集
2.3.1 ARM公司简介 2.3.2 ARM系列微处理器 2.3.3 ARM体系结构和指令集
嵌入式片上系统SOC
嵌入式微处理器
将微处理器装配在专门设计的印制电路板上， 只保留和嵌入式应用精密相关的功能硬件，去 除其它冗余的功能部件，配上必要的外围扩展 电路，大幅减少系统的体积和功耗。
主流的嵌入式微处理器
ARM MIPS PowerPC X86等
09.03.2020
级操作系统任务
3、寄存器组织 用户模式 系统模式 管理模式 中止模式 未定义指令中止模式 R0 R1
R2
R3
R4
R5
R6
R7
R8
R9
R10
R11
R12
R13
R13_svc R13_abt
R13_und
R14
R14_svc R14_abt
R14_und
160
康柏 iPAQ H3650
Intel StrongARM SA-1110
206
部分掌上电脑处理器一览表
09.03.2020
2.2.2 嵌入式微处理器的选择原则
1、选择哪一类处理单元 2、选择哪个厂商的产品
09.03.2020
2.2.2 嵌入式微处理器的选择原则
低成本 低功耗 恰当的处理能力 技术指标 调查市场上已有的CPU供应商 合适的嵌入式操作系统支持 与原有产品的兼容 编程语言的限制 上市时间 处理器供应商是否提供开发板
09.03.2020
2.3.2 ARM系列微处理器
－ ARM7系列 － ARM9/9E系列 － ARM10E系列 － SecurCore系列 － Intel的Xscale － Intel的Strong ARM
09.03.2020
ARM系列处理器属性比较
项目
ARM7 ARM9 ARM10 ARM11
fiq 一个高优先级中断产生时进入该 模式，用于高速数据传输和通道
外部中断模式
irq 一个低优先级中断产生时进入该
(IRQ除) 用户模式以外的其他6种处模理式器，模用式于称通为常特的权中模断处理 特权模式式，(其管中理快模速式中) 断模sv式c 、外复部位中或断软模中式断、指特令权执模行式时、进入该
哈佛结构
嵌入式RISC和CISC微处理器
RISC（Reduced Instruction Set Computer）精 简指令集计算机，重点是如何使计算机的结构 更加简单和如何使计算机的处理速度更加快速， 代表性的通用系列有Atmel公司的AT91系列、 三星公司的S3C系列、Marvell公司的PXA系列 等
指指标令集RISC和RC一ISI个CS周C期之执行间一主条指要令，的区指令别长度CI不SC固定，
通过简单指令的组合实现 执行需要多个周期
复杂操作，指令长度固定
流水线
流水线每周期前进一步
指令的执行需要调 用微代码的一个微 程序
寄存器
更多通用寄存器
专用寄存器
Load/Store结构 独立的Load和Store指令 处理器能够直接处 完成数据在寄存器和外部 理存储器中的数据
流水线深度
3级
5级
6级
8级
典型频率(MHz) 80
150
260
335
功耗(mw/MHz) 0.06
0.4(+cache)
0.19(+cache) 0.5(+cache)
MIPS/MHz 0.97
1.1
1.3
1.2
架构 佛
冯.诺依曼 哈佛
哈佛
哈
09.03.2020
哈佛总线体系结构
冯·诺依曼结构
09.03.2020
NOR Flash
在芯片内执行，可以直接读取芯片内储存的数据， 因而速度比较快。应用程序直接在Flash内运行， 不必把代码读到系统RAM中运行
地址线与数据线分开，可以以“字”为基本单位 操作
写操作需要擦除和写入两个过程，每次擦除只能 擦除一个扇区，不能逐个字节擦除
擦除速度慢，以64~128KB的块为单位 主要用于代码存储介质中 最大可擦写次数10万次
对嵌入式系统的应用项目来说，系统的关键并不单纯在于 微处理器的速度，而在于系统性能、功耗和成本。
09.03.2020
2.3.3 ARM体系结构和指令集
1、ARM体系结构的特点 2、ARM处理器工作模式 3、寄存器组织 4、ARM处理器的寻址方式 5、ARM处理器的指令集
09.03.2020
Flash
一种非易失闪存，它具有和ROM一样掉电后数 据不会丢失的特性。Flash是目前嵌入式系统中 广泛采用的主流存储器
主要特点是按整体/扇区擦除和按字节编程，具 有低功耗、高密度、小体积等优点
09.03.2020
Flash
NOR Flash NAND Flash
09.03.2020
1、嵌入式处理器
嵌入式处理器的组成
处理器内核 地址总线 数据总线 控制总线 片上I/O接口电路及辅助电路
09.03.2020
2、嵌入式系统中的存储设备
RAM、SRAM、DRAM
RAM即是我们通常所说的内存。RAM又可分为 SRAM（静态存储器）和DRAM（动态存储器）
存储器之间的传输
09.03.2020
ARM设计思想
（1）ARM微处理器被设计成较小的核，降低功耗，延长 电源的使用时间。
（2）存储量有限，这就要求嵌入式系统需要使用高密度 代码。
（3）嵌入式系统对成本敏感，一般选用速度不高，成本 较低的存储器，以降低系统成本。
（4）ARM内核不是一个纯粹的RISC体系结构，这是为使 它能够更好地适应其嵌入式的应用领域。
未备份寄存器(the unbanked register)R0~R7
没有被系统用于特殊的用途，而且在各模式下它们 对应同一个物理寄存器
备份寄存器(the banked register)R8~R14
R8~R12对应两组物理寄存器 R13、R14除了系统模式和用户模式共用一组物理寄
PC(R15)
CPSR
SPSR_svc SPSR_abt
SPSR_und
外部中断模式
R13_irq R14_irq SPSR_irq
快速中断模式
R8_fiq R9_fiq R10_fiq R11_fiq R12_fiq R13_fiq R14_fiq
SPSR_fiq
09.03.2020
（1）通用寄存器R0~R15
09.03.2020
2.2 嵌入式微处理器
2.2.1 嵌入式处理器的分类 2.2.2 嵌入式微处理器的选择原则 2.2.3 典型的嵌入式微处理器
09.03.2020
2.2.1 嵌入式处理器的分类
嵌入式微处理器MPU
嵌入式处理器
09.03.2020
嵌入式微控制器MCU 嵌入式DSP处理器
嵌入式微控制器
最初的表现形式是单片机 将整个计算机系统的主要硬件集成到一
块芯片上。 主流的MCU
MCS51 P51XA MCS-251等
09.03.2020
嵌入式数字信号处理器