12小时制任意点定时数字闹钟设计方案
12小时数字钟电路设计.pptx
第 1 章 总体设计方案......................................................................2 1.1 设计原理.................................................................................................................2 1.2 设计思路.................................................................................................................2 1.3 设计环境.................................................................................................................2
-I-
沈阳航空航天大学课程设计报告 未指定书签。附录
错误!
第 1 章 总体设计方案
1. 设计原理
通过 Verilog 语言，编写 12 小时数字钟电路设计与实现的 Verilog 程序，一般 的做法是底层文件用 verilog 写代码表示，顶层用写的代码生成的原理图文件链接 组成，最后在加上输入输出端口。采用自上而下的方法，顶层设计采用原理图设 计输入的方式。
第 2 章 详细设计方案...................................................................................................2 2.1 算法与程序的设计与实现...................................................................................3 2.2 流程图的设计与实现...........................................................................................4
12小时数字钟电路设计
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：12小时数字钟电路设计与实现院（系）：计算机学院专业：计算机科学与技术班级：34010104学号：*************姓名：指导教师：***完成日期：2016 年 1月 13 日沈阳航空航天大学课程设计报告目录第1章总体设计方案 (2)1.1设计原理 (2)1.2设计思路 (2)1.3设计环境 (2)第2章详细设计方案 (2)2.1算法与程序的设计与实现 (3)2.2流程图的设计与实现 (4)第3章程序调试与结果测试 (7)3.1程序调试 (7)列举出调试过程中存在的问题 (7)3.2程序测试及结果分析 (7)参考文献 (9)附录（源代码） (10)第1章总体设计方案1.1设计原理通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口。
采用自上而下的方法，顶层设计采用原理图设计输入的方式。
1.2设计思路1.实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。
2.手动校准。
按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。
1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由………•COP2000集成调试软件COP2000集成开发环境是为………….（2）EDA环境•Xilinx foundation f3.1设计软件Xilinx foundation f3.1是Xilinx公司的可编程期间………….第2章详细设计方案2.1 算法与程序的设计与实现（1）秒钟计时器由于秒计数器为60进制计数器，所以以秒计数器作为示例说明其编程思想。
设计一个数字闹钟
数字闹钟一、设计要求数字闹钟具有如下功能：闹钟的输入是1s，从Clock_1sec输入闹钟基于12小时制，分为上午和下午。
LoadTime为高电平时，设定时间。
LoadAlm为高电平是，设定闹铃时间。
当前时间和设定的闹铃时间相同时，Alarm输出高电平。
Alarm信号保持在高电平，直到AlarmEnable变为低电平（相当于关闭闹铃或者闹铃1分钟后）当闹钟掉电后，然后又通电，应该显示“00：00：00”.Flashing信号变为高电平。
这时候显示屏为空状态（flashing），表示闹钟要设定时间。
Flashing信号维持高电平直到设定新的时间。
二、设计分析与设计思路1、实验板硬件资源看完题目，有了大概思路后，接下来第一步就是了解提供的实验板，以确定编程思路。
经过研究发现，此次实验板可以用到的开发板上的控制外设有：4个按键开关、4个拨码开关、4个数码管（此处按6位数码管设计）。
因此，可以初步这么决定，利用数码管显示时间，利用按键开关进行修改与设置的操作，利用拨码开关改变闹钟运行的模式，利用蜂鸣器发出各种提示音，利用发光LED表示闹钟运行的各种状态。
2、功能分析修改时间或设置闹钟时能实现加1操作。
时钟走到设置时间时会响，正常模式时响1分钟。
3、确定开关功能按键开关（对应板上按键从左至右分别为K1、K2、K3、K4和拨位开关K5、K6、K7、K8）K1：重置时间和闹铃时间为00:00:00K2：设置时钟K3：设置闹铃K4、k5、k6：修改或设置时间和闹钟状态下加1操作K7：设置时间或闹铃的上午或者下午K8：结束修改或设置时间和闹铃，开始计时4、设计分析在设计中考虑采用模块化的思想，将系统总的功能分解成若干个子功能。
初步考虑分为3个部分：键盘部分、处理器部分和显示部分。
键盘模块通过扫描按键开关和拨码开关得到操作信息，处理器模块通过键盘模块输入的操作信息处理数据，并加处理后的时间数据传给显示模块，由显示模块显示结果。
十二小时电子钟课设报告
课程设计说明书课程设计名称：数字逻辑课程设计题目：十二小时电子钟学院名称：信息工程学院专业：电子信息工程班级：130414学号：13041432姓名：何贵涵评分：教师：邓洪峰、陶秋香20 15 年9月14日数字逻辑课程设计任务书20 15－20 16学年第一学期第1周－4周注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。
2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档。
摘要这个设计主要以数字电路的基础理论、低频电子线路为指导，采用中、小规模的集成器LM555、CD4060、74LS161和LS248设计而成。
该电路采用模块设计、分模块安装调试等方法设计而成，所选用的器件主要是中小规模的集成芯片，本产品由于采用多片74LS系列的集成芯片组成，生产成本低等原因使这个产品设计既容易实现，又不会浪费太多成本。
产品由石英晶体振荡器产生频率可以调节的时钟脉冲信号，经十五分频得到秒信号秒冲作为数字钟计数器的时钟信号，当到达整点前一秒时，电路通过一个蜂鸣器准时报时。
这个电路还可以通过手动，即过拨动开关来选择是否进行实践校准。
关键词：电子钟、分频、计数、驱动目录前言 (6)第1章电路初步设计 (6)1.1 设计内容以及要求 (6)1.2 系统框图 (6)1.3设计方案 (7)1.4 设计过程 (8)第2章电路详参设计 (8)2.1 晶体振荡器电路 (8)2.2 分频器电路 (9)2.3 时间计数器电路 (10)2.4 译码驱动电路 (12)2.5 数码管 (13)2.6 整点报时电路及倒计时功能 (16)第3章测试及调试 (18)3.1 晶体振荡器电路的测试和调试 (18)3.2 分频器电路的测试和调试 (18)3.3 时间计数器电路的测试和调试 (19)3.4 译码驱动电路的测试和调试 (19)3.5 整点报时电路的测试和调试 (19)结论 (19)参考文献 (20)附录 (20)附录 I 总电路图 (21)附录II 电路图PCB (22)附录III 实物图 (25)附录 IV 元器清单 (26)前言基于十二小时电子钟在日常生活中的应用，能够了解生活中一些电子产品的工作原理以及其制作过程，以便能更好的了解生活。
12时制数字电子钟
电子课程设计——12时制数字电子钟学院：电子信息工程学院专业、班级：姓名：学号：指导老师2014年12月17日目录一、设计任务与要求 (1)二、总框体图 (1)三、选择器件 (1)四、功能模块 (7)五、总体设计电路图 (10)六、总结 (11)12时制数字显示电子钟一、设计任务与要求任务：设计一个数字显示电子时钟要求：1、时钟的“时”要求用两位显示（1—12）； 2、时钟的“分”、“秒”要求各用两位显示；3、整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位；4、能显示上午、下午标志。
5、5V 电源模块的设计。
二、总框体图数字钟的原理框图如图所示，它是由脉冲电路、计秒电路、计分电路、计时电路、校时电路、校分电路等组成。
三、选择器件1、数码显示器电路原理图：时显示器分显示器秒显示器时计数器分计数器秒计数器秒脉冲信号校时电路 校分电路逻辑图：2、74LS160芯片此芯片为十进制计数器，可加可减，本设计只用到加，其中RCO为进位端，CLR 为清零端，ENT和ENP为使能端，必须接到一起接到高电平，LOAD为置数端，CLK 为脉冲输入端。
其逻辑图如下图管脚图：3、异或门74LS136D其逻辑功能表如下：逻辑电路如下：4、非门74LS04D逻辑功能表：5、与非门74LS01D逻辑功能表K1 K2 y1 1 00 1 11 0 10 0 1 逻辑电路：6、74LS13D其逻辑功能表如图JK触发器具有置0、置1、保持和翻转四个功能四、功能模块（1）秒和分计数器的设计在数字钟的控制电路中，分和秒的控制都是一样的，都是60进制，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74160的置数法来实现十进制功能和六进制功能。
74160为异步复位，同步置数，ENP，ENT同时为一时才可以计时，其中之一为高电平时，则保持。
RCO产生进位信号。
74160相对于其他芯片来说，功能较少，使用简单，但是也因功能简单导致在实现数字钟的某些特定功能时需要加入比较多的附加电路。
12小时数字钟电路设计课件说课讲解
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：12小时数字钟电路设计与实现院（系）：计算机学院专业：计算机科学与技术班级：34010104学号：2013040101164姓名：指导教师：胡光元完成日期：2016 年 1月 13 日目录第1章总体设计方案 (1)1.1设计原理 (1)1.2设计思路 (1)1.3设计环境 (1)第2章详细设计方案 (1)2.1算法与程序的设计与实现 (2)2.2流程图的设计与实现 (3)第3章程序调试与结果测试 (6)3.1程序调试 (6)列举出调试过程中存在的问题 (7)3.2程序测试及结果分析 (6)参考文献 (8)附录（源代码） (9)第1章总体设计方案1.1设计原理通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口。
采用自上而下的方法，顶层设计采用原理图设计输入的方式。
1.2设计思路1.实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。
2.手动校准。
按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。
1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由………•COP2000集成调试软件COP2000集成开发环境是为………….（2）EDA环境•Xilinx foundation f3.1设计软件Xilinx foundation f3.1是Xilinx公司的可编程期间………….第2章详细设计方案2.1 算法与程序的设计与实现（1）秒钟计时器由于秒计数器为60进制计数器，所以以秒计数器作为示例说明其编程思想。
其中秒计数器模块在程序中为always @(posedge clk)的程序段，由上面分析得秒计数器由一个十进制计数器与一个六进制计数器组成，程序中有second0表示秒计数器低位即10进制计数器，second1表示秒计数器的高位为一个六进制计数器。
数字电子钟计时系统设计与实现指导书
数字电子钟计时系统设计与实现一、实验目的1. 掌握各类计数器及它们相连的设计方法2. 掌握多个数码管显示的原理与方法3. 学习利用EWB软件进行电路仿真的方法二、实验仪器设备1. PC机，EWB软件2. 面包板、接插线、74LS160和74LS48等电子元器件、信号发生器、万用表三、设计内容设计一个数字电子钟计时系统，要求如下：1. 数字钟以24/12小时为一个计数周期。
2. 准确计时，具有“时”（00～23）、“分”（00～59）、“秒”（00～59）数字显示。
扩展功能：校时功能、整点报时功能四、设计步骤：1．根据选题要求，进行方案比较，画出系统框图，进行初步设计。
2．设计单元电路，计算参数，选择元器件。
(1)用555定时器构成多谐振荡器，设计一个秒钟脉冲发生器；(2)用同步十进制集成计数器74160设计一个秒钟计数器和分钟计数器，即六十进制计数器。
(3)用同步十进制集成计数器74160设计一个24/12小时计数器，通过转换开关可实现二十四与十二进制数值的转换。
(4)用74LS48和LED数码管实现显示功能。
3．画出系统电路原理图初稿。
4．利用EWB软件组装调试所设计的系统电路。
5．利用面包板和相应仪器设备组装调试所设计的系统电路，修改设计中的疏漏。
6．绘制正式的系统电路图。
7．撰写报告。
五、设计成果及要求1．用A4纸打印数字电子钟计时系统仿真电路图。
2．用A4纸手绘出数字电子钟计时系统电路图。
3．报告部分要求写明设计要求及技术指标、总体设计方案的论证及选择、系统方框图及工作原理概述、各单元电路设计及工作原理叙述、设计计算及元器件选择等。
设计过程：一、概述数字电子钟的原理方框图如图所示。
该电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
安徽工程大学数字逻辑课程设计-12时制电子钟
12时制数字显示电子钟摘要：数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械转动装置等优点，因而得到了广泛的应用，例如人们日常生活中的电子手表，以及车站、码头、机场等公共场所的大型数显电子钟等。
数字钟是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字电子钟由主体电路和扩展电路构成，分别完成数字钟的基本功能和扩展功能。
主体电路由石英晶体振荡体，分频器，计数器，译码器，显示器和校时器等组成。
关键词：振荡器，分频器，计数器，显示器，校时器目录1．引言 (4)2.方案论证与选择 (5)3.单元电路的设计和元器件的选择 (8)3.1 T触发器的设计 (8)3.2 十进制电路的设计 (9)3.3 六进制电路的设计 (12)3.4 六十进制电路的设计 (12)3.5 双六十进制电路的设计 (12)3.6 十二进制电路的设计 (13)3.7 时间计数电路的设计 (14)3.8标志灯的设计 (14)3.9 主要元件选择 (14)4. 系统电路总图及原理 (15)结论 (16)致谢 (17)参考文献 (18)附录：系统电路原理图引言数字电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养工程人员的素质和能力具有十分重要的作用.在电子信息类本科教学中,电子技术课程设计是一个重要的实践环节,它包括选择课题,电子电路设计,组装,调试和编写总结报告等实践内容.通过课程设计要实现以下两个目标:第一,让学生初步掌握电子线路的试验,设计方法.即学生根据设计要求和性能参数,查阅文献资料,收集,分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能指标;第二,课程设计为后续的毕业设计打好基础.毕业设计是系统的工程设计实践,而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用,从已学过的定性分析,定量计算的方法,逐步掌握工程设计的步骤和方法,了解科学实验的程序和实施方法,同时,课程设计报告的书写,为今后从事技术工作撰写科技报告和技术资料打下基础.。
电子钟设计方案(xin) 2
数字电子钟设计报告二、功能概述：2.1 基本功能特点：1、能够正确显示时、分、秒、日、月、星期、闹钟开关状态，并且可以设置。
2、具有5个闹钟，其中闹钟1可以设为整点报时。
3、带背光开关。
4、倒计时功能，精确到秒。
5、四个按键完成全部设定及功能。
6、具有备忘闹铃，能设定闹铃时间间隔。
7、具有掉电不失。
2.2发挥功能：1、可调节背光亮度。
2、实现24小时制和12小时制的可交替转换。
3、测试，显示周围温度。
2.3构思其他功能：1、实现秒表功能，精确到毫秒。
2、带双时钟功能，秒同步。
3、实现与国际标准时间同步，尽量减小误差。
4、选择闹铃音乐。
5、尽量降低能耗，降低生产成本。
三、系统总体设计3.1、系统工作过程系统上电自检后，实时实现小时、分钟、秒以及日历的显示和闹钟开关等指示信息的显示，通过按键可实现校对时间、设置闹钟时间等功能。
当闹钟时间到时，单片机通过晶体管、蜂鸣器来实现提醒。
3.2、系统框图四、方案论证与选择4.1.1 总体方案论证与选择方案一:纯硬件电路系统，各功能采用分离的硬件电路模块实现。
用时序逻辑电路实现时钟功能，用555定时器实现闹钟的设定。
但这种实现方法可靠性差、控制精度低，灵活性小、线路复杂、安装调试不方便，而且不方便实现对系统的扩展。
方案二:采用AT89C52单片机作为系统的控制核心。
时钟功能采用单片集成的时钟芯片DS1302来实现，可以使用液晶显示时间、日历及闹铃，有着智能化的人机界面。
由于使用了单片机，整个系统可编程，系统的灵活性大大增加了。
DS1302的精度可达到一天只差一秒，（当然在常温下，其精度取决于你的晶振的精度。
）而DS18B20的测温精度是0.0625度。
所以整个系统的精度还是很高的。
另外，本方案可以方便的实现其他功能的扩展。
经过以上的比较论证，选用方案二来完成项目设计的要求。
4.2.1 时钟模块方案一：由单片机实现时钟功能单片机内部具有定时器，可方便实现定时功能。
数字钟+12小时制+时分校正
目录1 课程设计目的 (1)2 课程设计题目描述和要求 (1)3 课程设计报告内容 (1)3.1 设计方案的选定与说明 (1)3.2 论述方案的各部分原理 (1)3.3 相关的计算 (8)3.4 电路的总图 (8)4 总结 (8)5 附图 (10)1 设计的目的(1)会运用电子技术课程所学到的理论知识，独立完成设计课题；(2)会将单元电路组成系统电路的方法；(3)了解数字计时装置的基本工作原理和简单设计方法；(4)熟悉中规模集成电路和半导体显示器件的使用方法；(5)通过查阅手册和文献资料，培养独立分析和解决实际问题的能力。
2 题目描述和要求(1)时间以12小时为一周期；(2)要显示时、分、秒；(3)具体校时功能，可以分别对时及分进时单独校时，使其校正到标准时间；(4)为了保证计时的稳定及准确须由晶体器提供表针时间基准信号。
3 报告内容3.1 计方案的选定与说明数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。
数字钟是一个对秒（即频率为1HZ）进行计数的计数电路。
由于计数电路启动时的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校正（校正时，分等）电路，同时频率为1HZ的信号必须做到准确稳定。
数字式计时器一般都有振荡器、分频器、译码器、显示器等几部分组成。
其中，振荡器和分频器组成标准秒信号发生器，有不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计数器进行计数，把累加的结果以“时”、“分”、“秒”的数字显示出来。
“时”显示由二十四进制计数器、译码器和显示器构成；“分”和“秒”显示分别由六十进制计数器、译码器和显示器构成。
数字钟原理数字钟的原理框图如图一所示，它由振荡器、计秒电路、计分电路、计时电路译码显示电路等组成，工作时，石英晶体振荡器产生频率稳定的脉冲，经过若干次分频，得到秒脉冲信号，并送计秒电路；当秒计数器给满60秒时，输出秒进位信号，送计分电路，当分计数器满60分时，输出分进位信号，并送计时电路，当时计数满12小时后，时分秒计数器同时自动复0，又开始新的 12小时。
数电课设-数字式闹钟
课程设计任务书数字式闹钟第一部分设计任务1.1设计任务(1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。
(2) 具有快速校准时、分、秒的功能。
(3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
1.2设计指标(1).有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。
时十位显示时个位显示分十位显示(2). 计时以24小时为周期。
(23:59→00:00)(3).具有较时电路，可进行分、时较对。
(4).走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。
第二部分设计方案2.1总体设计方案说明系统组成：显示电路：译码器数码管秒信号发生器：由LM555构成多谐振荡器走时电路：计数器和与非门组成校时电路：秒信号调节闹钟电路：跳线的方法由计数器、译码器、组合逻辑电路、单稳态电路组成2.2模块结构与方框图1.秒钟与分钟显示电路用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。
电路图如下：连接成总电路时，分钟的输入信号由秒钟计数器提供。
2.时钟显示电路：同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。
电路图如下：连接成总电路时，时钟输入信号由分钟计数器提供。
3.调时分秒可接几个开关来控制个位，十位的信号输入，如开关1、2、space。
如图示：4.闹钟分设置与上面相差一个输入信号，如下图：时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。
12小时数字钟电路设计
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：12小时数字钟电路设计与实现院（系）：计算机学院专业：计算机科学与技术班级：34010104学号：*************姓名：指导教师：***完成日期：2016 年 1月 13 日沈阳航空航天大学课程设计报告目录第1章总体设计方案 (2)1.1设计原理 (2)1.2设计思路 (2)1.3设计环境 (2)第2章详细设计方案 (2)2.1算法与程序的设计与实现 (3)2.2流程图的设计与实现 (4)第3章程序调试与结果测试 (7)3.1程序调试 (7)列举出调试过程中存在的问题 (7)3.2程序测试及结果分析 (7)参考文献 (9)附录（源代码） (10)第1章总体设计方案1.1设计原理通过Verilog语言，编写12小时数字钟电路设计与实现的Verilog程序，一般的做法是底层文件用verilog写代码表示，顶层用写的代码生成的原理图文件链接组成，最后在加上输入输出端口。
采用自上而下的方法，顶层设计采用原理图设计输入的方式。
1.2设计思路1.实时数字钟显示功能，即时、分、秒的正常显示模式，并且在此基础上增加上，下午显示。
2.手动校准。
按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1；按动方式键，将电路置于校分状态，以同样方式手动校分。
1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由………•COP2000集成调试软件COP2000集成开发环境是为………….（2）EDA环境•Xilinx foundation f3.1设计软件Xilinx foundation f3.1是Xilinx公司的可编程期间………….第2章详细设计方案2.1 算法与程序的设计与实现（1）秒钟计时器由于秒计数器为60进制计数器，所以以秒计数器作为示例说明其编程思想。
数字钟的设计1
多功能数字钟设计一、设计任务：（一）主体功能用HDL 设计一个多功能数字钟，包含以下主要功能：1.计时及校时，时间可以24小时制或12小时制显示2.日历：显示年月日星期，及设定设定功能3.跑表：启动/停止/保持显示/清除4.闹钟：设定闹钟时间，整点提示（二）输入输出界面输入：时钟输入，三个按键输出：8位7段码，2个LED ，一个蜂鸣器三个按键从左到右为：Key3、key2、Key1，功能在不同模式下定义不同： Key3：模式键ModeKey ，Key2：日历显示/设置选择键SetSelKey/启动与停止键StartPause ， Key1：闹钟时间显示/设置键SetKey/显示保持键HoldReset8位7两个LED 分别指示闹钟与整点提示的开关状态。
时钟输入后文再详细描述。
（三）仿真实验条件要求试验板为EDA Pro2K 实验开发系统，仿真芯片用Altera FLEX10K 系列的EPF10K10LC84-4。
由于实验板有限，大部分仿真在计算机上用maxplus或其它软件完成。
当认为运行比较理想时，要按照后文的管脚定义，分配好管脚，编译成可下载的文件，到实验室申请做下载试验。
要求能够实现主体功能，实验结果存在的问题，要在报告中分板其原因。
二、详细功能及状态描述：总体分四种模式，由Key3(ModeKey)切换（一）时间显示模式：初始状态为24小时制显示当前时间：小时(8-7)/分(6-5)/秒(4-3)，2-1位不显。
设置为12小时制时，第1位数码管显示上午/下午，上午显示A （AM ），下午显示b （如果自己控制七段码也可以令其显示P ）按Key2显示当前日历：年(8-7)/月(6-5) /日(4-3) /星期(1)，第2位不显。
释放Key2还原显示；按Key1显示闹钟所定时间：24小时制下显示：小时(8-7)/分(6-5)，4-1位不显。
12小时制下第1位数码管显示A/B。
按Key3(ModeKey)进入下一模式：跑表模式（二）跑表模式状态机如下图所示：显示:小时(9-7)分钟(6-5)/秒(4-3)/百分秒(2-1)按Key3(ModeKey)进入下一模式：校时/校日历（三）校时模式按Key2进行调节对像选择小时Key2---> 分Key2--->秒清0Key2--->24/12小时切换Key2---> 年Key2---> 月Key2---> 日Key2---> 星期Key2--┐<-┘按Key1一下，所调对像加1（或秒清0），长按Key1一秒钟以上，进入快调模式，所调对像每秒跳变8-10次。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2可调时钟模块
秒、分、时分别为60、60和12进制计数器。用两片74LS290做一个十二进制, 输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成二进制形式，十位接成四进制形式。其电路图如下：
图1
第二章、设计容及设计方案
2.1 原理框图
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图2所示。由图1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、十二进制时计数器；以及秒、分、时的译码显示部分等。
图3
同理利用两片74LS290组成的六十进制计数器。
将两个六十进制的加法计数器和一个十二进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。
2.3校时电路
例如说时的校准，开关1上端接1HZ脉冲，下端接分的进位。当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。
2.4整点报时
分别用2个或非门接到分和秒的各输出个节点处，再用一个与非门与报时灯，当输出同时为零时，即整点时，报时灯就亮了，起到报时功能。本实验使用LED部分工作在EWB仿真软件上进行。对于电路的调试应该分为几个部分，分别对电路各个部分的功能都进行调试，之后，每连接一部分都要调试一次。
12小时制任意点定时数字闹钟设计方案
第一章绪论
1.1引言
在信息技术急速发展的今天，计算机科学日新月异。而单片机作为计算机科学的一个分支，在微机控制领域得到长足的发展。随着单片机的发展与科学技术的提高，单片机已经成为人类生产生活中不可缺少的工具。现在，单片机的应用已经渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置、飞机上各种仪表的控制、计算机的网络通讯与数据传输、工业自动化过程的实时控制和数据处理、广泛使用的各种智能IC卡、民用豪华轿车的安全保障系统、录象机、摄象机、全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械了。
用单片机的另一个优点是设计软件将不断积累，不断模块化，形成标准化软件，大大提高了开发效率。
数字电子钟的设计方法有很多种，例如可以用中小规模的集成电路组成电子钟；也可以用专用的电子钟芯片配以显示电路及所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟。这些方法各有特点，其中利用单片机实现的电子钟具有编程灵活，便于电子钟功能的扩充，即可以使用该电电子钟发出控制信号。
在实现日历系统时，如月份需要显示灯显示1～31。一开始以为只把计数器成三十一进制即可，结果显示灯只显示0～30，没有自己预期的结果。经过仔细思考，要把0去掉不显示，从1开始显示，而还要显示31。经过查书，最后，知道开始需置数成0001状态，到1000才清零，清零的同时回到置数0001状态，通过多次、测试，终于实现了。
2.6数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟
2.6.1晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.
1.2论文的容和结构安排
该课程设计是利用74LS290单片机部的定时／计数器、中断系统、以及外围的按键和LED显示器等部件，设计一个12小时制任意点定时数字闹钟设计。设计的电子时钟通过数码管显示，并能通过按键实现任意点定时闹钟。
1.3工作原理
数字电子钟的逻辑框图如图1所示。它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时。
单片机要解决的问题多数是仍是老问题，新颖之处是比以前用较少的元件。尤其是设计逻辑关系复杂的控制系统，过去用通用的逻辑门集成电路芯片将需要几十片甚至上百片，而现在只用几片就能够实现，而且方便灵活，做设计修改或改动功能时，只消改写软件原文件重写芯片，免去了在硬件线路上大动干戈的苦差事。减少芯片个数主要是靠单片机的可编程性和高度集成化。使开发周期更短，制造成本更低，用电更省和可靠性更高。要求用各种逻辑门芯片实现的逻辑电路，可以用一片单片机芯片加上相应的控制软件就可以实现。
2.6.2分频器电路
分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.
2.6.3时间计数器电路
时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。
2.6.4译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
2.6.5数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管。
2.7设计方案
2.7.1晶体振荡器电
晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.通CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体,电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容C1,C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。