第十三章 门电路和组合逻辑电路复习练习题(不含答案)

合集下载

数电组合电路考试题及答案

数电组合电路考试题及答案

数电组合电路考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,逻辑“与”运算的输出结果为1的条件是()。

A. 所有输入端均为0B. 所有输入端均为1C. 至少有一个输入端为0D. 至少有一个输入端为1答案:B2. 若一个逻辑电路的输出仅依赖于当前的输入,而与过去的输入无关,则该电路被称为()。

A. 时序逻辑电路B. 组合逻辑电路C. 存储电路D. 触发器电路答案:B3. 以下哪个不是基本的逻辑门()。

A. 与门B. 或门C. 非门D. 异或门答案:D4. 在数字电路中,逻辑“或”运算的输出结果为0的条件是()。

A. 所有输入端均为1B. 所有输入端均为0C. 至少有一个输入端为1D. 至少有一个输入端为0答案:B5. 一个由三个输入端的与门和一个非门组成的电路,其输出逻辑表达式为()。

A. \( \overline{A \cdot B \cdot C} \)B. \( \overline{A + B + C} \)C. \( A + B + C \)D. \( A \cdot B \cdot C \)答案:A6. 一个由两个输入端的或门和一个非门组成的电路,其输出逻辑表达式为()。

A. \( \overline{A + B} \)B. \( \overline{A \cdot B} \)C. \( A + B \)D. \( A \cdot B \)答案:A7. 在数字电路中,逻辑“非”运算的输出结果为1的条件是()。

A. 输入端为0B. 输入端为1C. 输入端为高电平D. 输入端为低电平答案:A8. 一个由两个输入端的与门和一个或门组成的电路,其输出逻辑表达式为()。

A. \( A + B \)B. \( A \cdot B \)C. \( \overline{A} + \overline{B} \)D. \( \overline{A} \cdot \overline{B} \)答案:B9. 在数字电路中,逻辑“异或”运算的输出结果为1的条件是()。

第十三章 门电路和组合逻辑电路复习练习题(不含答案)

第十三章 门电路和组合逻辑电路复习练习题(不含答案)


10、根据需要选择一路信号送到公共数据线上的电路叫

11、能完成两个一位二进制数相加,并考虑到低位进位的器件称为

12、组合逻辑电路中的冒险是由于
引起的。
13、逻辑函数有四种表示方法,它们分别是
、 、逻辑表达式和

14、将 2004 个“1”异或起来得到的结果是:

15、TTL 器件输入脚悬空相当于输入
00
01 11 10
00 01 11 10 4 变量卡诺图
2、用卡诺图化简函数为最简单的与或式(画图)。
F( A,B,C,D) = ∑ m( 2,4,8,9,10,12,14)
CD AB
00
01 11 10
00
01
11
10
4 变量卡诺图
解:
3、用卡诺图化简函数为最简单的与或式(画图)。
Y( A,B,C, D) = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
5、用 3-8 译码器 74LS138 实现逻辑函数:
F = AC + ABC + ABC ; F = BC + ABC ;
1
2
F = AB + ABC ; F = ABC + BC + ABC 。
3
4
解:
6、试用 74LS151 实现逻辑函数: Y = A + BC 解:
A.输入端悬空会造成逻辑出错
B.输入端接 510kΩ的大电阻到地相当于接高电平
C.输入端接 510Ω的小电阻到地相当于接低电平

【数电】组合逻辑电路习题(含答案)

【数电】组合逻辑电路习题(含答案)

《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能,写出Y1、、Y2的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。

[解]、Z=0A、1时A3.3所示。

P3.4所示。

M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项,利用卡诺图图A3.4(a)化简后得到:C B A M S +=, B M L =(M S 、M L的1状态表示工作,0状态表示停止)。

逻辑图如图A3.4(b)。

[3.5] 设计一个代码转换电路,输入为4位二进制代码,输出为4位循环码。

可以采用各种逻辑功能的门电路来实现。

[解] 题3.5的真值表如表A3.5所示。

D 4、D 3与足上述控制要求的逻辑电路,给出控制四个指示灯状态的高、低电平信号。

74LS148的逻辑图如图P3.7所示,其功能表如表P3.7所示。

表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000~2)工作,P3.10输 入21O 123用外加与非门实现之,如图A3.10所示。

[3.11] 画出用4线-16线译码器74LS154(参见题3.9)和门电路产生如下多输出逻辑函数的逻辑图。

[解]电路图如图A3.11所示。

[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。

输入为被减数、减数和来自低位的借位;输出为两数之差及向高位的借位信号。

[解] 设a i 为被减数,b i 为减数,c i-1为来自低位的借位,首先列出全减器真值表,然后将Di ,Ci 表达式写成非-与非形式。

最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。

[3.18] 用8选1数据选择器CC4512(参见题3.14)产生逻辑函数[解] 将Y 变换成最小项之和形式。

基础知识一基本逻辑门电路习题精选全文完整版

基础知识一基本逻辑门电路习题精选全文完整版

可编辑修改精选全文完整版基础知识一 基本逻辑门电路习题一、填空题1、模拟信号的特点是在 和 上都是 变化的。

(幅度、时间、连续)2、数字信号的特点是在 和 上都是 变化的。

(幅度、时间、不连续)3、数字电路主要研究 与 信号之间的对应 关系。

(输出、输入、逻辑)4、用二进制数表示文字、符号等信息的过程称为_____________。

(编码)5、()11011(2= 10),()1110110(2= 8),()21(10= 2)。

(27、166、10101) 6、()101010(2= 10),()74(8= 2),()7(16=D 2)。

(42、111100、)7、最基本的三种逻辑运算是 、 、 。

(与、或、非)8、逻辑等式三个规则分别是 、 、 。

(代入、对偶、反演)9、逻辑函数化简的方法主要有 化简法和 化简法。

(公式、卡诺图)10、逻辑函数常用的表示方法有 、 和 。

(真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可)11、任何一个逻辑函数的 是唯一的,但是它的 可有不同的形式,逻辑函数的各种表示方法在本质上是 的,可以互换。

(真值表、表达式、一致或相同) 12、写出下面逻辑图所表示的逻辑函数Y= 。

(C B A Y )(+=)13、写出下面逻辑图所表示的逻辑函数Y= 。

())((C A B A Y ++=)14、半导体二极管具有 性,可作为开关元件。

(单向导电)15、半导体二极管 时,相当于短路; 时,相当于开路。

(导通、截止) 16、半导体三极管作为开关元件时工作在 状态和 状态。

(饱和、截止)二、判断题1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。

(√)2、二进制只可以用来表示数字,不可以用来表示文字和符号等。

(╳)3、十进制转换为二进制的时候,整数部分和小数部分都要采用除2取余法。

(╳)4、若两个函数相等,则它们的真值表一定相同;反之,若两个函数的真值表完全相同,则这两个函数未必相等。

组合逻辑电路习题解

组合逻辑电路习题解

时输出0,输入为0时输出1。 只有当所有输入都为1时, 只要有一个输入为1,输出
输出才为0。
就为0。
逻辑代数基本定律
同一律
A+0=A,A·1=A
零律
A+1=1,A·0=0
互补律
A+¬A=1,A·¬A=0
交换律
A+B=B+A,A·B=B·A
结合律
(A+B)+C=A+(B+C),(A·B)·C=A·(B·C)
ga…
gat…
实现逻辑与运算,符号为“·” 实现逻辑或运算,符号为
或“∧”,只有当所有输入 “+”或“∨”,只要有一
都为1时,输出才为1。
个输入为1,输出就为1。
实现逻辑非运算,符号为
实现逻辑与非运算,即先与 实现逻辑或非运算,即先或
“¬”或“—”,输入为1 后非,符号为“⊕”或“↑”, 后非,符号为“↓”或“⊖”,
包括真值表、逻辑表达式、 卡诺图和逻辑图四种表示方 法,它们之间可以相互转换 。
组合逻辑电的 分析与设计方法
分析方法包括根据逻辑图写 出逻辑表达式、列出真值表 、分析电路功能等步骤;设 计方法包括根据实际需求确 定输入/输出变量、列出真值 表、化简逻辑表达式、画出 逻辑图等步骤。
拓展延伸内容探讨
复杂组合逻辑电路的设计
对于较复杂的组合逻辑电路,可以采用分级设计的方法,将整体功能划分为若干个相对简 单的子功能,分别设计子电路,最后将子电路组合起来实现整体功能。
组合逻辑电路中的竞争与冒险
当多个输入信号同时变化时,可能会在输出端产生瞬间的错误信号,这种现象称为竞争; 如果这种错误信号持续时间较长,且不能被后续电路所忽略,则称为冒险。为了避免竞争 和冒险,可以采取增加冗余项、引入选通脉冲等方法。

电工资格证考试组合逻辑电路练习题集锦附参考答案解析(精品推荐)

电工资格证考试组合逻辑电路练习题集锦附参考答案解析(精品推荐)

组合逻辑电路 习题选解及参考答案一、填空题:1.组合逻辑电路的输出仅与输入的状态 有关。

2.共阳极的数码管输入信号的有效电平是 低 电平。

二、选择题:1.组合电路的输出取决于( a )。

a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 ( c )a.已知逻辑图,求解逻辑表达式的过程b.已知真值表,求解逻辑功能的过程c.已知逻辑图,求解逻辑功能的过程3.电路如图所示,其逻辑功能为 ( b )a.“与”门,其表达式F=ABCDb.”与或非“门,其表达式c.”与非“门,其表达式4.组合逻辑电路的设计是指( a )a.已知逻辑要求,求解逻辑表达式并画逻辑图的过程b.已知逻辑要求,列真值表的过程c.已知逻辑图,求解逻辑功能的过程5. 组合电路是由 ( a )a.门电路构成b.触发器构成c. a 和b三、判断正误题:1.组合逻辑电路的输出只取决于输入信号的现态。

(对)2. 组合逻辑电路中的每一个门实际上都是一个存储单元。

(错)F AB CD =+F AB CD =*四、分析、化简:1.写出图示逻辑电路的逻辑表达式及真值表。

解:(a)(b (a)真值表 (b)真值表2.化简下列逻辑函数① ②③③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+(1+)或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。

基本逻辑门电路典型练习题7

基本逻辑门电路典型练习题7

基本逻辑门电路典型练习题71.基本逻辑电路——门电路中所谓“门”,就是一种开关,在一定条件下它允许信号通过;如果条件不满足,信号就被阻挡在“门”外。

如图所示的电路是用来说明“______”逻辑关系的电路。

(选填“与”、“非’’或者“或”)【答案】与【详解】图中两个开关串联,只有都闭合时,灯L才能亮,所以该逻辑关系为“与”逻辑关系。

2.如图为包含某逻辑电路的一个简单电路图,L为小灯泡,光照射电阻R'时,其阻值将变得远小于R。

该逻辑电路是__________(选填“与”、“或”或“非”)门电路。

当电阻R'受到光照时,小灯泡L将__________(选填“发光"或“不发光”)。

【答案】非发光【详解】[1][2]该逻辑电路为非门电路,非门电路的特点是输入状态和输出状态相反,当电阻R'受到光照时,其阻值将变得远小于R,则R两端的电势差大,R'两端的电势差小,则输入端为低电势,那么输出端为高电势,小灯泡L发光。

3.如图所示为一个逻辑门的输入端A、B上和输出端Z上的电信号,此逻辑电路为__________门电路,该逻辑门的符号是__________。

【答案】 与【详解】[1][2]由图象知输入端都为高电势时,输出端才为高电势,此逻辑电路为 与门电路,该逻辑门的符号是4.电子电路中的信号可以分为___________信号和___________信号。

数字信号的两个工作状态可以用“___________”和“___________”来表示。

在数字电路中分别代表___________电压和___________电压。

【答案】 数字 模拟 0 1 低 高【详解】[1][2]电子电路中的信号可以分为数字信号和模拟信号。

[3][4]数字信号的两个工作状态可以用“0 ”和“1”来表示。

[5][6]在数字电路中分别代表低电压和高电压。

5.输入只要有“1”,输出即为“1”的电路是___________门;输入只要有“0”,输出即为“0”的电路是___________门;输入是“1”,输出为“___________”的电路是非门。

数电-组合逻辑电路练习题

数电-组合逻辑电路练习题

分析提示
8421BCD码的取值范围为 0000 ~ 1001,是 0000 ~ 1111 中的前 10个状态。
因此, 0000 ~ 1111中的后6个状态为伪码。
第 23 页
精选2021版课件
数字电子技术
第 3 章 组合逻辑电路
单项选择题
23、4选1数据选择器的地址输入为A1 、 A0 ,数据输入为D0、D1 、
该电路是
F1 = A⊕B⊕C ,F2 = AB + AC + BC
( )。
A 一位半加器
×
B 一位全加器
×
C 一位全减器

D 以上均不对
×
分析提示
列出给定函数的真值表: 由真值表中变量和函数的取值规律可知, 该电路为一位全减器, F1为本位差数、 F2为向高位的借位数。
第 17 页
真值表
A B C F1 F2 000 0 0 001 1 1 010 1 1 011 0 1 100 1 0 101 0 0 110 0 0 1 1 1 精选120211版课件
或门电路不是实现逻辑加法运算。
第4页
精选2021版课件
数字电子技术
第 3 章 组合逻辑电路
4、可以有多个输入信号同时有效的编码器是
单项选择题 ( )。
A 二进制编码器 ×
B 二─ 十进制编码器 ×
C 优先编码器

D 8421BCD码编码器 ×
分析提示
二进制编码器、二─ 十进制编码器( 8421BCD码编码器是二 ─ 十进制编码器的一种),其输入量有约束,任一时刻只允许一 个输入信号有效,只对有效的一个输入信号进行编码。即限制输 入方式保证任一时刻只对一个输入信号进行编码。

数电复习练习题(一)门电路与组合逻辑

数电复习练习题(一)门电路与组合逻辑

门电路和组合逻辑电路一 选择题1、下列逻辑表达式正确的是( )。

.0A A A += .11B A ⋅= .C A AB A B +=+ .D A AB AB +=2、时序逻辑电路中,以下说法正确的是( )。

A 、电路中任意时刻的输出只取决于当时的输入信号,与电路原来的状态无关。

B 、电路中任意时刻的输出不仅与当时的输入信号有关,同时还取决于电路原来的状态。

C 、电路中任意时刻的输出只取决于电路原来的状态,与当时的输入信号无关。

D 、以上均不正确。

3、数据选择器的地址输入端有2个时,最多可以有( )个数据信号输入。

A 、1B 、2C 、4D 、84、数据选择器的地址输入端有3个时,最多可以有( )个数据信号输入。

A 、4B 、6C 、8D 、165、组合逻辑电路中,以下说法正确的是( )。

A 、电路中任意时刻的输出只取决于当时的输入信号,与电路原来的状态无关。

B 、电路中任意时刻的输出不仅与当时的输入信号有关,同时还取决于电路原来的状态。

C 、电路中任意时刻的输出只取决于电路原来的状态,与当时的输入信号无关。

D 、以上均不正确。

7、数据选择器有10个数据信号输入端时,至少得有( )个地址输入端。

A 、2B 、3C 、4D 、58、以下哪个电路不是组合逻辑电路( )。

A 、编码器B 、计数器C 、译码器D 、加法器9、集成门电路(不论是与、或、与非…等)的输入端若超过了需要,则这些多余的输入端应按哪种方式去处置才是正确的?( )A.让它们开路;B.让它们通过电阻接最高电平(例如电源电压);C.让它们接地,或接电源的最低电平;D.让它们和使用中的输入端并接。

10、以下表达式中符合逻辑运算法则的是()A.C·C=C2B.1+1=10C.0<1D.A+1=111、当逻辑函数有n个变量时,共有()个变量取值组合?A. nB. 2nC. n2D. 2n12、. 逻辑函数的表示方法中具有唯一性的是()A .真值表 B.表达式 C.逻辑图 D.卡诺图13、F=A B+BD+CDE+A D=()A.DA+ B.DB)(+ D.)(DA+A+DB+A)B(+ C.))(B(DD二填空题1.电子电路按功能可分为电路和电路。

逻辑门试题

逻辑门试题

逻辑门是数字电路的基本逻辑元件,用于执行逻辑运算。

常见的逻辑门有与门(AND)、或门(OR)、非门(NOT)等。

以下是一些关于逻辑门的练习题:
1.用与门和非门组成一个或门的逻辑电路。

答案:将两个输入端都连接到一个与门,然后将与门的输出连接到非门的输入,最后将非门的输出作为或门的输出。

2.用或门和非门组成一个与门的逻辑电路。

答案:将两个输入端都连接到一个或门,然后将或门的输出连接到非门的输入,最后将非门的输出作为与门的输出。

3.有一个逻辑门电路,输入为A和B,输出为Y。

当A和B都为1时,Y为0;当A和B中至少有一个为0时,Y为1。

请问这个逻辑门是什么门?
答案:这个逻辑门是异或门(XOR)。

组合逻辑电路习题解答

组合逻辑电路习题解答

(有些题答案错了)自我检测题1.组合逻辑电路任何时刻(de)输出信号,与该时刻(de)输入信号 有关 ,与以前(de)输入信号 无关 .2.在组合逻辑电路中,当输入信号改变状态时,输出端可能出现瞬间干扰窄脉冲(de)现象称为 竞争冒险 .3.8线—3线优先编码器74LS148(de)优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2Y 1Y 0Y .输入输出均为低电平有效.当输入7I 6I 5I …0I 为时,输出2Y 1Y 0Y 为 010 .4.3线—8线译码器74HC 处于译码状态时,当输入A 2A 1A 0=001时,输出07Y ~Y = .5.实现将公共数据上(de)数字信号按要求分配到不同电路中去(de)电路叫 数据分配器 .6.根据需要选择一路信号送到公共数据线上(de)电路叫 数据选择器 .7.一位数值比较器,输入信号为两个要比较(de)一位二进制数,用A 、B 表示,输出信号为比较结果:Y (A >B ) 、Y (A =B )和Y (A <B ),则Y (A >B )(de)逻辑表达式为B A .8.能完成两个一位二进制数相加,并考虑到低位进位(de)器件称为 全加器 .9.多位加法器采用超前进位(de)目(de)是简化电路结构 . (√, )10.组合逻辑电路中(de)冒险是由于 引起(de). A .电路未达到最简 B .电路有多个输出 C .电路中(de)时延 D .逻辑门类型不同11.用取样法消除两级与非门电路中可能出现(de)冒险,以下说法哪一种是正确并优先考虑(de)A .在输出级加正取样脉冲B .在输入级加正取样脉冲C .在输出级加负取样脉冲D .在输入级加负取样脉冲 12.当二输入与非门输入为 变化时,输出可能有竞争冒险. A .01→10 B .00→10 C .10→11 D .11→0113.译码器74HC(de)使能端321E E E 取值为 时,处于允许译码状态.A .011B .100C .101D .01014.数据分配器和 有着相同(de)基本电路结构形式.A .加法器B .编码器C .数据选择器D .译码器15.在二进制译码器中,若输入有4位代码,则输出有 个信号. A .2 B .4 C .8 D .1616.比较两位二进制数A=A 1A 0和B=B 1B 0,当A >B 时输出F =1,则F 表达式是.A .B A F =.0101B B A A F ++= .0011B A B A F ++=17.集成4位数值比较器74LS85级联输入I A <B 、I A=B 、I A >B 分别接001,当输入二个相等(de)4位数据时,输出F A <B 、F A=B 、F A >B 分别为 . A .010 B .001 C .100 D .01118.实现两个四位二进制数相乘(de)组合电路,应有 个输出函数.A . 8B .9C .10D .11 19.设计一个四位二进制码(de)奇偶位发生器(假定采用偶检验码),需要 个异或门.A .2B .3C .4D .520.在图中,能实现函数C B B A F +=(de)电路为 .A B FCB AC F(a ) (b ) (c )图A .电路 (a )B .电路(b )C .电路(c )D .都不是习 题1.分析图所示组合逻辑电路(de)功能,要求写出与-或逻辑表达式,列出其真值表,并说明电路(de)逻辑功能.A B CS图解: CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=)()(AC BC AB C B A ABC )(+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能:一位全加器,A 、B 为两个加数,C 为来自低位(de)进位(似乎错了),S 是相加(de)和,CO 是进位.2.已知逻辑电路如图所示,试分析其逻辑功能.A B C图解:(1)逻辑表达式 ABC P =1,ABC B BP P ==12,ABC A AP P ==13,ABC C CP P ==14432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=(2(3)功能从真值表看出,ABC=000或ABC=111时,F=0,而A、B、C取值不完全相同时,F=1.故这种电路称为“不一致”电路.3.试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0.解:(1)真值表(2)ABCAF⋅⋅BAC+B=(无法用卡诺图化简)++=⋅ABCCBABCACBACCAB(3)逻辑图F4.4位无符号二进制数A( A3A2A1A0),请设计一个组合逻辑电路实现:当0≤A<8或12≤A<15时,F输出1,否则,F输出0.解:(1)真值表:(2)表达式(3)电路图1111111111100001101110110100A 3A 2A 1A0F 0A 3A 1A 2A 0F02123A A A A A F ++=(4)如果要求用与非门实现,则:01230123012302123A A A A A A A AA A A A A A A A A F =+=+=++=逻辑图:A A A A5.约翰和简妮夫妇有两个孩子乔和苏,全家外出吃饭一般要么去汉堡店,要么去炸鸡店.每次出去吃饭前,全家要表决以决定去哪家餐厅.表决(de)规则是如果约翰和简妮都同意,或多数同意吃炸鸡,则他们去炸鸡店,否则就去汉堡店.试设计一组合逻辑电路实现上述表决电路.解:(1)逻辑定义:A 、B 、C 、D 分别代表约翰、简妮、乔和苏.F =1表示去炸鸡店,F =0表示去汉堡店.(2)真值表(3)用卡诺图化简 (4)逻辑图AB 00CD01111000011110F0000001011111B CA FDF =AB +ACD +BCD6.试设计一个全减器组合逻辑电路.全减器是可以计算三个数、Y 、BI (de)差,即D =-Y -CI .当<Y +BI 时,借位输出BO 置位.解:设被减数为,减数为Y ,从低位来(de)借位为BI ,则1位全减器(de)真值表如图 (a)所示,其中D 为全减差,BO 为向高位发出(de)借位输出.(1)真值表0101110100011110X Y BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=Y X B X YB B I I O ++=电路图Y XDBOBI7.设计组合逻辑电路,将4位无符号二进制数转换成格雷码.解:(1)列出4位二进制码→4位格雷码(de)转换真值表,如表所示.(2)根据真值表分别画出输出变量G 3,G 2,G 1,G 0(de)卡诺图,如图所示.化简后,得33B G =,232B B G ⊕=,121B B G ⊕=,010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0(3)由逻辑表达式得电路实现,如图所示.B 3B 2B 0B 0G 3G 2G 0G 08.请用最少器件设计一个健身房照明灯(de)控制电路,该健身房有东门、南门、西门,在各个门旁装有一个开关,每个开关都能独立控制灯(de)亮暗,控制电路具有以下功能:(1)某一门开关接通,灯即亮,开关断,灯暗;(2)当某一门开关接通,灯亮,接着接通另一门开关,则灯暗; (3)当三个门开关都接通时,灯亮.解:设东门开关为A ,南门开关为B ,西门开关为C .开关闭合为1,开关断开为0.灯为Z ,等暗为0,灯亮为1.根据题意列真值表如下:(2)画出卡诺图如图所示.010111100011110ABC Z=1=1A ZB C(3)根据卡诺图,可得到该逻辑电路(de)函数表达式:C B A ABC C B A C B A C B A Z ⊕⊕=+++=(3)根据逻辑函数表达式,可画出逻辑电路图如图所示.9.设计一个能被2或3整除(de)逻辑电路,其中被除数A 、B 、C 、D 是8421BCD 编码.规定能整除时,输出L 为高电平,否则,输出L 为低电平.要求用最少(de)与非门实现.(设0能被任何数整除)解:(1)真值表(2)用卡诺图化简101111××××11××0001111000011110AB CDL B DC A LD C B A D C B A D C B A L =++=++=(3)逻辑图10.如图所示为一工业用水容器示意图,图中虚线表示水位,A 、B 、C 电极被水浸没时会有高电平信号输出,试用与非门构成(de)电路来实现下述控制作用:水面在A 、B 间,为正常状态,亮绿灯G ;水面在B 、C 间或在A 以上为异常状态,点亮黄灯Y ;面在C 以下为危险状态,点亮红灯R .要求写出设计过程.A B C图解:(1)真值表(2)卡诺图化简A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1A CB AC B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR(3)逻辑图11.试用卡诺图法判断逻辑函数式Y (A ,B ,C ,D )=∑m (0,1,4,5,12,13,14,15)是否存在逻辑险象,若有,则采用增加冗余项(de)方法消除,并用与非门构成相应(de)电路.解:卡诺图如图(a )所示. 最简逻辑函数式为:AB C A Y +=此函数存在逻辑险象.只要如图所示增加冗余项C B 即可,逻辑式变为:C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成(de)相应电路如图 (b)所示.AL 2C100011110AB CD00011110100110011110Y B(a ) (b )12.已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ,求Y (de)无竞争冒险(de)最简与-或式.解:卡诺图如图所示:1×1000101110001111000011110AB CDY×11×0C B A CD A D B C A Y +++=上式中C B A 为冗余项,以消除竞争冒险.13.某一组合电路如图所示,输入变量(A ,B ,D )(de)取值不可能发生(0,1,0)(de)输入组合.分析它(de)竞争冒险现象,如存在,则用最简单(de)电路改动来消除之.F图解:解法1:从逻辑图得到以下表达式:AC D C B C B A F ++=根据表达式得到卡诺图:1100100010110110001111000011110AB CD F但由于从卡诺图可见,包围圈有两处相切,因此存在竞争冒险现象.可以通过相切点位置增加一个乘积项,得D AB D C A AC D C B C B A F ++++=进一步分析,当ACD =000时, B B F +=,由于输入变量(A ,B ,D )(de)取值不可能发生(0,1,0)(de)输入组合,因此,当ACD =000时,B 必然为0,不会产生竞争冒险.因此,D C A 这一项不需要增加,只需要增加D AB .电路图为:F解法二:如果逻辑表达式在某种取值下,出现A A F +=、B B F +=、C C F +=、D D F +=,就有可能出现竞争冒险.根据逻辑表达式AC D C B C B A F ++=,A A F +=和D D F +=不会出现. 当A =C =D =0,出现B B F +=,但由于输入变量(A ,B ,D )(de)取值不可能发生(0,1,0)(de)输入组合,因此,当ACD =000时,B 必然为0,因此也不会产生竞争冒险.只有当A =B =1,D =0,出现C C F +=,存在竞争冒险问题,加冗余项D AB 可消除竞争冒险.14.电路如图所示,图中①~⑤均为2线—4线译码器.(1)欲分别使译码器①~④处于工作状态,对应(de)C 、D 应输入何种状态(填表);(2)试分析当译码器①工作时,请对应A 、B (de)状态写出1310Y ~Y (de)状态(填表);(3)说明图(de)逻辑功能. 表 表13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图解:逻辑功能:由74LS 构成(de)4线—16线译码器15.图所示电路是由3线-8线译码器74HC 及门电路构成(de)地址译码电路.试列出此译码电路每个输出对应(de)地址,要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示.A 3A 4A 5A 6A 7图解:由图可见,74HC(de)功能扩展输入端必须满足E 1=1、032==E E 才能正常译码,因此E 1=A 3=1;542A A E =,即A 4=1,A 5=1; 0763=+=A A E ,即A 6=0,A 7=0.所以,该地址译码器(de)译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0=00111A 2A 1A 0=00111000~00111111,用十六进制表示即为38H ~3FH.输入、输出真值表如表1所示.表1 地址译码器(de)真值表16.写出图所示电路(de)逻辑函数,并化简为最简与-或表达式.10B AC L图解:由图(a )写出逻辑函数并化简,得CC AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==6420642017.试用一片3线-8线译码器74HC 和最少(de)门电路设计一个奇偶校验器,要求当输入变量ABCD 中有偶数个1时输出为1,否则为0.(ABCD 为0000时视作偶数个1).解:ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A )()(+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A )()(+++++++=D C AB C B A BC A C B A ⊕+++=)(D C AB C B A BC A C B A ⊕⋅⋅⋅=)(连接图AB C 100F18.用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC 实现3位格雷码→3位二进制(de)转换.解:根据下表可得到连线图:B 1B 0B 2G G G19.根据图所示4选1数据选择器,写出输出Z(de)最简与-或表达式.解:C A C A B CAB B A BC A B A Z ++=+++=20.由4选1数据选择器和门电路构成(de)组合逻辑电路如图所示,试写出输出E (de)最简逻辑函数表达式.解:D C C A D ABC D C B A CD B A CD B A E +=+++=图 图21.由4选1数据选择器构成(de)组合逻辑电路如图所示,请画出在图所示输入信号作用下,L (de)输出波形.A B C L图解:4选1数据选择器(de)逻辑表达式为:301201101001D A A D A A D A A D A A Y +++=将A 1=A ,A 0=B ,D 0=1,D 1=C ,C D =2,D 3=C 代入得ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图:CA B L22.已知用8选1数据选择器74LS151构成(de)逻辑电路如图所示,请写出输出L (de)逻辑函数表达式,并将它化成最简与-或表达式.图解:(1)写出逻辑函数表达式:C AB C B A BC A C B A C B A L ++++=(2)用卡诺图化简1111010010110101L BCAB AC L +=23.用一个8选1数据选择器74LS151和非门实现:))()()((F B C A D A C B BF C A C B A E Y +++++++++=解:)(F B C A D A BC BF C A C B A E Y +++=)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=)(7643210m F m m D m m m F m E ++++++=CBAE124.图所示是用二个4选1数据选择器组成(de)逻辑电路,试写出输出Z与输入M、N、P、Q之间(de)逻辑函数式.PN图解;P)(Z)(+=NMQ++NQNMQMNMQPPNNMQ+=M++MQPQPQMNNPNQ+=NQPP25.用二个4选1数据选择器实现函数L,允许使用反相器.BACDEEL+A+++=+AEBDEFBCEDCCDEABB解:BCEAEBCDL++=+++EBEDAADEFCBBCDEA+B+B+E+(=)++ECBDADFBECDACAAECDB++BEE(=)A++++AADFBEBECCDCADDC电路图26.一个组合逻辑电路有两个控制信号C1和C2,要求:(1)C2C1=00时,B=AF⊕(2)C2C1=01时,ABF=(3)C2C1=10时,B=F+A(4)C2C1=11时,ABF=试设计符合上述要求(de)逻辑电路(器件不限)解:方法一:真值表→卡诺图化简→逻辑图真值表卡诺图化简000011110C 2C 1AB00011110101110100101FAB C C B A C C B A C B A C A C C F 12122212++++=逻辑图F方法二:利用数据选择器和少量门电路实现27.试用4选1数据选择器74LS153(1/2)和最少量(de)与非门实现逻辑函数DCBDCCAF++=.解:DCBDCDDCADCBDCCAF+++=++=)(0⋅+++=+++=CDDCDCADCABDCBDCDCADCA令A1=C,A0=D,ABD=0,AD=1,D2=1,D3=0连线图:BA A28.P(P2P1P0)和Q(Q2Q1Q0)为两个三位无符号二进制数,试用一个74LS和一个74LS151和尽可能少(de)门电路设计如下组合电路:当P=Q 时输出F=1,否则F=0.解:P P P29.试用8选1数据选择器74LS151实现逻辑函数L =AB +AC .解:567m m m ABC C B A ABC C AB AC AB L ++=+++=+=130.用8选1数据选择器74LS151设计一个组合电路.该电路有3个输入A 、B 、C 和一个工作模式控制变量M ,当M =0时,电路实现“意见一致”功能(A ,B ,C 状态一致时输出为1,否则输出为0),而M =1时,电路实现“多数表决”功能,即输出与A ,B ,C 中多数(de)状态一致.解:CMAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=电路图M31.已知8选1数据选择器74LS151芯片(de)选择输入端A 2(de)引脚折断,无法输入信号,但芯片内部功能完好.试问如何利用它来实现函数F (A ,B ,C )=∑m (1,2,4,7).要求写出实现过程,画出逻辑图.解:对于LSTTL 集成芯片,某个输入引脚折断后该脚悬空,相当于输入高电平1.74LS151(de)高位地址端A 2折断后,输出不再响应D 0,D 1,D 2,D 3输入,8选1数据选择器只相当于一个4选1,此时地址输入为A 1A 0,数据输入为D 4,D 5,D 6,D 7,输出Y 等于7016015014017012601250124012D A A D A A D A A D A A D A A A D A A A D A A A D A A A Y +++=+++=与函数F 相比较ABCC B A C B A C B A m C B A F +++==∑)7,4,2,1(),,(不难看出,只要令AB 为地址,则D 4=C ,D 5=C ,D 6=C ,D 7=C .逻辑图如图所示.图 题(de)电路实现32.用三片四位数值比较器74LS85实现两个12位二进制数比较.解:74LS85(片0)A 3A 1A 2A 0B 3B 1B 2B 0I (A >B )I (A =B )I (A <B )Y (A >B )Y (A =B )Y (A <B )100w 2 v 2w 0w 1 v 1 v 074LS85(片1)A 3A 1A 2A 0B 3B 1B 2B 0I (A >B )I (A =B )I (A <B )Y (A >B )Y (A =B )Y (A <B )w 6W <VW >V W =V v 6w 4w 5 v 5 v 4w 7 v 7w 3 v 374LS85(片2)A 3A 1A 2A 0B 3B 1B 2B 0I (A >B )I (A =B )I (A <B )Y (A >B )Y (A =B )Y (A <B )w 10 v 10w 8w 9 v 9 v 8w 11 v 1133.用一片4位数值比较器74HC85和适量(de)门电路实现两个5位数值(de)比较.解:高4位加到比较器数值输入端,最低位产生级联输入.0V W I =)(B >A ,00V W I =)(B <A ,I (A=B )=W 0⊙V 0W <VW >V W =V W V34.用两个四位加法器74283和适量门电路设计三个4位二进制数相加电路.解:三个4位二进制数相加,其和应为6位.基本电路如图所示.两个加法器产生(de)进位通过一定(de)逻辑生成和(de)高两位.214CO CO S ⊕=, 215CO CO S ⋅=C O1C O2S 5S 4C O1∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OX 0X 1X 2X 3Y 0Y 1Y 2Y 3C O2∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OS 0S 1S 2S 3Z 0Z 1Z 2Z 335.A 、B 为4位无符号二进制数(B ≠0),用一个74LS283、非门和一个其它类型门电路实现:当A =(B -1)模16时,输出Y =1,否则为0. 解:∵ (B -1)模16即为B -1∴ A =B -1时Y =1,否则Y =0,即B -1-A =B +A +1-1=B +A 为0时,Y =1.A 0A 1A 2A 3Y36.A 、B 为四位二进制数,试用一片74283实现Y =4A +B . 解:Y =4A +B =A 3A 2A 1A 000+B 3B 2B 1B 0∑A 3A 1A 2A 0B 3B 1B 2B 0S 3S 1S 2S 0CI 0C OA 0A 1A 2A 3B 0B 1B 2B 3X 50X 4X 3X 2X 1X 037.用一片74283和尽量少(de)门电路设计余3码到2421码(de)转换.解:余3码到2421码(de)转换(de)真值表为:从真值表中可以看到,当A 3=0时,B =A -3,当A 3=1时,B =A +3B 0B 1B 2B 3A 313A38.设计一个一位8421BCD 码乘以5(de)电路,要求输出也为8421BCD码.要求:(1)用4线/16线译码器及门电路实现;(2)只用四位全加器74LS283实现;(3)不用任何器件实现.解:根据题意列出真值表(1)从真值表可写出逻辑表达式:B7=0,B3=0,B 1=0,B 6=∑m (8,9), B 5=∑m (4,5,6,7), B 4=∑m (2,3,6,7), B 0=B 2=∑m (1,3,5,7,9).0A 1A 2A 02(B 0)A 3456B 7B 3B 1(2)用全加器实现A 3A 2A 1A 00 1 0 10 0 A 3A 2A 1A 0A 3A 2A 1A 0×+A 1A 0用74283实现逻辑图与36题同. (3)不用任何器件实现B 7=0,B 6=A 3,B 5=A 2,B 4=A 1,B 3=0,B 2=A 0,B 1=0,B 0=A 039.利用两片并行进位加法器和必要(de)门电路设计一个8421BCD 码加法器.8421BCD 码(de)运算规则是:当两数之和小于等于9(1001)时,所得结果即为输出;当所得结果大于9时,则应加上6(0110).解:连线图如图所示.加法器1完成两个加数得初始加法,加法器2对加法器1输出进行修正.A 3A 1A 2A 0B B B B S 4S 0S 1S 2S 3。

门电路和组合逻辑电路习题

门电路和组合逻辑电路习题

第13章 门电路和组合逻辑电路一、填空题1. 有一数码10010011,作为自然二进制数时,它相当于十进制数( ),作为8421BCD 码时,它相当于十进制数( )。

2.三态门电路的输出有高电平、低电平和( )3种状态。

3.TTL 与非门多余的输入端应接( )。

4.TTL 集成JK 触发器正常工作时,其d R 和d S 端应接( )电平。

5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ,该函数的反函数F =( )。

6. 如果对键盘上108个符号进行二进制编码,则至少要( )位二进制数码。

7. 典型的TTL 与非门电路使用的电路为电源电压为( )V ,其输出高电平为( )V ,输出低电平为( )V , CMOS 电路的电源电压为( ) V 。

8.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出 01234567Y Y Y Y Y Y Y Y 应为( )。

9.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有( )根地址线,有( )根数据读出线。

10. 两片中规模集成电路10进制计数器串联后,最大计数容量为( )位。

二、单项选择题1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。

A .F(A,B,C)=∑m (0,2,4) B. (A,B,C)=∑m (3,5,6,7) C .F(A,B,C)=∑m (0,2,3,4) D. F(A,B,C)=∑m (2,4,6,7) 2.8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ∙∙的值是( )。

A .111 B. 010 C. 000 D. 1013.十六路数据选择器的地址输入(选择控制)端有( )个。

A .16 B.2 C.4 D.84.已知74LS138译码器的输入三个使能端(E 1=1, E 2A = E 2B =0)时,地址码A 2A 1A 0=011,则输出 Y 7 ~Y 0是( ) 。

组合逻辑电路题库(61道)

组合逻辑电路题库(61道)

组合逻辑电路1、74LS147有9个输入端,引脚排列图如下图所示,其中优先级别最高的是——[单选题]ABCD正确答案:B2、下图示逻辑电路的逻辑式为——[单选题]ABCD正确答案:C3、下图示逻辑电路的逻辑式为——[单选题]A F=BC F=D F=正确答案:B4、能表示少数服从多数的逻辑关系的表达式为——[单选题]ABCD正确答案:D5、译码器74HC138的使能端取值为( )时,处于允许译码状态。

——[单选题]A 011B 100C 101D 010正确答案:B6、逻辑电路如下图所示,其功能相当于——[单选题]A 门B 与非门C 异或门D 或门正确答案:C7、在下图中,能实现函数的电路为——[单选题]A 电路B 电路C 电路D 都不是正确答案:C8、某同学参加三类课程考试,规定如下:文化课程( )及格得2分,不及格得0分;专业理论课程( )及格得3分,不及格得0分;专业技能课程( )及格得5分,不及格得0分。

若总分大于6分则可顺利过关( )。

则根据功能正确的真值表是——[单选题]ABCD正确答案:B9、下图示逻辑电路的逻辑式为——[单选题]ABCD正确答案:C10、为了使74LS138 3-8译码器 6端输出为低电平,输入端A2A1A0应置——[单选题]A 011B 110C 111D 000正确答案:B11、在登录你的电子信箱的过程中,要有两个条件,一个是用户名,一个是与用户名对应的密码,要完成这个事件( ),它们体现的逻辑关系为——[单选题]A 与”关系B “或”关系C “非”关系D 不存在逻辑关系正确答案:A12、电路中不包含记忆单元也不含有反馈支路是( )的特点。

——[单选题]A 组合逻辑电路B 时序逻辑电路C 触发器D 施密特触发器正确答案:A13、在三个输入量只有1个为1或3个全为1时,输出为1,实现这一功能的组合逻辑电路是——[单选题]A 加法器B 数据比较器C 奇校验器D 编码器正确答案:C14、逻辑表达式 Y=AB+BC+AC,可以实现的功能是——[单选题]A 三人表决器B 二人表决器C 抢答器D 抢答器E 奇偶数校验正确答案:A15、以下有关组合逻辑电路的特点,错误的是——[单选题]A 电路中没有记忆单元B 结构上只能由门电路组成C 即存在输入到输出的通路又有从输出到输入的反馈回路D 在任何时刻的输出状态只取决于这一时刻的输入状态,而与电路的原来状态无关正确答案:C16、将十进制数的十个数字编成二进制代码的过程叫——[单选题]A 二进制编码B 奇偶校验编码C 莫尔斯编码D 二—十进制编码(或BCD编码)正确答案:D17、电话室有三种电话,按照由高到低优先级排序依次是火警急救和工作电话,能够实现该控制功能的电路是——[单选题]A 普通编码器B 优先编码器C 译码器D 寄存器正确答案:B18、将4位BCD码的十组代码翻译成0~9十个对应的输出信号的电路,称为( )译码器。

第十三章 时序逻辑电路习题及答案

第十三章  时序逻辑电路习题及答案

第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。

2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关,而且与有关。

3、时序逻辑电路由两大部分组成。

4、时序逻辑电路按状态转换来分,可分为两大类。

5、时序逻辑电路按输出的依从关系来分,可分为两种类型。

6、同步时序电路有两种分析方法,一种是另一种是。

7、同步时序电路的设计过程,实为同步时序电路分析过程的过程。

8、计数器种类繁多,若按计数脉冲的输入方式不同,可分两大类。

9、按计数器进制不同,可将计数器分为。

10、按计数器增减情况不同,可将计数器分。

11、二进制计数器是逢二进一的,如果把n个触发器按一定的方式链接起来,可枸成。

12、一个十进制加法计数器需要由 J-K触发器组成。

13、三个二进制计数器累计脉冲个数为;四个二进制计数器累计脉冲个数为。

14、寄存器可暂存各种数据和信息,从功能分类,通常将寄存器分为。

15、数码输入寄存器的方式有;从寄存器输出数码的方式有。

16、异步时序逻辑电路可分为和。

17、移位寄存器中,数码逐位输入的方式称为。

18、计数器可以从三个方面进行分类:按__ _ _方式,按_________________方式,按______________方式。

19、三位二进制加法计数器最多能累计__个脉冲。

若要记录12个脉冲需要___个触发器。

20、一个四位二进制异步加法计数器,若输入的频率为6400H Z,在3200个计数脉冲到来后,并行输出的频率分别为______H Z,_____ H Z,____ H Z,_____ H Z。

一个四位二进制加法计数器起始状态为1001,当最低位接收到4个脉冲时,各触发器的输出状态是:Q0为__;Q1为__;Q2为__;Q3为__。

21、时序逻辑电路的特点是:任意时刻的输出不仅取决于______________,而且与电路的______有关。

22、寄存器一般都是借助有________功能的触发器组合起来构成的,一个触发器存储____二进制信号,寄存N位二进制数码,就需要__个触发器。

数电复习练习题(一)门电路与组合逻辑

数电复习练习题(一)门电路与组合逻辑

门电路和组合逻辑电路一 选择题1、下列逻辑表达式正确的是( )。

.0A A A += .11B A ⋅= .C A AB A B +=+ .D A AB AB +=2、时序逻辑电路中,以下说法正确的是( )。

A 、电路中任意时刻的输出只取决于当时的输入信号,与电路原来的状态无关。

B 、电路中任意时刻的输出不仅与当时的输入信号有关,同时还取决于电路原来的状态。

C 、电路中任意时刻的输出只取决于电路原来的状态,与当时的输入信号无关。

D 、以上均不正确。

3、数据选择器的地址输入端有2个时,最多可以有( )个数据信号输入。

A 、1B 、2C 、4D 、84、数据选择器的地址输入端有3个时,最多可以有( )个数据信号输入。

A 、4B 、6C 、8D 、165、组合逻辑电路中,以下说法正确的是( )。

A 、电路中任意时刻的输出只取决于当时的输入信号,与电路原来的状态无关。

B 、电路中任意时刻的输出不仅与当时的输入信号有关,同时还取决于电路原来的状态。

C 、电路中任意时刻的输出只取决于电路原来的状态,与当时的输入信号无关。

D 、以上均不正确。

7、数据选择器有10个数据信号输入端时,至少得有( )个地址输入端。

A 、2B 、3C 、4D 、58、以下哪个电路不是组合逻辑电路( )。

A 、编码器B 、计数器C 、译码器D 、加法器9、集成门电路(不论是与、或、与非…等)的输入端若超过了需要,则这些多余的输入端应按哪种方式去处置才是正确的?( )A.让它们开路;B.让它们通过电阻接最高电平(例如电源电压);C.让它们接地,或接电源的最低电平;D.让它们和使用中的输入端并接。

10、以下表达式中符合逻辑运算法则的是()A.C·C=C2B.1+1=10C.0<1D.A+1=111、当逻辑函数有n个变量时,共有()个变量取值组合?A. nB. 2nC. n2D. 2n12、. 逻辑函数的表示方法中具有唯一性的是()A .真值表 B.表达式 C.逻辑图 D.卡诺图13、F=A B+BD+CDE+A D=()A.DA+ B.DB)(+ D.)(DA+A+DB+A)B(+ C.))(B(DD二填空题1.电子电路按功能可分为电路和电路。

第13章门电路和组合逻辑电路-习题

第13章门电路和组合逻辑电路-习题

第13章 门电路和组合逻辑电路A 选择题13.1.1 图13.01所示的门电路中,Y 恒为0的是图( )。

图13.01 习题13.1.1的图 13.1.2 图13.02所示门电路的逻辑式为( )。

(1)A Y = (2)0•=A Y (3)0•=A Y图13.02 习题13.1.2的图 图13.03 习题13.1.3的图 13.1.3 图13.03所示门电路的逻辑式为( )。

(1)C AB Y += (2)0••=C AB Y (3)AB Y = 13.4.1 与C B A ++相等的为( )。

(1)C B A •• (2)C B A •• (3)C B A ++ 13.4.2 与D C B A •••相等的为( )。

(1)D C B A ••• (2))()(D C B A +•+ (3)D C B A +++ 13.4.3 与BC A A +相等的为( )。

(1)A+B (2)A+BC (3)BC A +13.4.4 图13.04所示门电路中,Y=1的是图( )。

图13.04 习题13.4.4的图 13.4.5 图13.05所示组合电路的逻辑式为( )。

(1)A Y = (2)A Y = (3)1=Y图13.05 习题13.4.5的图 图13.06 习题13.4.6的图 13.4.6 图13.06所示组合电路的逻辑式为( )。

(1)AB Y = (2)B A Y = (3)B A Y =13.4.7 图13.07所示组合电路的逻辑式为( )。

(1)C B AB Y •= (2)C B AB Y •= (3)C B AB Y +=图13.07 习题13.4.7的图 图13.08 习题13.4.8的图 13.4.8 图13.08所示组合电路的逻辑式为( )。

(1)CA BC AB Y ++= (2)CA BC AB Y ++= (3)CA BC AB Y ++= 13.4.9 若1=+=AC B A Y ,则( )。

组合逻辑电路分析练习题及答案

组合逻辑电路分析练习题及答案

《组合逻辑电路分析》练习题及答案[4.1] 分析图P4.1电路的逻辑功能,写出Y 1、、Y 2的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。

图P4.1[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表: A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1B 、C 为加数、被加数和低位的进位,Y 1为“和”,Y 2为“进位”。

[4.2] 图P4.2是对十进制数9求补的集成电路CC14561的逻辑图,写出当COMP=1、Z=0、和COMP=0、Z=0时,Y 1~Y 4的逻辑式,列出真值表。

图P4.2[解](1)COMP=1、Z=0时,TG 1、TG 3、TG 5导通,TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===, 4324A A A Y ++=(2)COMP=0、Z=0时,Y 1=A 1, Y 2=A 2, Y 3=A 3, Y 4=A 4。

COMP=0、Z=0的真值表从略。

[题4.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1,输入为其他状态时输出为0。

[解] 题4.3的真值表如表A4.3所示,逻辑图如图A4.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=十进制数 A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1 Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 1 0000 2 0010 011 1 伪 码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110 001 1 7 011 1 0010 111 1 0010 A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1BCD ACD ABD ABC ⋅⋅⋅=图A4.3[4.4] 有一水箱由大、小两台泵M L 和M S 供水,如图P4.4所示。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
00
01 11 10
00 01 11 10 4 变量卡诺图
2、用卡诺图化简函数为最简单的与或式(画图)。
F( A,B,C,D) = ∑ m( 2,4,8,9,10,12,14)
CD AB
00
01 11 10
00
01
11
10
4 变量卡诺图
解:
3、用卡诺图化简函数为最简单的与或式(画图)。
Y( A,B,C, D) = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
电平。
16、基本逻辑运算有:


运算。
17、采用四位比较器对两个四位数比较时,先比较
位。
18、触发器按动作特点可分为




19、目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是:
电路和
电路。
20、两二进制数相加时,不考虑低位的进位信号是:

21、不仅考虑两个
相加,而且还考虑来自低位进位相加的运算电路,称

。 进制的计数器。
28、对于 JK 触发器,若 J = K ,则可完成
触发器的逻辑功能;若 J = K ,
则可完成
触发器的逻辑功能。
三、卡诺图化简 1、用卡诺图化简函数为最简单的与或式(画图)。
F = ABCD + ABCD + ABCD + ABCD = ∑ m( 0,2,8,10)
解:
CD AB

10、根据需要选择一路信号送到公共数据线上的电路叫

11、能完成两个一位二进制数相加,并考虑到低位进位的器件称为

12、组合逻辑电路中的冒险是由于
引起的。
13、逻辑函数有四种表示方法,它们分别是
、 、逻辑表达式和

14、将 2004 个“1”异或起来得到的结果是:

15、TTL 器件输入脚悬空相当于输入
相当于输入
逻 辑 “ 1 ”。
A.悬 空
B.通 过 电 阻 2.7kΩ 接 电 源
C.通 过 电 阻 2.7kΩ 接 地 D.通 过 电 阻 510Ω 接 地
6、 对 于 TTL 与 非 门 闲 置 输 入 端 的 处 理 , 可 以

A.接 电 源
B.通 过 电 阻 3kΩ 接 电 源
C.接 地
D.与 有 用 输 入 端 并 联


A.微 功 耗 B.高 速 度 C.高 抗 干 扰 能 力 D.电 源 范 围 宽
10、 逻 辑 表 达 式 Y=AB 可 以 用
实现。
A.正 或 门 B.正 非 门
C.与 门
D.或 非 门
1 1 、二输入端的或非门,其输入端为 A、B,输出端为 Y,则其表达式 Y=

A.AB
B. AB
C. A + B

EN
A.
B.
C.
D.
20、设图 T2.23 所示电路均为 CMOS 门电路,实现 F = A + B 功能的电路是

A.
B.
C.
D.
二、填空题
1、集电极开路门的英文缩写为
门,工作时必须外加


2、OC 门称为
门,多个 OC 门输出端并联到一起可实现
功能。
3、TTL 与非门电压传输特性曲线分为
区、 区、 区、 区。
5、用 3-8 译码器 74LS138 实现逻辑函数:
F = AC + ABC + ABC ; F = BC + ABC ;
1
2
F = AB + ABC ; F = ABC + BC + ABC 。
3
4
解:
6、试用 74LS151 实现逻辑函数: Y = A + BC 解:
4、国产 TTL 电路
相当于国际 SN54/74LS 系列,其中 LS 表示

5、组合逻辑电路任何时刻的输出信号,与该时刻的输入信号
,与以前的
输入信号

6、在组合逻辑电路中,当输入信号改变状态时,输出端可能出现瞬间干扰窄脉
冲的现象称为

7、8 线—3 线优先编码器 74LS148 的优先编码顺序是 I7 、 I6 、 I5 、…、 I0 ,输
Y=

A. ABC + ABC + ABC + ABC
B. ABC + ABC
C. BC + ABC
D. ABC + ABC + ABC + ABC
15 、 四 选 一 数 据 选 择 器 组 成 电 路 如 下 图 所 示 , 该 电 路 实 现 的 逻 辑 函 数 是
Y=

A. ABC + ABC + ABC + ABC
第十三章 门电路和组合逻辑电路复习练习题
一、选择题
1、三极管作为开关时工作区域是

A.饱和区+放大区
B.击穿区+截止区
C.放大区+击穿区
பைடு நூலகம்
D.饱和区+截止区
2、以下电路中可以实现“线与”功能的有

A.与 非 门 B.三 态 输 出 门 C.集 电 极 开 路 门
3 、 对 CMOS 门电路,以下
说法是错误的。
7 、 以下电路中可以实现“线与”功能的有

A.与 非 门 B.三 态 输 出 门 C. 与 门
8 、 和逻辑式 A + ABC 相等的是

D.漏 极 开 路 门
A.ABC
B.1+BC
C.A
A + BC D.
9、 CMOS 数 字 集 成 电 路 与 TTL 数 字 集 成 电 路 相 比 突 出 的 优 点
解:
CD AB
00
01 11 10
00
01
11
10
4 变量卡诺图
4、用卡诺图化简函数为最简单的与或式(画图)。
Y = ∑ m( 6,7,8,12,13,14) + ∑ d( 5,9,15)
CD
AB
00
01
11
10
00
01 11 10
4 变量卡诺图
解:
四、分析题 1、写出图所示电路的逻辑表达式,并说明电路实现哪种逻辑门的功能。
B. ABC + ABC
L
Y
1 2
74LS153
D0 D1 D2 D3 A1 A0 ST
C. BC + ABC
CC01 AB0
D. ABC + ABC + AB
16、七段显示译码器是指
的电路。
A. 将二进制代码转换成 0~9 数字 B. 将 BCD 码转换成七段显示字形信号
C. 将 0~9 数字转换成 BCD 码
A.输入端悬空会造成逻辑出错
B.输入端接 510kΩ的大电阻到地相当于接高电平
C.输入端接 510Ω的小电阻到地相当于接低电平
D.噪声容限与电源电压有关
D. 非 门
4、 逻 辑 表 达 式 Y=AB 可 以 用
实现。
A.正 或 门 B.正 非 门
C.与 门
D.或 门
5、 TTL 电 路 在 正 逻 辑 系 统 中 , 以 下 各 种 输 入 中
D.A+B
12、是 8421BCD 码的是

A.1010
B.0101
13、逻辑表达式 A+BC=
C.1100 。
D.1101
A. A+B
B. A+C
C. (A+B)(A+C) D. B+C
14 、 八 选 一 数 据 选 择 器 组 成 电 路 如 下 图 所 示 , 该 电 路 实 现 的 逻 辑 函 数 是


22、时序逻辑电路的输出不仅和该时刻输入变量的取值有关,而且还与

关。
23、计数器按 CP 脉冲的输入方式可分为


24、触发器根据逻辑功能的不同,可分为:RS 触发器、JK 触发器、T 触发器、 、
等。
25、把 JK 触发器改成 T 触发器的方法是:
26、N 个触发器组成的计数器最多可以组成
27、基本 RS 触发器的约束条件是:
出为 Y2 Y1 Y0 。输入输出均为低电平有效。当输入 I7 I6 I5 … I0 为 11010101 时,输
出 Y2 Y1 Y0 为

8、3 线—8 线译码器 74HC138 处于译码状态时,当输入 A2A1A0=001 时,输出
Y7 ~ Y0 =

9、实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫
解:
该电路实现异或门的功能。
2、分析图所示电路,写出输出函数 F。
A
=1
=1
B
解:
=1
F
3、设计一个由三个输入端、一个输出端组成的判奇电路,其逻辑功能为:当奇 数个输入信号为高电平时,输出为高电平,否则为低电平。要求画出真值表和电 路图。 解:
4、4 位无符号二进制数 A(A3A2A1A0),请设计一个组合逻辑电路实现:当 0≤ A<8 或 12≤A<15 时,F 输出 1,否则,F 输出 0。 解:
D. 将七段显示字形信号转换成 BCD 码
17、译码器 74HC138 的使能端 E1 E2 E3 取值为
相关文档
最新文档