数电第06章时序逻辑电路-2(康华光)

计数脉冲顺序 CP 0 1 2 3 4 5 6 7 8
（1-20）
(5)作状态转换图、时序图。
000 Q2Q1Q0 111 110 101 100 001 010
011
1 2
CP Q0
3
4
5
6
7
8
Q1
Q2
(6)逻辑功能分析 ——同步8进制加法计数器。 或：三位二进制(8=23)、同步、加法计数器
（1-21）
3、N 进制计数器(N≠2n时) (1) 异步N 进制计数器
例1
分析图示电路 的逻辑功能。
Q2 J2
Q1 J1
Q0 J0
Q0 K0 Q1 K1 Q2 K2 解： (1)列时钟方程 CP2=CP0=CP (当CP＝1→0时, Q2 Q0才可能改变状态。) CP1=Q0 (当Q0＝1→0时，Q1才可能改变状态。) (2)列输出方程： n J 0 Q2 K0＝1 (3)列驱动方程： J1＝1 K1＝1 J2＝Q0nQ1n K2＝1 （1-23）
∧
D SR RD
74194
8
RD D SR D0 D1 D2 D3 DSL GN D
74194的功能表
Vcc Q0 Q1 Q2 Q3 CP S1 S0
16 15 14 13 12 11 10
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL
1 2 3 4 5 6 7
串行输出 CP 移位脉冲
双向移位寄存器(既能左移又能右移) ——自己分析
移位控制 S S=1：右移 S=0：左移 D SR 串行输入 （右移） 1 1 & ≥1 & ≥1 & ≥1 & ≥1 1 D SL 串行输入 （左移） FF 3 1D
FF 0 1D
FF 1 1D
FF 2 1D
∧
∧
∧
R CP CR D OL 串行输出 （左移）
工作模式 输入 OE CP DN 0 ↑ L+ 0 ↑ H+ 1 ↑ L+ 1 ↑ H+ 内部触发器 QNn+1 L H L H 输出 Q0~ Q7 相应内部触发 器的状态 高阻 高阻
（1-4）
存入和读出数 据 存入数据 禁止输出
2、 移位寄存器 不仅能寄存数码，还有移位的功能。 (1) 移位寄存器的工作原理
Q3
& Q D RD A3 Q Q D A2
Q2 &
Q Q D
Q1 &
Q0 & Q D A0 Q
取用 脉冲 接收 脉冲
( CP )
（1-2）
Q
A1
Q0--Q3：数据输出端
A0--A3：待存数据输入端
1 Q3
CP=0→1 寄存数据
&
0 Q2
&
0 Q1
&
0 Q0
&
1 0
Q D
1
Q
1 0
Q D
0
Q
1 0
↑
并行输入 工作模式 D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 0 0 0 × × × × 异步清零 × × × × Q0n Q1n Q2n Q 3n 保 持 × × × × 1 Q0n Q1n Q 2n 右 移 × × × × 0 Q0 n Q1 n Q 2 n × × × × Q1n Q2n Q3n 1 左 移 × × × × Q1n Q2n Q3n 0
∧
C1
Q
C1
R
Q
C1
R
Q
C1
R
Q D OR 串行输出 （右移）
Q0 并
Q1 行
Q2 输 出
Q3
（1-6）
(2) 集成移位寄存器74HC164 ①逻辑图——P282图6.5.4 ②74HC164 的功能 DS1＝DSA· SB～是串行数据输入端。 D Q7是串行数据输出端, Q0～Q7是并行数据输出端。 CP为时钟脉冲端。 CR是异步清零端。 ③74HC164的功能表
工作模式 移位寄存 输入 (DSA· SB) DS1CP D d d d ↑ 1 d d ↑ d 1 d ↑ 0 × 0 ↑ × 0 0 ↑ 0 0 0 ↑ 内部触发器 QNn+1 移入d 移入d 移入d 移入0 移入0 移入0
禁止输入
（1-8）
(3) 集成四位双向移位寄存器74HC194 ①逻辑图——P285图6.5.7 ②74HC164 的管脚排列及逻辑符号
（1-16）
(2) 同步二进制计数器
例1 分析图示电路的逻辑功能。
Q2
Q2 J2
Q1
&
Q0
Q0 J0
Q1 J1 Q1 K 1
Q2 K 2
Q0 K 0
CP 计数脉冲
(1)列输出方程 (3)列写状态方程 (2)列驱动方程： n1 n n Q0 J 0 Q0 K 0 Q0 Q0 n J0＝K0＝1 n n n n n1 n n Q0 Q1 Q0 Q1 Q1 J 1 Q1 K 1 Q1 J1＝K1＝Q0n n· n Q n 1 J Q n K Q n Q n Q n Q n Q n Q n Q n J2＝K2＝Q1 Q0 1 0 2 1 0 2 2 2 2 2 2
d1 02 3
Q1 D Q
d1 d0 02 3
Q0 D
1
d3 0 2 1
移位 脉冲 CP
Q
四位左移 寄存器
1
2
3
4
取出数码的方法：(1)可并行将数码同时输出； (2)再来4个脉冲将数码逐个从Q3串行输出。 （1-5）
四位右移寄存器： ——自己分析
串行 输入
D Q3 Q
D Q2
Q
D Q1 Q
D Q0 Q
计数 脉冲 CP
(4)求各触发器的次态方程：
Fra Baidu bibliotekQ0
n1
J 0 Q0 K 0 Q0 Q2 Q0 (CP＝1→0时有效)
n n n n
Q1 Q2
n1 n1
J 1 Q1 K 1 Q1 Q1 (Q0＝1→0时有效)
n n
n
J 2 Q2 K 2 Q2 Q2 n Q1 n Q0 n (CP＝1→0时有效)
n n n n
Q0
n
n
Q1
n1
Q0 Q1 Q0 Q1
n n n n
Q 2 Q1 Q 0 Q 2 Q 1 Q 0 Q 2
将各触发器原 状态代入其状 态方程,便得 各触发器来一 个脉冲后的下 一输出状态。
n1
n
(4)列真值表
Q2 0 0 0 0 1 1 1 1 0 输出 Q1 0 0 1 1 0 0 1 1 0 Q0 0 1 0 1 0 1 0 1 0
n n
Q1
n 1 n 1
D1 Q1
(Q0＝0→1时此式有效) (Q1＝0→1时此式有效)
（1-13）
Q2
D2 Q2
时钟方程： CP0=CP 次态方程： Q0 n 1 Q0n (5)作状态转换表
CP1=Q0
Q1
n 1
CP2=Q1
Q2
n 1
Q1
n
Q2
n
可见： 每来一个CP的上升沿,Q0就翻转一次; 每当Q0由1变0, Q1就翻转一次; 每当Q1由1变0, Q2就翻转一次; 现 态 Q2 n Q1 n Q0 n 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 次 态 Q2n+1 Q1n+1 Q0n+1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 0 0 0 时钟脉冲 CP2 CP1 CP0＝CP ↑ ↓ 1 ↑ ↑ ↓ ↑ ↓ 0 ↑ ↑ ↑ ↑ ↓ 1 ↑ ↑ ↓ ↑ ↓ 0 ↑ （1-14） ↑ ↑
CP2=Q1 (当Q1＝0→1时，Q2 才可能改变状态)
（1-12）
Q2
Q1
Q0
CP
D0
Q2
D2
Q1
D1
Q0
计数 脉冲
RD
(2)列输出方程：
n D0 Q0 (3)列驱动方程：
D1 Q1n
n D2 Q2
(4)求各触发器的次态方程：
Q0
n 1
D0 Q0n
(CP＝0→1时此式有效)
每来一个CP的上升沿,Q0 就翻转一次; 每当Q0由1变0, Q1就翻转 一次; 每当Q1由1变0, Q2就翻转 一次;
（1-15）
(6)作状态转换图、时序图。
000 Q2Q1Q0 111 110 101 100 001 010
011
1 2
CP Q0
3
4
5
6
7
8
Q1
Q2
(7)逻辑功能分析 ——异步8进制加法计数器。 或：三位二进制(8=23)、异步、加法计数器
（1-18）
状态方程： Q0 n 1 Q0 n
Q1
n1
Q0 Q1 Q0 Q1
n n n
n
Q 2 Q1 Q 0 Q 2 Q 1 Q 0 Q 2 (4)列状态转换表。
n n n n n
n1
n
现 Q2 n
态 Q1 n Q0 n
次 态 Q2 n+1 Q1 n+1 Q0 n+1
第六章 时序逻辑电路 (2)
重点： 1. 掌握分析、设计时序逻辑电路的方法。 2.掌握寄存器、计数器的逻辑功能， 3.学会使用本章所介绍的各种时序集成电路。
§6.5 若干典型的时序逻辑集成电路
一、 寄存器
——是数字系统常用的逻辑部件, 用来存放数码或指令 等。它由触发器和门电路组成。一个触发器只能存放 一位二进制数, 存放 n 位二进制时, 要 n个触发器。 1 、4位数码寄存器(仅有寄存数码的功能) (1) 数码寄存器的工作原理
Q D
0
Q
1 0
Q D
取数 0 脉冲
Q
RD
接收 脉冲 ( CP ) A0
待存数码: 1
A3
A2
A1
0
0
0
工作原理:寄存数码前,清“0”, 即 RD 端接一下地。
然后开始工作
（1-3）
(2) 集成数码寄存器74HC374 ①逻辑图——P280图6.5.1 ②74HC374 的功能 D0～D7是并行数据输入端，CP为时钟脉冲端。 Q0～Q7是并行数据输出端。 OE是输出数据控制端。 ③74HC374的功能表
d0 d1 d2 d3 d0 d1 d2 d3 并行置数
（1-10）
输 出
二、 计数器
——累计输入脉冲的个数，可用于定时、分频、时序控 制等。 1 、计数器的分类
按计数功能分
加法计数器 减法计数器 可逆计数器
异步计数器 按计数脉冲引入方式分 同步计数器 按计数制分 二进制计数器 十进制计数器 N 进制计数器
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 0 0 1 1 1 1 0
0 1 1 0 0 1 1 0
1 0 1 0 1 0 1 0
将各触发器原状态代 入其状态方程,便得各 触发器来一个脉冲后 的下一输出状态。
（1-19）
状态方程：
Q0
n1
或如下分析：
假定输入为d3d2d1d0 例1 分析图示寄存器的工作原理。 解：存储前清0,使Q3Q2Q1Q0＝0000
CP Q3 Q2 Q1 Q0
0 1 2 3 4
0 0 0 0 0 0 0 d3 0 0 d3 d2 0 d3 d2 d1 d3 d2 d3 d0
输出
0 0 d3
Q3 D Q
0 d d23
Q2 D Q
或如下分析： 时钟方程： CP0=CP 次态方程： Q0 n 1 Q0n (5)列真值表
计数脉冲 顺序CP 0 1 2 3 4 5 6 7 8
Q2 0 0 0 0 1 1 1 1 0
CP1=Q0
Q1
n 1
CP2=Q1
Q2
n 1
Q1
n
Q2
n
输出 Q1 Q0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0
9
输 清零 控 制 串行输入 RD S1 S0 DSL DSR 0 × × × × 1 0 0 × × 1 0 1 × 1 1 0 1 × 0 1 1 0 1 × 1 1 0 0 ×
1 1 1 × ×
∧
D SR RD
74194
8
RD D SR D0 D1 D2 D3 DSL GN D
入 时钟 CP × × ↑ ↑ ↑ ↑
n n
时钟脉冲 现 态 CP2 CP1 CP0 Q2n Q1n Q0n 0 0 0 ↓ ↑ ↓ 0 0 1 ↓ ↓ ↓ 0 1 0 ↓ ↑ ↓ ↓ ↓ ↓ 0 1 1 ↓ 0 ↓ 1 0 0 ↓ ↓ ↓ 1 0 1 ↓ 0↓ 1 1 0 ↓ ↓ ↓ 1 1 1
Vcc Q0 Q1 Q2 Q3 CP S1 S0
16 15 14 13 12 11 10
CP
Q 0Q 1 Q 2Q 3 74194 D 0 D 1 D2 D 3 S0 S1 DSL
1 2 3 4 5 6 7
9
③74HC164 的功能 DSL和DSR分别是左移和右移串行输入端。 D0 ～D3是并行输入端。 Q0和Q3分别是左移和右移时的串行输出端。 Q0～Q3为并行输出端。 CP为时钟脉冲端。 RD是异步清零端。S1、S2为控制端。 （1-9）
（1-11）
2 、 2n 进制计数器 ( n位二进制计数器) (1) 异步二进制计数器
例1 分析图示电路的逻辑功能。
Q2 Q1
Q0
CP
D0
Q2
D2
Q1
D1
Q0
计数 脉冲
解： RD (1)列时钟方程 CP0=CP (当CP＝0→1时， Q0才可能改变状态)
CP1=Q0 (当Q0＝0→1时，Q1才可能改变状态)