第二章-版图设计规则

Layout
17. 金属1
Metal1
A1
18.M1和M2接触孔
VIA1
W1
19. 金属2
Metal2
A2
20. M2和M3接触孔
VIA2
W3
21. 金属3 22. 焊盘PAD
Metal3
A3
PAD
CP
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
NWell
N阱作用： 1.N阱最主要的作用在于制造PMOS。 2.N阱掺杂浓度较低，电阻率较高，可以用于制造 电阻，称为阱电阻。
3.N阱可以和衬底构成二极管，也可以用于制造寄 生PNP管（纵向PNP）。
P衬底
SiO2
P衬底
SiO2
P衬底
光刻胶
去光刻胶 光刻胶
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
NWell
扩散到一定时间后，N阱的深度达到工艺期望 值。需要注意的是：施主杂质不仅会沿垂直硅片的 方向扩散（纵向扩散）；还会在硅片中间向四周扩 散（横向扩散）。
Poly1
GT
11.N型源/漏
N+
SN
12.P型源/漏
P+
SP
13.ROM
ROM
RO
14.Poly2阻挡层 15.Poly2 16.接触孔
High Res
IM
Poly2
PC
W1 Contact
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
版图层次定义
Nwell
•N•N阱阱
有源区
• 有源区（薄氧区）
多晶硅1
•多晶硅1（Poly1）.
多晶硅2
• 多晶硅2（Poly2）
多晶硅2阻挡层 • 多晶硅2掺杂阻挡层
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
NWell
如果制造集成电路的硅片掺杂了磷等施主杂质，则
现代工艺出于牺牲PMOS性能来优化NMOS 性能，所以大多数工艺都是N阱工艺。
现代工艺中也有同时使用N阱和P阱的工艺， 称为双阱工艺。
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
N阱 P衬底
NWell
N阱和P衬底构成寄生二极管，在CMOS电路中衬 底通常接最低电平，确保二极管处于反偏。理想情况 下，从衬底流出的电流为0.
Copyright by Huang Weiwei
版图层次定义
NWell
实际上制造集成电路前，有些CMOS工艺需要 先在硅片上生长一层外延层，以减少闩锁效应的影 响（该效应将在以后详细介绍）。
习惯上我们把外延层和原来的衬底都称作衬底。
使用p衬底n阱的工艺称为N阱工艺。使用n衬底p阱 的工艺称P阱工艺。
（注：具体如何制造电阻、二极管、双极管将在后面专门的章节进行介绍。）
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
NWell
硅片涂胶后，通过N阱掩膜板，将硅片放在光线下， 并进一步通过显影去掉被光照的光刻胶。
极紫外线
SiO2
不透光区 未曝光区
该类型的硅片称为n型硅； 如果掺杂了硼等受主杂质，则该类型的硅片称为p
型硅。
在制作CMOS集成电路时，N沟MOSFET（简称 NMOS）直接制作在p衬底上；
P沟MOSFET（简称PMOS）需要制作在N阱上。
栅
栅
源
漏
n
n
nmos
p衬底
源
漏
p
p
n阱
p衬底 pmos
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
本章主要内容
Layout
版图层次定义 版图设计规则
简单反相器版图
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
Layout 1. 有源区 2.N阱 3. 场注入 4. 正常Vth沟道注入 5. 低Vth NMOS沟道注入 6. 低VthPMOS沟道注入 7. 耗尽型NMOS沟道注入 8. 耗尽型PMOS沟道注入
（记住这一特性，这和以后的N阱设计规则有密切关系）
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Baidu Nhomakorabea
Copyright by Huang Weiwei
版图层次定义
Nwell Active Poly P+ implant N+ impant Omicontact Metal
NWell
透光区 掩膜版 曝光区
P衬底
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
Copyright by Huang Weiwei
版图层次定义
NWell
接着将硅片暴露在施主原子下，施主杂质会被光刻 胶阻挡住，同时也能通过光刻胶上的开孔扩散到开孔区 域的硅片中。
刻蚀
掩膜版
不透光区 透光区
SiO2
IC工艺和版图设计
第二章 版图设计规则
Email： 华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室
参考文献
1 . Alan Hastings著 . 张为 译 . 模拟电路版 图的艺术.第二版 . 电子工业出版社 . CH2-3 2 . R.Jacobs Baker著 . 陈中建 译 . CMOS电路 设计布局与仿真 . 第一版. 机械工业出版社. CH2-4 3 . Michael Quirk 著 . 韩郑生 译 . 半导体制 造技术 . 第一版 . 电子工业出版社 . CH4、CH9 4 . CSMC 0.5um DPTM Mixed Signal Technology Technology Topological Design Rule
Active NWell ----------------LVN LVP VDN
VDP
华侨大学厦门专用集成电路系统重点实验室
华侨大学电子工程系
TO TB PT BC
PS ND PD
Copyright by Huang Weiwei
版图层次定义
Layout
9.纵向NPN 基区注入
P-base
BA
10.多晶硅