第五章 逻辑门电路

上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
逻辑门电路
一、三极管的开关作用及其条件
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC IC(sat) O uO VCC
uI 从 UIH 负跳到时 UIL， 三极管不能很快由饱和转变 为截止，而需要经过一段时 t 间才能退出饱和区。
uI 从 UIL 正跳到 UIH 时， 三极管将由截止转变为饱和， iC 从 0 逐渐增大到 IC(sat)，uC t 从 VCC 逐渐减小为 UCE(sat)。
输入级主要由多发射极管 V1 输出级 和基 VCC 中间级起倒相放大作 除V3 外，采 由 V4、V4、 极电阻 R1 组成，用以实现输入变量 A、 +5V R4 用，V2 集电极 了2抗 饱 和 三 极 和发射极 R2 R1 50 用 C R4、R5和V5 B、C 900 的与运算。 8.2 k E2 同时输出两个逻辑电平 门 管 ，组成。其中 用以提高 C2 VD1 ~ VD33为输入钳位二极管，用以 B1 V 相反的信号，分别驱动 V3 。 电 路 工3作 速 4 构 V4 V 和 V度 抑制输入端出现的负极性干扰。正常信 和5V5。 R V2 V 不会工作于饱 V1 号输入时，V3.5~ VD3不工作，当输入的 C1 Y 4 成复合管， D1 k 、R 和 V 构成有 RB C 状态，因此用 6 E2 和 与 V5 构成推 负极性干扰电压大于二极管导通电压时， V5 源泄放电路，用以减小 V5 RC 普通三极管。 RB 二极管导通，输入端负电压被钳在 -0.7 拉式输出结 逻辑符号 250 管开关时间，从而提高门 500 VD1 VD2 VD3 构，提高了 V上，这不但抑制了输入端的负极性干 V6 电路工作速度。 扰，对 V1 还有保护作用。 负载能力。 输入级 中间倒相级 输出级 STTL系列与非门电路 EXIT
EXIT
逻辑门电路
3.3
TTL 集成逻辑门
主要要求：
了解 TTL 与非门的组成和工作原理。 掌握 TTL 基本门的逻辑功能和主要外特性。
了解集电极开路门和三态门的逻辑功能和应用。
了解 TTL 集成逻辑门的主要参数和使用常识。
EXIT
逻辑门电路
一、TTL 与非门的基本组成与外特性
(一)典型 TTL 与非门电路
E
E
Vi=“1”时开关闭合，Vo=“0” Vi=“0”时开关断开，Vo=“1”
导通：二极管两端加正向电压 。 截 止：二极管两端加反向电压。
EXIT
逻辑门电路
与门
根据二极管的单向导通特性设计与门电路。
利用二极管实现与门电路
+5V
与逻辑真值表
A
R 0.7V 1K
B
0 1 0 1
Y=A· B
Y
0 0 0 1
A B C
逻辑门电路
(二)TTL 与非门的工作原理
输入端有一个或数个为 低电平时，输出高电平。 VD1 ~ VD3 在正常信号输 8.2k 输入低电平端对应的发射结 入时不工作，因此下面的分 1V 导通，uB1= 0.7 V + 0.3 V = 1 V 深度 V1析中不予考虑。RB、RC 和 管其他发射结因反偏而截止。 0.3 V 饱和 V6 所构成的有源泄放电路的 3.6 V 这时 V 、V 截止。V 截止 使 V1 集电极等效电阻很大，使 作用是提高开关速度，它们 IB1 >> 因为抗饱和三极管 V1 IB1(sat) ，V1 深度饱和。 不影响与非门的逻辑功能， 的集电结导通电压为 0.4 V， V 截止使 uC2 VCC = 5 而 V22、V5 发射结导通电压V， 因此下面的工作原理分析中 V3 微饱和，V4 放大工作。 为 0.7 V，因此要使 V1 集电 也不予考虑。 0.7 V = 3.6 V u结和 V-、VV发射结导通， Y = 5V 2 0.7 5 电路输出为高电平。 必须 uB1 ≥ 1.8 V。
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
iB 愈大于 IB(Sat) ， 则饱和愈深。
由于UCE(Sat) 0，因此饱和后 iC 基本上为恒值， iC IC(Sat) =
饱 和 区
O UCE(sat)
截止区
A N B uBE < Uth C uCE
三极管开通的条件和等效电路 当输入 uI 为高电平，使 iB ≥ IB(sat)时，三极管饱和。 uBE UCE(sat) 0.3 V 0， C、E 间相当于开关合上。
三极管 截止状态 等效电路
E
B UBE(sat) iB ≥ IB(sat) E C
逻辑门电路
三、抗饱和三极管简介
C SBD B B C
E 抗饱和三极管的开关速度高
E
① 没有电荷存储效应 在普通三极管的基极和集电极之间并 ② SBD 的导通电压只有 0.4 V 而非 0.7 V， 接一个肖特基势垒二极管(简称 SBD) 。 因此 UBC = 0.4 V 时，SBD 便导通，使 UBC 钳在 0.4 V 上，降低了饱和深度。
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
I B(sat) I C(sat) VCC RC

EXIT
逻辑门电路
[例]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为使 三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V uI
1 k
UIL
UIH
O
t
解：(1)根据开关工作条件确定 RB 取值 uI = UIL = 0.3 V 时,三极管满足截止条件 uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB > IB(sat) U IH 0.7 V 3.6 0.7 V 2.9 V 因为 iB = RB RB RB V 5V I B(sat) CC 0.1 mA βRC 50 1 k 所以求得 RB < 29 k，可取标称值 27 k。 EXIT
逻辑门电路
(2) 对应输入波形画出输出波形
uI
三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
O uO/V 5
UIH
UIL
t
可见，该电路在输入低 电平时输出高电平，输入高 电平时输出低电平，因此构 成三极管非门。由于输出信 号与输入信号反相，故又称 三极管反相器。
利用晶体管实现与非门电路
+5V
与非逻辑符号
+5 V
R3 1K Y R 1 10K Q D3 R2 4. 7K
R4 1K D1 A B D2
A B
Y
EXIT
逻辑门电路
或非门
根据二极管的单向导通特性和三极管的开关特性设计或非门电路。
利用晶体管实现或非门电路
+5V
或非逻辑真值表
R3 1K
5V 0V 5 B0 D V
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
5V A 0V
D1
5V Y 0.7V
0 0 1 1
5V B 0V
D2
EXIT
逻辑门电路
与门
根据二极管的单向导通特性设计与门电路。
利用二极管实现与门电路