数字电路时序电路习题课
第06章时序逻辑电路习题解
[题6.20]分析图P 6.20给出的电路，说明这是多少进制的计数器，两片之间是多少进制。 74LSl61的功能表见表6.3.4。
解：这是采用整体置数法接成的计数器。 在出现LD'=0信号以前，两片74LSl61均按十六进制计数。即第(1)片到第(2) 片为十六进制。当第(1)片计为2，第(2)片计为5时产生LD'=0信号，待下一个 CLK信号到达后两片74LSl61同时被置零，总的进制为 5 X 16+2+1=83 故为八十三进制计数器。
图A 6.12
[题6.13]试分析图P 6.13的计数器在M=1和M=0时各为几进制。
解：图P6.13电路是采用同步置数法用74160接成的可变进制计数器。在M=1的 状态下，当电路进入Q3Q2Q1Q0=1001(九)以后，LD'=0。下一个CLK到达时将 D3D2D1D0=0100(四)置入电路中，使Q3Q2Q1Q0=0100，再从0100继续作加 法计数。因此，电路在0100到1001这六个状态间循环，构成六进制计数器。同 理，在M=0的情况下，电路计到1001后置入0010(二)，故形成八进制计数器。
[题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说 明电路实现的功能。A为输入变量。
解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A Q1 将上述驱动方程代入JK触发器的特性方程，得到状态方程 Q1*=Q1' Q2*=A Q1 Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效 状态，所以电路不存在自启动与否的问题。 当A=0时电路对CLK脉冲作二进制加法计数，A=1时作二进制减法计数。
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
“数字逻辑电路”课程中时延及时序问题的讨论
课程教育研究Course Education Research2021年第8期在目前常见的数字逻辑电路的教材中[1],数字逻辑电路中的信号传输延迟通常是一个被回避掉的问题。
一般来说,数字电路教材只有三处会涉及到时延的相关内容:第一处是竞争和竞争冒险;第二处是SR锁存器的不定态介绍;第三处是传输延迟边沿JK触发器的原理讲解。
虽然有涉及,但除了竞争冒险,通常教材并不会对时延问题的影响展开深入的讨论。
产生这个现象的主要原因可能是,在传统的数字电路课程中,除了竞争冒险现象以外,逻辑器件的信号延迟不会对数字电路的分析设计有明显的影响。
由于晶体管电压电流变化导致的时延通常都是微秒甚至纳秒级别,因此在传统数字电路设计中时延的影响确实可以忽略不计。
但随着半导体技术的飞速发展,逻辑电路的工作时钟越来越高。
逻辑器件的时延对逻辑电路设计的影响也越来越明显。
因此,在当前数字逻辑电路的课程中,是否需要对逻辑器件的延迟问题展开分析讨论,让学生理解时延问题的原理及对逻辑电路设计的影响,应当是数字逻辑电路课程教师重视和并进行讨论的问题。
1.数字电路课程中时延问题的意义目前数字逻辑电路课程的教学内容正面临着从传统74系列芯片向FPGA平台转变的过程[2-3]。
由于历史原因,部分高校数字电路课程的教学重点放在电路逻辑功能的实现。
即学生只要做好电路设计,或者写好逻辑代码就可以了,其他的都可以通过EDA软件来解决。
但就实际的情况来看,这种情况仅适用于时钟频率低的场景。
在一些时钟频率较高的逻辑电路设计场景下,情况就会有所不同。
譬如在采用HLS设计实现高性能逻辑电路时,经常会发生同样C 代码,在有的FPGA芯片上综合成组合逻辑电路,而在另一些FPGA芯片上综合成时序逻辑;或者有的循环运算在展开成流水线设计时,第一个数据到下一个数据需要延迟两个时钟,而同样功能的代码,只是实现形不同,流水线展开后数据之间的延迟就变成一个时钟[4]。
这些问题体现出一点,就是当前的逻辑电路设计是和逻辑器件的延迟特性密切相关的。
数电-带答案
第一章 逻辑代数基础 例题1.与(10000111)BCD 相等的十进制数是87， 二进制数是1010111 十六进制数是57，2.AB+CD=0（约束项）求 的最简与或表达式。
解：D C A C B A Z +=，见图1-1， 得3.若F(A,B,C,D)=∑m(0,1,2,3,4,7,15）的函数可化简为： 则可能存在的约束项为（ 3 ）。
见图1-21．逻辑函数式Y A B C D =++（）的反演式为 D C B A + 2. 在下列不同进制的数中，数值最大的数是（ D ）1051A.（） .101010B 2（） 163E C.（） D.（01011001）8421BCD 码 3、用卡诺图化简下式为最简与或式。
D C B A ++ Y(A,B,C,D)= ∑m(0,2,4,5,6,8,9)+ ∑d(10,11,12,13,14,15) 4.已知F ABC CD =+选出下列可以肯定使F=0的情况（ D )A. A=0，BC=1B. B=C=1C. D=0，C=1D. BC=1，D=1 5、是8421BCD 码的是（ B ）。
A 、1010 B C 、1100 D 、11016、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。
A 、5B 、6C 、8D 、437、逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）。
A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)Z A BC A B AC D =++Z Z AC AC =+()B C D C D ++1..2..3..4..AC A DA C AB A D A B A B B C++++8、用代数法化简下式为最简与或式。
A+CC B BC C B A BCD A A F ++++=判断题1.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
同步时序逻辑电路的习题 数字逻辑
* 异步二进制计数器
也用 3 个 JK 触发器实现，CR 为清零端，电路图如下所示（3 个 JK 触发器的输入端均
悬空）
Q2
Q1
Q0
•
•
IK
IJ
IK
IJ
•
CR
•
• •
IK
IJ
Cp
•
悬空
驱动方程同上（略） 输出波形如下所示（对比同步计数器，看看异同）
Cp
Q0 Q1 Q2
111
110
101
100
011
输入 x / 输出 Z
0/0 00
1/0
1/0 01
状态 y2y1
0/1 0/0
1/0 0/0
1/0
11
10
2、分析下图所示的逻辑电路，说明该电路的功能。
y3
• y2
IK
IJ
Cp
••
&
IK
IJ
• ••
。
&
。y1
y1
IK
IJ
“1”
。•
1
x
3、分析下图所示的逻辑电路，设电路初始状态为“00”，输入序列为 x=10011110110，作出 输出响应序列，并说明电路功能。
D. 触发器一定更少
4、同步时序电路设计中，状态编码采用相邻编码法的目的是（ D ）。
A. 减少电路中的触发器
B. 提高电路速度
C. 提高电路可靠性
D. 减少电路中的逻辑门
**判断题
1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。
（ ×）
2、若某同步时序逻辑电路可设计成 Mealy 型或者 Moore 型，则采用 Mealy 型电路比采用 Moore
《数字电子技术(第二版)》课后习题参考答案
《数字电子技术（第二版）》课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．1 232．1 273．1 2154．1 2315．B O D H二、计算题1．2．54，85，4273．0101，1100，1 1000，11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H，0AE63H7．0001 0110B，0010 1010B，1111 1100 0000B任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101 （2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、问答题1．（1）答：左移，移动3位，应作乘以8运算。
（2）答：左移，移动4位，应作乘以16运算。
（3）答：右移，移动7位，应作除以128运算。
（4）答：右移，移动3位，应作除以8运算。
2．答：4位二进制无符号数的最大值是15。
3．答：8位二进制无符号数、有符号数的最大值分别是255和+127。
4．答：16位二进制有符号数的最大值是+32 767。
任务三学习二进制代码一、填空题1．二进制数2．43．8，4，2，1二、判断题1．×2．× 3．√ 4．× 5．× 6．×三、计算题1．36，55，892．［0011 0010］8421，［0101 0010 0111］8421，［0001 0011 0110 1001］8421任务四认识基本逻辑关系并测试逻辑门一、填空题1．与或非2．13．04．1 05．Y=AB6．Y=A+B7．Y=A8．Y=AB9．Y=A+B10．Y=A B=AB+AB二、选择题1．D 2．A 3．B，C 4．A，D三、判断题1．× 2．× 3．× 4．√四、问答题1．答：Y1=ABCD2．答：Y2=A+B+C+D五绘图题1．2．3．4．任务五测试TTL集成门电路1．答：TTL集成门电路电源电压范围为4.75～5.25V之间，额定电压为5V。
《数字电路与逻辑设计》习题课 (2)
状态定义： S0:初始状态。 S1:收到五角硬币。 S2:收到一元硬币。 S3:收到一元五角硬币。 并入S0状态。
00/00 AB/YZ
S0
01/10 10/11
01/00 10/00
S2
S1 00/00 01/00
00/00 例1原始状态转移图
例2、分析图所示计数器电路，说明是模长为多少的 计数器，并列出状态转移表。
6
C
&
1 1
A & ?
Z
X
&
N
A X
&
1 & J
1
C
R 1 & K
解：1）分析电路结构：该电路是由七个与非门 及一个JKFF组成，且CP下降沿触发，属于米 勒电路，输入信号X1，X2，输出信号Z。
2）求触发器激励函数：J=X1X2，K=X1X2 触发器次态方程：
Qn+1=X1X2Qn+X1X2Qn=X1X2Qn+(X1+X2)Q
第六章复习
计数器的分析
❖ 同步、异步分析步骤：由电路触发器激励 函数(公式和图解）状态转移表分析模 长和自启动性。 用图解法，注意高低位顺序，一般数码越高 位权越高：Q3Q0
❖ 移存型计数器属于同步计数器，只要求出第 一级触发器的次态方程和初始状态，就可以 写出状态转移表。
计数器的设计
❖ 同步计数器的设计：状态转移表激励函数 和输出函数(自启动性检查)电路图。
❖ 7490只能异步级联，M=100。
❖ 74194级联可实现8位双向移存器
MSI实现任意进制计数器(M<N)
❖ 反馈法：异步清0法和同步置数法。注意： 用LD端置全1（置最大数法）时，反馈状 态对应编码中出现0的端口需通过非门送入 反馈门。
数电课后习题及答案
第1章 数字电路基础知识1 电子电路主要分为两类：一类是电子电路主要分为两类：一类是 模拟电路 ，另一类是，另一类是 数字电路 。
2 模拟电路处理的是模拟电路处理的是 模拟信号 ，而数字电路处理的是，而数字电路处理的是 数字信号 。
3 晶体管（即半导体三极管）的工作状态有三种：晶体管（即半导体三极管）的工作状态有三种：截止截止、 放大和 饱和。
在模拟电路中，晶体管主要工作在体管主要工作在 放大状态 。
4 在数字电路中，晶体管工作在在数字电路中，晶体管工作在 截止与 饱和状态，也称为状态，也称为 “开关”状态。
状态。
5 模拟信号是一种模拟信号是一种大小随时间连续变化大小随时间连续变化的电压或电流，数字信号是一种的电压或电流，数字信号是一种突变突变的电压和电流。
6 模拟信号的电压或电流的大小是模拟信号的电压或电流的大小是随时间连续缓慢变化的随时间连续缓慢变化的，而数字信号的特点是“保持”（一段时间内维持低电压或高电压）和“段时间内维持低电压或高电压）和“突变突变”（低电压与高电压的转换瞬间完成）。
7 在数字电路中常将0~1v 范围的电压称为范围的电压称为低电平低电平，用，用““0”来表示；将3~5v 范围的电压称为高电平，用，用““1”来表示。
来表示。
介绍了数字电路的发展状况和数字电路的一些应用领域，并将数字电路和模拟电路进行了比较，让读者了解两者的区别，以利于后面数字电路的学习。
以利于后面数字电路的学习。
第2章 门电路1 基本门电路有基本门电路有与门与门、或门、非门三种。
三种。
2 与门电路的特点是：只有输入端都为只有输入端都为 高电平 时，输出端才会输出高电平；只要有一个输入端为“0”，输出端就会输出输出端就会输出 低电平 。
与门的逻辑表达式是与门的逻辑表达式是 Y A B =· 。
3 或门电路的特点是：只要有一个输入端为只要有一个输入端为 高电平 ，输出端就会输出高电平。
只有输入端都为 低电平 时，输出端才会输出低电平。
习题册参考答案-《数字电路基础(第二版)习题册》-A05-3097.docx
课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。
6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
计算机科学与技术数字逻辑电路习题课4
习题课41.十进制数25用8421BCD 码表示为（B ）A .10101B .00100101C .100101D .101012.NPN 晶体三极管工作在饱和区的条件是（C ）A.0<be VB.BS B I I <C.BS B I I ≥D.0=B I3.逻辑函数F=)(B A A ⊕⊕ =（D ）A.BB.AC.B A ⊕D.B A ⊕4.对于J K 触发器，若J =K ，则可完成以下哪种触发器的逻辑功能（C ）A.R SB.DC.TD.T ˊ5.N 个触发器可以构成能寄存多少位二进制数码的寄存器（B ）A.N -1B.NC.N +1D.N 26.石英晶体多谐振荡器的突出优点是（C ）A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭7.编码器中有50个编码对象，要求编码输出的二进制代码的位数为（B ）A.5B.6C.10D.508.下列各函数等式中无冒险现象的函数式是（D ） A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++=9. 把一个五进制计数器与一个四进制计数器串联可得到多少进制的 计数器（D ）A.4B.5C.9D.2010.五个D 触发器构成环形计数器，其计数长度为（A ）A.5B.10C.25D.3211.JK 触发器在时钟CP 作用下，欲使n n Q Q =+1，则JK 端应满足以下哪个条件（D ）A.1,0==K JB.0,1==K JC.0==K JD.1==K J12.在CP 脉冲作用下，只具有置0、置1和保持功能的触发器是（ D ）触发器A.JK 触发B.T 触发器C.T '触发器D.RS 触发器13.施密特触发器有几个稳定状态（C ）A.0B.1C.2D.314.计数器可以用于实现计数，同时还可以用于实现（D ）A.比较B.寄存C.分配D.分频15.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制 计数器，最少应使用触发器的级数为（ B ）A.2B.3C.4D.816.一位十六进制数可以用多少位二进制数来表示（C ）A .１B .２C .４D .1617.以下电路中常用于总线应用的是（A ）A.T S L 门B.O C 门C.漏极开路门D.C M O S 与非门18.以下表达式中符合逻辑运算法则的是（D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=119.T 触发器的功能是（D ）A.翻转、置“0”B.保持、置“1”C.置“1”、置“0”D.翻转、保持20.存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.821.多谐振荡器可产生的波形是（B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波22.一个16选一数据选择器，其地址输入（控制输入）端的个数是（C ）A.1B.2C.4D.1623.引起组合逻辑电路中竞争与冒险的原因是（B ）A.逻辑关系错B.干扰信号C.电路延时D.电源不稳定24.同步计数器和异步计数器比较，同步计数器的最显著优点是（C ）A.工作速度高B.触发器利用率高C.电路简单D.不受时钟C P 控制25.N 个触发器可以构成能寄存多少位二进制数码的寄存器（A ）A.N -1B.NC.N +1D.2N26.若用J K 触发器实现特性方程AB Q A Q n 1n +=+，则驱动方程应为（B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B27.一个无符号10位数字输入的D A C ，其输出电平的级数是（C ）A.4B.10C.1024D.10028.同步R S 触发器与基本R S 触发器的主要区别是（C ）A.有无约束条件B.特性方程不同C.有无时钟控制D.输入信号不同29.函数CD AB Y +=的与非-与非表达式（B ） A.CD AB Y += B.CD AB Y = C.CD AB Y = D.CD AB Y +=30.用555定时器构成单稳态触发器，其输出的脉宽为（B ）A.0.7RCB.1.1RCC.1.4RCD.1.8RC1.以下代码中为恒权码的是（A ）（B ）（E ）A .8421BCD 码B .5421BCD 码C .余三码D .格雷码 E.2421BCD 码2.以下电路中可以实现“线与”功能的有（B ）（C ）（D ）A.与非门B.三态输出门C.集电极开路门D.漏极开路门E.或非门 3.求一个逻辑函数F 的对偶式，可通过以下哪些步骤得到（A ）（C ）（D ）A.“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变4.组合逻辑电路消除竞争冒险的方法包含以下哪几种（A ）（B ）（E ）A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰E.增加冗余项消除冒险5.以下器件属于时序逻辑器件的是（A ）（B ）A.计数器B.寄存器C.编码器D.比较器E.译码器6.以下代码中，为无权码的是（C ）（D ）A .8421BCD 码B .5421BCD 码C .余三码D .格雷码 E.2421BCD 码7.当三态门输出高阻状态时，以下说法正确的是（A ）（B ）（D ）A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动E.相当于接地8.已知F=A B +BD+CDE+A D ，下列正确的是哪几个（A ）（C ）A.F =D B A +B.F =D B A )(+C.F =))((D B D A ++D.F =))((D B D A ++E.F =B A9.欲使J K 触发器按n n Q Q=+1工作，可使J K 触发器的输入端为以下哪 几种情况（A ）（B ）（D ）（E ）A.J =K =0B.J =Q ,K =QC.J =Q ,K =QD.J =Q ,K =0E.J =0,K =Q10.关于主从JK 触发器，以下叙述正确的是（A ）（B ）（C ）A.存在主、从两个触发器B.主触发器有一次变化的特征C.从触发器在C P 的下降沿向主触发器看齐D.从触发器在C P 的上升沿向主触发器看齐E.从触发器有一次变化的特征1.构造一个模6计数器需要 6 个状态， 3 个触发器。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
数字电路课程重点总结含习题
数电课程各章重点项目一：1、什么是数字信号2、数制、BCD码的转换3、与门、或门、非门及各种复合门逻辑功能和符号4、OC门和三态门的符号、特点及应用5、卡诺图、代数法的化简6、组合逻辑电路的定义7、逻辑函数的一般表示形式8、组合逻辑电路的分析9、组合逻辑电路的设计（例如:全加器、三人表决器）项目二：1、译码器74LS138的功能和应用（尤其是构成函数发生器）2、数据选择器74LS151的功能和应用（尤其是构成函数发生器）3、编码器、全加器、数值比较器的功能；4、抢答器电路的理解；项目三项目五：1、触发器的特性和分类2、掌握RS、JK、D、T触发器的逻辑功能和特性方程3、掌握同步式、维持阻塞式、边沿式触发器的触发方式4、会根据给定触发器类型，分析画出触发器输出波形5、时序逻辑电路的定义和分类6、时序逻辑电路的分析7、计数器74LS161的功能和应用（反馈复位法CR和反馈预置法LD构成任意进制计数器）8、CD4520的功能和应用(构成任意进制计数器）9、CD4518的功能和应用（构成任意进制计数器)第一章逻辑代数基础知识要点一、在时间和数值上均做断续变化的信号,称为数字信号二、二进制、十进制、十六进制数之间的转换；A、R进制转换成十进制:按权展开，求和。
（1101.101）2=1×23+1×22＋0×21＋1×2＋1×2-1＋0×2-2＋1×2-3(4E6）H= 4´162+14 ´161+6 ´160=（1254)DB、十进制转换成R进制：整数部分除R取余法，小数部分乘R取整法。
C、二进制转换八进制:三位并一位，八进制转换二进制：一位拆三位D、二进制转换十六进制：四位并一位，十六进制转换二进制：一位拆四位( 38）10=（ 10 0110 ）2 =( 26 ）16=（ 46 ）8=( 0011 1000 ) 8421BCD =（ 0110 1011）余3BCD 三、8421BCD、5421BCD、余3BCD码、格雷码8421BCD码①特点:每位十进制用四位二进制表示,并从高位到低位8 4 2 1即23、 22、 21、2属于有权码.②注意：不允许出现1010～1111这六个代码，十进制没有相应数码，称作伪码。
数字电路课后题参考答案
习题参考答案注：参考答案，并不是唯一答案或不一定是最好答案。
仅供大家参考。
第一章习题2. C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅=3. 设：逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。
F =AB +AC +BCD4. 设：A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。
F =A ⊙B5. 设：10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。
C AB Z BA B A Y ⋅=⋅=6.输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。
D C A B A Y CB DC BD B Y DC Y DY ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==32107. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。
C A B A C B A F ⋅+⋅+⋅⋅=8. D C B D A H DC B AD C B A D C B A D C B A G DC B AD C A B A F DC B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅=第二章习题1. 设：红、绿、黄灯分别用A 、B 、C 表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用Y 表示，灯正常工作时其值为0，灯出现故障时其值为1。
AC AB C B A Y ⋅⋅=2. 设：烟、温度和有害气体三种不同类型的探测器的输出信号用A 、B 、C 表示，作为报警信号电路的输入，有火灾探测信号时用1表示，没有时用0表示。
报警信号电路的书躇用Y 表示，有报警信号时用1表示，没有时用0表示。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
数字电路与逻辑设计课后习题答案蔡良伟(第三版)
数字电路答案
00011100 0011 11111001
111000011.111110012 = 111000011.111110010= 703.7628
703
76 2
703.762 8 = 7*8 2 + 0*8 1 + 3*8 0 + 7*8 - 1 + 6*8 - 2 + 2*8 - 3 = 451.972610
00 0 0 1 0 01 0 0 1 1 11 1 1 1 1 10 1 1 1 1
8
数字电路答案
A B C DF A B C DF 0 0 0 00 1 0 0 00 0 0 0 10 1 0 0 11 0 0 1 01 1 0 1 01 0 0 1 11 1 0 1 11 0 1 0 01 1 1 0 00 0 1 0 11 1 1 0 10 0 1 1 01 1 1 1 00 0 1 1 11 1 1 1 10
1
1
1
1
0
1
1
1
1
1
3
数字电路答案
（3） A B A B
A 0 0 1 1 左式＝右式，得证。
（4） AB A B
A 0 0 1 1 左式＝右式，得证。
（5） A BC A BC 1
A 0 0 0 0 1 1 1 1 左式＝右式，得证。
（6） AB AB AB A B
第14周周数电习题课
一、填空题1．格雷码的特点是任意两个相邻的代码中仅有___1___位二进制码不同。
2．已知函数∑==)5,4,3,1(),,(m C B A Y ，可知使Y = 0 的输入变量最小项有__4 _个。
3．使函数 (,,)Y A B C AB AC =+ 取值为1的最小项有 3 个。
4．函数L （A 、B 、C 、D ）=∑m （5、7、13、14）+∑d （3、9、10、11、15）的最简与或表达式为：L = ___ _ _________。
5．使下图中输出为0的输入变量的取值组合有 7 种。
6．组合逻辑电路中不存在输出到输入的 反馈 通路，因此，输出状态不影响输入状态。
7．要用n 位二进制数为N 个对象编码，必须满足 。
8．编码电路和译码电路中， 编码 电路的输出是二进制代码。
9．右图所示的译码显示电路中，输入为8421BCD 码。
设控制显示信号高电平有效，则L a L b L c L d L e L f L g =__ ____。
10．两片3线—8线译码器74LS138连成的电路如图所示，74LS138的功能表达式如下：正常工作时01321===S S S 。
0127012601210120A A A Y A A A Y A A A Y A A A Y ====该电路当A 3 A 2 A 1 A 0 = 1011时，第 2 （1，2）片译码器的输出端 为0； 当A 3 A 2 A 1 A 0 = 0010时，第 1 （1，2）片译码器的输出端 为0。
11．异步置位端、异步复位端等符号上面的横线“—”表示____ _____。
12．仅具有“置0”、“置1”功能的触发器叫D触发器。
13. 时序电路在结构上一定包含存储电路。
14. 计数器的基本功能是，它是用电路的输出状态来表示计数值。
计数器的模是指。
15．如图所示逻辑电路中已知A为1态。
当C时钟脉冲到来后，JK触发器具备功能。
16．要组成模15计数器，需要采用 4 个触发器。
数电复习练习题(一)门电路与组合逻辑
门电路和组合逻辑电路一 选择题1、下列逻辑表达式正确的是（ ）。
.0A A A += .11B A ⋅= .C A AB A B +=+ .D A AB AB +=2、时序逻辑电路中，以下说法正确的是（ ）。
A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。
B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。
C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。
D 、以上均不正确。
3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号输入。
A 、1B 、2C 、4D 、84、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。
A 、4B 、6C 、8D 、165、组合逻辑电路中，以下说法正确的是（ ）。
A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。
B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。
C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。
D 、以上均不正确。
7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。
A 、2B 、3C 、4D 、58、以下哪个电路不是组合逻辑电路（ ）。
A 、编码器B 、计数器C 、译码器D 、加法器9、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ）A．让它们开路；B．让它们通过电阻接最高电平（例如电源电压）；C．让它们接地，或接电源的最低电平；D．让它们和使用中的输入端并接。
10、以下表达式中符合逻辑运算法则的是（）A.C·C=C2B.1+1=10C.0<1D.A+1=111、当逻辑函数有n个变量时，共有（）个变量取值组合？A. nB. 2nC. n2D. 2n12、. 逻辑函数的表示方法中具有唯一性的是（）A .真值表 B.表达式 C.逻辑图 D.卡诺图13、F=A B+BD+CDE+A D=（）A.DA+ B.DB)(+ D.)(DA+A+DB+A)B(+ C.))(B(DD二填空题1.电子电路按功能可分为电路和电路。
数字电路 第3章习题课
题3-15
A B C D
F 0 0 1 1 1 1 0 0 0 0 × × × × × ×
× ×
题3-15
解： F BC D0 0
F
四选一MUX D1 1 D2 1 D3 0 E
题3-16
用74LS138和与非门实现下列逻辑函数。
Y1 ABC A( B C )
+5V
0 0 1 F3 F 5 F 61 F 7 04 F 0 0 1 0 0 1 74138 1 1 1 0 A0 1 1 12 A1 A 0 0 0 0X0 0 X1 0 X2
题3-13
试用 74138 和 74151 构成两个四位二进制数相同 比较器。其功能为两个二进制数相等时输出为 1， 否则为 0。 解：74138 和 74151 地址端均为三变量输入，要 实现四位二进制数相同比较器，必须分别用两个芯 片级联扩展输入端，并分别将待比较的两个四位二 进制数输入到扩展后的输入端，就可得到两个四位 二进制数相同时，输出为 1 的功能。逻辑图如图 3-36 所示。
1 0 B F= A B+ A B 1 1 B 0 0 0 0 1 B F= AB
G1 G0 A
A2 F F A1 MUX A0 D D D D D D D 0 1 2 3 4 5 6 D7 1 1
B
1
1 1
1 0 B F= A B+A 1 1 1 = A +B
题3-5
列出图 3-58 所示电路的真值表。图中芯片为 8421 码二-十进制译码器,输出低电平有效。
0 1
D
题3-3
解：
F F0 F4 F5 F6 F8 F10 F12 F15 F0 F4 F5 F6 F8 F10 F12 F15 (0,4,5,6,8,10,12,15)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
CR D0 D1 D2 D3
CEP CET 74HCT161
TC PE
1
CR D0 D1 D2 D3
CEP
TC
CET 74HCT161 PE
CP Q0 Q1 Q2 Q3
11
CP Q0 Q1 Q2 Q3
1
图2
&
若用整体反馈清0法（利用74HCT390）实现55进制
CR
>CP1
½ 74HCT390
>CP0 Q0 Q1 Q2 Q3
• 移位寄存器74HC194 S1S0=01 —— 右移位 • Q2Q1Q0 →CBA；Y → DSR • L＝Q3
解： 根据电路中各单元的工作方式及相互关系，列出状态表。
状态表
1
Q3 Q2 Q1 Q0
DSR
0000
1
0001
0
0010
1
0101
1
E 74HC151 Y
ABC
DDDDDDDD20163457
用74LS160产生频率为1.2kHz的方波输出 。 (74LS160是同步十进制计数器，异步清零、同步置数) [题意分析]: (1)用NE555设计占空比为1／2的多谐振荡器
——选用占空比可调的电路。
(2)用74LS160设计计数分频器，分频比为1／125。可用多种 方案，只要电路合理、可靠即可。
解: (1)用NE555设计多谐振荡器
VCC
2 kΩ RA 5.5kΩ RB 2 kΩ D1
D2
C 1000pF
84 7 6 NE555 3
2
5
1
vO 0.01μ F
振荡频率 占空比
f 1.43 150kHz (R A R B )C q RA 1 RA RB 2
选 C＝1000PF，调节 RA ＝ RB ＝ 4.75k
1
1011
1
0111
0
1110
1
1101
0
L
DSR
Q0Q1Q2Q3
S1
DSL 74HC194
S0
1
1010 0100
0
CP
CP D0 D1 D2 D3 RD
0
1000
1
0001
0
输出序列码：L＝0001011101
四、1）画出A、VO波形图 2）写出A点波形的参数表达式（周期，高、低电平持续时间）
பைடு நூலகம்
D0D1D2D3D4D5D6D7
0 1
Z
1
TC D0D1D2D3 CET PE 74HCT161 CEP
1 7472
KJ
1
CR Q0Q1Q2Q3CP
CP
［题意分析］：
SSS210
YY 74HC151 D0D1D2D3D4D5D6D7
E
0 1
• 本电路为一级计数型序列码发生器。 • 74HCT161构成模8计数器。74HC151为组合输出电路。
从而构成两相时钟输出。
七、1、分析图1为几进制计数器
1
CR D0 D1 D2 CEP
D3
TC
CET 74HCT161 PE
1
CP Q0 Q1 Q2 Q3
1
1 101 0
CR D0 D1 D2 D3
EP
TC 1
ET 74HCT161 PE
CP Q0 Q1 Q2 Q3
&
图1
5×11=55
2、若用整体反馈清0法实现同样功能，试在图2中完成逻辑示意图
CR
>CP1
½ 74HCT390
>CP0 Q0 Q1 Q2 Q3
&
八、试分析图示电路的逻辑功能。要求列出状态表，求出电路 的输出序列码，说明电路中JK触发器的作用。
Z
1
TC D0D1D2D3 CET PE 74HCT161 CEP
1 7472
KJ
1
CR Q0Q1Q2Q3CP
CP
S2
YY
SS10 74HC151 E
(2)用74LS160设计计数分频器，分频比为1／125。
——用3片74LS160，采用并行进位方式，构成一模为103 的计数器。当计数值为124时产生置数信号，同时加至3片 的PE端，待下一个CP信号输入时，将计数器置0。
&
Y
1
Q0Q1Q2Q3
CET
TC
CEP CT74160 PE
CPD0D1D2D3 CR
VC
R1 R2
C
78 4
A
3
6 NE555
JQ CP KQ
2
5
C
1
A VO
VO 多谐振荡器 + T’触发器
TPH = (R1+R2) C ln2
0.7 (R1+R2) C
TPL = R2C ln2
0.7 R2C
T = TPH + TPL
0.7 (R1+2R2) C
五、用NE555构成占空比为1／2的多谐振荡器，振荡频率 f=150kHz。
• CR:
启动信号，使初始状态为0000
解: • 按右移位操作方式列出电路状态表、时序图。
状态表
Y=DSR =Q3Q2
1 2345678
CP
CP DSR Q0 Q1 Q2 Q3 Y(DRS)
0 1 0000 1 1 1000
Q0
2 1 1100 3 1 1110
Q1
4 0 1111 5 0 0111
• JK触发器7472为输出缓冲器。
改变74HC151D0~D7的数据可得不同的输出序列码。
解： 根据电路中各器件的功能，列出电路的状态表。 状态表
Q3 Q2 Q1 Q0
&
&
vO2
G3
G4
［题意分析］：
• 边沿JK触发器接成模2计数器，其输出的两个状态作为选通信 号，控制时钟CP输出。
•当 Q＝0时，CP信号经G3、G4由 vO2 输出； 当 Q＝1时，CP信号经G1、G2由 vO1输出。
解：由题意分析画出Q，Q，vO1和vO2的波形。
CP Q Q vO1 vO2
—— 习题课 ——
一、分析下图所示由双向移位寄存器74HC194构成的分频器的 分频系数。要求列出状态表，画出时序图。
Y
&
DSR Q0 Q1 Q2 Q3
S1
DSL 74HC194 S0 1
CP
D0 D1 D2 D3 CR
[题意分析]: • S1S0=01 —— 工作于右移位操作方式
• Y=DSR =Q3Q2 —— 循环移位
Q0Q1Q2Q3
CET
TC
CEP CT74160 PE
CPD0D1D2D3 CR
Q0Q1Q2Q3
CET
TC
CEP CT74160 PE
CPD0D1D2D3 CR
CP
1
六、图示电路是一级两相时钟源。试画出在时钟CP信号作用下， Q，Q，vO1及vO2的波形。
1J Q
&
&
vO1
CP
G1
G2
> Cl 1K Q
Q2
6 0 0011
7 1 0001
Q3
• 电路是7分频器,分频系数是7。
二、分析图示电路。求电路的状态表及电路的输出序列码。
1
E 74HC151 Y
ABC
DDDDDDDD20163457
1
L
DSR
Q0Q1Q2Q3
S1
DSL 74HC194
S0
1
CP
CP D0 D1 D2 D3 RD
［题意分析］：• 本电路为一级移位型序列码产生器。