环形振荡器版图设计
环形振荡器设计报告
环形振荡器设计报告1.引言1.1 概述概述:环形振荡器作为一种重要的电路元件，在无线通信和射频领域具有广泛的应用。
它能够产生稳定的高频信号，被广泛用于无线电发射机、接收机、雷达等系统中。
本报告旨在通过详细的介绍环形振荡器的原理和设计要点，帮助读者了解和掌握环形振荡器的设计方法和关键技术，为相关领域的工程师和研究人员提供参考和借鉴。
同时本报告将介绍环形振荡器的基本原理，阐述设计环形振荡器的关键要点，并通过实例分析展示设计过程和结果。
最后，对环形振荡器的未来发展趋势进行展望，为相关领域的研究和应用提供一定的指导和借鉴。
1.2 文章结构文章结构部分的内容：本报告共分为三个部分。
第一部分是引言部分，主要介绍了本报告的概述、文章的结构和撰写本报告的目的。
第二部分是正文部分，主要包括环形振荡器原理的介绍以及设计要点的讨论，帮助读者更深入地了解环形振荡器的设计和实现。
第三部分是结论部分，主要总结了本报告的主要内容，分析了设计结果，并展望了环形振荡器在未来的发展方向。
通过这三个部分的内容，读者可以全面了解环形振荡器的设计和实现过程，以及对未来的展望。
1.3 目的目的部分的内容:本报告旨在针对环形振荡器的设计过程进行详细分析和论述。
具体目的包括：1. 探讨环形振荡器原理，深入了解其工作机制和特性，为设计提供理论基础和指导。
2. 分析环形振荡器设计中的关键要点，包括电路参数选择、频率稳定性和功耗等方面，以确定设计方案和优化电路性能。
3. 总结设计过程中的经验和教训，为今后的环形振荡器设计提供参考和借鉴。
4. 展望环形振荡器在未来的应用前景和发展方向，以及可能的改进和创新方向。
2.正文2.1 环形振荡器原理环形振荡器是一种基于反馈电路的振荡器，其工作原理是通过正反馈电路产生自持振荡的信号。
环形振荡器一般由放大器、反馈网络和振荡电路组成。
其中，放大器用于放大输入信号，反馈网络将一部分输出信号送回输入端，形成正反馈，而振荡电路则产生频率稳定的振荡信号。
DSP内嵌PLL中的CMOS压控环形振荡器设计(精)
DSP内嵌PLL中的CMOS压控环形振荡器设计1 引言在现代高性能DSP芯片设计中，锁相环(PLL)被广泛用作片内时钟发生器，实现相位同步及时钟倍频。
压控振荡器(VCO)作为PLL电路的关键模块，其性能将直接决定PLL的整体工作质量。
目前，在CMOS工艺中实现的VCO主要有两大类：LC压控振荡器和环形压控振荡器。
其中LC压控振荡器具有较低的相位噪声和较低的功耗，但需要采用片上集成电感，因而占用很大的芯片面积，且调谐范围较小。
而CMOS环形振荡器有着频率调节范围大，芯片面积小，制造工艺简单等优点，且可以通过调整振荡器的级数，方便的获得不同相位的一系列时钟，因此在系统芯片(SOC)中有着更为广泛的应用。
本文提出了一种采用四级延迟单元的CMOS环形压控振荡器，每级采用调节电流源大小，改变电容放电速度的方式，在方便的提供正交输出时钟的同时，具有2MHz至90MHz频率调节范围以及较低的功耗，可满足DSP芯片时钟系统的应用要求。
2 VCO电路设计在锁相环系统中VCO的作用是根据不同的控制电压．输出相应振荡频率的波形，并将其输入至分频器，从而反馈到输入端。
因此理想的VCO其特性函数应为：其中Kvco为常数，表示电路的灵敏度。
而实际的VCO调节特性表现出非线性，也就是Kvco不是常数，这种非线性使锁相环的稳定性退化，因此我们希望在尽可能宽的频率调节范围内Kvco的变化最小。
2．1 整体电路结构压控环形振荡电路的整体结构框图如图1所示，整个环路由四级延迟单元构成，每级延迟为TD，其中前三级电路接成反相的，最后一级电路正相连接，因此电路不会被锁定，且每级振荡电路的输出时钟相移为45°。
图1 压控环形振荡器的整体结构框图这里，V是电荷泵的输出电压经低通环路滤波器去除高频成分后的直流分量，用来控制每级延迟单元的延迟时间。
Venable是来自外部控制电路的使能信号，当Venable为低电平时每级差分输出的两端均为“0”，此时整个VCO电路关闭，停止振荡；当Venable为高电平，电路正常工作时，环路在连续的电压结点之闸以的延迟振荡，产生的振荡周期为8TD。
《CMO环形振荡器集成电路设计综合实验》实验指导书
电路设计综合实验实验指导书之CMOS环形振荡器集成电路设计武汉大学物理科学与技术学院电子科学与技术系何进一、实验目的1、培养学生分析、解决问题的综合能力；2、培养学生对集成电路设计全流程的理解能力；3、培养学生对电路设计、电路仿真、版图设计等具体技能的掌握能力；4、培养学生团队合作能力；二、实验要求1、分小组独立完成CMOS环形振荡器的电路级设计、电路级仿真、版图级设计、版图级仿真（后仿真）的实验全流程。
2、认真完成实验报告。
3、组内同学相互协作，共同完成实验。
4、按照时间分配逐步完成电路级设计、电路级仿真、版图级设计、版图级仿真（后仿真）各个步骤。
5、所设计的环形振荡器需到达以下性能指标：a.中心频率：不小于600MHzb.调谐范围：不小于600MHzc.相位噪声：不小于-100dBc/Hz@1M三、实验设备1、WINDOWS & LINUX软件平台2、EDA设计软件—— Cadence &Virtuoso四、实验步骤总共36学时，按一次实验时间３学时计共12次实验时间。
学时具体分配如下：1、综合实验的要求＆基础知识的准备 1次实验时间2、CMOS环形振荡器器的电路级设计 1次实验时间3、Cadence电路仿真软件的熟悉 1次实验时间4、CMOS环形振荡器电路级仿真 2次实验时间5、版图设计相关知识的讲授 1次实验时间6、Virtuoso版图设计软件的熟悉 1次实验时间7、CMOS环形振荡器运算放大器版图设计 3次实验时间8、CMOS环形振荡器版图级仿真 1次实验时间9、实验结果的讨论＆实验报告的撰写 1次实验时间五、实验原理1、环形振荡器器概述人们对振荡器的研究一直没有停止过。
从早期的真空管时代到后期的晶体管时代再到现在的超大规模集成电路时代，无论是理论上还是电路结构和性能上，无论是体积上还是制作成本上无疑都取得了飞跃性的发展，但在很长的一段时期内都是处在用分离元件组装而成的阶段，其性能较差，成本相对较高，体积较大和难以大批量生产。
环形振荡器
VT VT
vI<VT+时，
v'I VTH ,VO=0（AB段）
VO
vi略大于VT+时，有一正反馈过程
v'I
O
•当VI 从VDD变小时，
Vo
VDD
R2 R1 vI vI v DD R1 R 2 R1 R 2
'
vI>VT-时，
v'I VTH,VO=VDD（CD段）
O
A
B
22
reset_b
S_Idle Ready start
计量1
1 Load_regs S_Incr Incr_R2 1 S_Shift Shift_left S_Loop Zero
ASM算法 流程图
R1< = data R2< = all 1s R2<=R2+1
{E, R1}<={E,R1}<<1
数字系统设计
24
计量“1”的个数数字电路系统结构示意图
0 Zero’ 1 E’ 0 1 2 3 Mux_1 S1 S0 2x4 Decoder Start 0 1 E Clock reset_b
数字系统设计
D
G1
Start
Load_reg 0 1 2 Ready Incr_R2 Shift_left
E 1
数字系统设计
23
计量寄存器中1的个数的数据选择器输入条件
现态 G1 0 0 0 0 1 1 1 G0 0 0 1 1 0 1 1 G1 0 0 0 1 1 1 0 次态 G0 0 1 0 0 1 0 1 Start’ Start Zero Zero’ None E’ E 1 E’ 1 E Zero’ 0 输入条件 MUX1 0 输入 MUX2 Start
环形振荡器
环形振荡器集成电路设计实践报告题目：基于Cadence的反相器设计班级：学号：姓名：1.关于Cadence EDA软件Cadence EDA软件是当前在各类工作站上广泛使用的一种功能最为完备的电子设计自动化辅助工具，其布局/布线工具与电路仿真工具的性能超群，世界上绝大多数IC生产厂商都可以直接接收由它们生成的IC版图和仿真结果。
对于全定制的设计，首先应输入电路原理图，然后对其要完成的功能进行仿真，以便对设计功能进行验证并对设计参数进行优化。
仿真结束后，进行电路的IC版图设计，设计完成后要进行版图的设计规则检查和设计参数的提取，以检查版图设计是否符合工艺要求。
完成了版图的设计后，还要将版图电路与原理图电路进行对比，即LVS(Layout Versus Schematic)。
确定无误后，用从版图中提取的包括各种寄生参数在内的数据进行所谓的后仿真(Post Simulation)，该后仿真能够比较好地反映IC制造完成后电路的实际工作情况。
一旦仿真结果满足设计要求，就可以将版图数据提交给生产厂商进行流片生产。
2.反相器设计2.1实验目的1、掌握用Composer绘制倒相器的电路图；2、掌握用Analog Artist进行倒相器的电路仿真。
3、通过Vrtuoso工具进行倒相器的版图设计，尺寸按照要求绘制；4、对倒相器的版图进行DRC、ERC、LVS验证。
2.2实验步骤2.2.1反相器原理图的绘制1 在终端提示符下，键入icfb&，启动Cadence EDA软件。
2 在弹出的Library Manager窗口中执行File->New->Library，将会弹出如下图所示的窗口，在Name栏中输入设计库的名字，然后还需要为设计选择一个已经存在的工艺库。
具体做法是点击Attach to existing tech library前面的按钮，然后选择相应的工艺文件，当然在进行电路设计及仿真时也可以不选定工艺文件，最后点击OK。
环形振荡器
环形振荡器设计要求：设计一环形振荡器，频率在120KHz 左右，尽量降低振荡频率和电源电压的相关性。
设计：环形振荡器是有奇数个反相器构成的环形回路。
电路如下图所示：本设计中，由于振荡频率要求在120KHz 的低频，根据提供的工艺，寄生电容和电阻都很小，要实现如此之低的振荡频率需要非常多的反相器串联，电路冗长庞大。
所以采用需要外加阻容元件降低工作频率。
电路如下图所示。
反相器内部电路：本设计要求尽量降低振荡频率和电源电压的相关性。
造成这个相关性的原因主要来自电路的寄生电阻电容：1． 对管的输出电阻Rn 或Rp 。
2()2n n THN VDDR KP W VDD V L =-可见VDD 越大，此电阻越小，振荡频率越高。
2． 寄生电容Cgd ，Cgs 。
这两个参数对电源的相关性较小，但是也受一定的影响。
可见， 要有效降低振荡频率和电源电压的相关性，可采用外部的远大于寄生参数的元件来吸收寄生参数以达到目的。
经分析，电路受电源影响较大的是对管的输出电阻Rn 或Rp, 它们的阻值大约为几千欧，这里，把外部的电阻取在400K 可以有效地降低相关性。
根据振荡频率120KHz ，计算出τ=0.00833ms ，每一级的平均时延为/3τ=0.00278ms ，需要的电容大小为3C R τ==6.94pF 。
这里设计的反相器输出端本身就有800fF 的电容，再考虑到寄生电阻，电容，这里将外接电容的值取为5.5pF 。
Spice 网表文件：* Waveform probing commands.probe.options probefilename="ring_my1.dat"+ probesdbfile="E:\Program Files\Tanner EDA\S-Edit\tutorial\schematic\ring_my1.sdb" + probetopmodule="ring_my1".lib "E:\Gspice\HSPICE2002\H06MIXDDCT10V02.LIB" tt.lib "E:\Gspice\HSPICE2002\H06MIXDDCT10V02.LIB" resistor.lib "E:\Gspice\HSPICE2002\H06MIXDDCT10V02.LIB" bjt.SUBCKT inv in out Gnd Vddc2 out Gnd 800ffm1p out in Vdd Vdd pmos L=5u W=12umn1 out in Gnd Gnd nmos L=5u W=8u.ENDS* Main circuit: ring_my1C1 N3 Gnd 5.5pFC2 N2 Gnd 5.5pFC3 a7 Gnd 5.5pFXinv7 a7 OUT Gnd Vdd invXinv_1 N3 N5 Gnd Vdd invXinv_2 N2 N1 Gnd Vdd inv.print tran OUTR4 N2 OUT 400K TC=0.0, 0.0R5 N1 N3 400K TC=0.0, 0.0R6 N5 a7 400K TC=0.0, 0.0.tran 50n 14000000n start=800000nVCC Vdd GND PWL (0 5 8000000n 4.5 9000000n 4 10000000n 3.5 11000000n 3 12000000n 2.5 13000000n 2)* End of main circuit: ring_my1这里用的仿真软件是Tanner 系列的T-Spice 。
2.6GHz高速CMOS环形振荡器设计
2.6GHz高速CMOS环形振荡器设计肖乃稼;何晓雄;崔华锐【摘要】文章提出了一种偶数级环形振荡器的设计方案,中心频率为2.3 GHz,利用起振电路使其能够快速起振,当环形振荡器的控制电压为1.2～2.0V时,其线性调谐范围为1.9～2.6 GHz;电路设计采用TSMC 0.18μm 1P6M混合信号生产工艺;利用Cadence Spectre RF进行仿真.结果显示,在中心频率为2.3 GHz、偏移载波频率为10 MHz的情况下,环形振荡器的相位噪声为-112.9 dBc/Hz.该电路可用于高速锁相环的设计中.【期刊名称】《合肥工业大学学报（自然科学版）》【年(卷),期】2018(041)008【总页数】6页(P1059-1064)【关键词】压控振荡器;环形振荡器;相位噪声;偶数级;起振【作者】肖乃稼;何晓雄;崔华锐【作者单位】合肥工业大学电子科学与应用物理学院,安徽合肥 230009;合肥工业大学电子科学与应用物理学院,安徽合肥 230009;中国电子科技集团第二十四研究所,重庆 400000【正文语种】中文【中图分类】TN753.5随着集成电路设计和生产工艺的快速发展,集成电路已经进入系统级芯片(systemon chip,SoC)阶段。
锁相环(phase-locked loop)作为片上系统中的时钟源,广泛应用于各类SoC芯片中,其性能决定了整个系统性能的好坏。
而压控振荡器(voltage-controlled oscillator,VCO)是锁相环电路中工作频率最高的单元,也是最核心的单元,人们对如何获得高频、低相位噪声、快速启动时间、较小版图面积的压控振荡器进行了广泛的研究。
在集成电路中压控振荡器主要分为环形振荡器和LC振荡器2类。
LC振荡器需要在片上集成电感,因此会占用很大的芯片面积;而环形振荡器结构相对简单,易于用互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺实现,有着较小的版图面积,因而得到了广泛的应用。
2022华数杯全国大学生数学建模竞赛A、B、C题
2022华数杯全国大学生数学建模竞赛题目（请先阅读“华数杯数学建模竞赛论文格式规范与提交说明”）A 题环形振荡器的优化设计芯片是指内含集成电路的硅片，在我们日常生活中的手机、电脑、电视、家用电器等领域都会使用到，是高端制造业的核心基石。
芯片的制造工艺非常复杂，要经历上千道工序经过复杂工艺加工制造。
尤其是数字芯片，随着工艺尺寸的不断缩小，数字芯片的优化设计变得尤为重要。
而环形振荡器是数字时钟芯片中的一种重要的结构，其设计中有三个重要的指标需要考虑：速度、面积和功耗。
速度是指电路运行的时钟频率，一般来说，速度越快，能处理的数据量就越多，性能越好。
面积是指电路的物理实现需要占用硅片的面积，占用的面积越小，芯片成本越低。
功耗是指电路工作所消耗的能量，功耗越低，发热量也越低，设备工作的时间更长，使用寿命越久。
速度、面积、功耗是互相牵制的，在相同的制造工艺（制程）以及相同的电路条件下，一般来说，速度越快，晶体管尺寸越小，功耗也越高，反之亦然。
相关概念与参数介绍见附录1。
请阅读相关文档说明，回答下列问题。
1.环形振荡器的频率公式为1/(2)pd f n t =⨯，其中n 为反相器的个数，pd t 为单级反相器的延迟时间。
反相器的负载电容与下一级的反相器的栅极面积成正比，为2nF/μm 2。
反相器工作时的电流公式可以分为以下两个阶段：饱和区和线性区。
两个阶段的公式为：221[()]21()2gs th ds ds ds gs th d gs th ds gs thWK V V V V V V V L I W K V V V V V L⎧--<-⎪⎪=⎨⎪->-⎪⎩，，式中，V gs 表示栅源之间的电压，V ds 表示漏源之间电压，V th 表示阈值电压。
请根据以上内容，计算表1中不同设计方案的环形振荡器的输出频率。
表1环形振荡器输出频率计算表序号反相器个数PMOS 宽长比NMOS 宽长比电源电压/V输出频率111400n/100n 200n/100n 1.2211800n/200n 400n/200n 1.23111.6u/0.4u 0.8u/0.4u 1.2431200n/100n400n/100n 1.2531400n/200n800n/200n 1.26310.8u/0.4u 1.6u/0.4u 1.2751500n/100n500n/100n 1.28511000n/200n1000n/200n 1.2951 1.8u/0.3u 1.8u/0.3u 1.210992u/0.5u1u/0.5u 1.22.环形振荡器的版图见附录1。
环形振荡器版图设计
实验三：环形振荡器版图设计一、实验目的1、使用现有的布局实例创建新的布局；2、仿真提取版图；二、实验要求1、打印出DRC报告；2、输出CMOS环形振荡器的后置仿真结果，包括瞬态响应、振荡频率和平均功率。
三、实验工具Virtuoso四、实验内容1、创建CMOS环形振荡器电路原理图；2、创建CMOS环形振荡器的版图；3、后仿真(Post-layoutsimulation,PLS)。
1、创建CMOS 环形振荡器的电路原理图在librarymanager 界面选中lab1（自己创建的库），并点击菜单栏上的file->new->cellview,创建CMOS 环形振荡器的电路原理图。
ViewName ToolLibrarypathfileZhowte/iccad/iclab/tds.LiH图1CMOS 环形振荡器电路原理图的创建因为CMOS 环形振荡器是由几个CMOS 反相器组成的，在前面两个实验中已经创建好了CMOS 反相器的电路原理图，所以可以直接调用CMOS 反相器，在schematicediting 窗口利用快捷键中打开添加实例窗口，选择之前所创建的CMOS 反相器，如图2所示，连续放置5个。
图2添加CMOS 反相器将5个CMOS 反相器一次首尾相连，接着创建一个输出引脚，放置在最后一个CMOS 反相器后，并通过wire 将它们连接起来，具体如图3所示：Create File]XOKCancel DefaultsHel plablLibraryName CellNameschemaitidComposer-Schematic <View Column sUpsideDownNames图3CMOS环形振荡器电路原理图CreateNewFile_l:]Xr OK Default s Hel p、创建环形振荡器的版图与创建CMOS反相器的版图类似，也是在librarymanager窗口先选中labl, 在选择file->new->cellview,在弹出的窗口中输入环形振荡器的信息如图4所示:ToolLibrarypathfile/home/iccad/icLab/ctis.Li及LibraryNameCellNameViewName图4CMOS环形振荡器版图的创建在layoutediting中添加5个CMOS反相器，并将它们摆放在一起，中间的金属正好相接，如图5所示：图5CMOS环形振荡器版图接着用金属将CMOS反相器的输入引脚与输出引脚连接起来，为了避免短路，在穿过CMOS环形振荡器时需要换另一种金属，首先在LSW窗口选中metall金属，再回到layoutediting窗口，使用快捷键来1在点击F3，弹出createpath窗口，首先画一条metal1金属通路，然后在合适的位置点击F3,在createpath窗口中选择changetolayer,将metal1金属换为metal2金属，画好之后如图6所示：ViirW&s*®LayoutEditing^Nabiring[aycut比-HD.21DO此SL40U(F)Sdii:i::L口DRQ：OFF隔d世Del:£mri:TootsIDe-shina FIEW™Mat®Efflt1115MTy①川面建的小卬值11蜘FtouM呵佃即忸Migrate图6CMOS环形振荡器版图将金属通路画好之后添加vdd、gnd和out,其中vdd与gnd在放置好后要与实验二一样进行同样的操作，这里不再赘述，添加好引脚后的CMOS环形振荡器的版图如图7所示：Virtuosa^LayoutEditing;llablringlayautXi-3.11®V:-1.IBS(FJi Stilbsct:0DAb:OFT dX:Disk Omd:TaalgISe^igHWiilnwCrai也EtH.VarllTyCom惬irtiM均OpOuiiisOwU旭网向随图7CMOS环形振荡器版图3、CMOS环形振荡器的后仿真和实验一实验二类似，首先进行DRC验证，DRC验证成功后再使用提取工具，生成提取视图后再做LVS，在这些步骤都完成后，就可以对这个环形振荡器进行布局后仿真，提取其工作频率并测量其平均功率。
环形振荡器设计
目录目录 ................................................................................................................ 错误！未定义书签。
摘要 ................................................................................................................ 错误！未定义书签。
Abstract ........................................................................................................... 错误！未定义书签。
1 设计目的及任务要求................................................................................. 错误！未定义书签。
1.1 设计目的.......................................................................................... 错误！未定义书签。
1.2 任务要求.......................................................................................... 错误！未定义书签。
1.3 软件简介.......................................................................................... 错误！未定义书签。
2、工作原理................................................................................................... 错误！未定义书签。
《CMO环形振荡器集成电路设计综合实验》实验指导书
电路设计综合实验实验指导书之CMOS环形振荡器集成电路设计武汉大学物理科学与技术学院电子科学与技术系何进一、实验目的1、培养学生分析、解决问题的综合能力；2、培养学生对集成电路设计全流程的理解能力；3、培养学生对电路设计、电路仿真、版图设计等具体技能的掌握能力；4、培养学生团队合作能力；二、实验要求1、分小组独立完成CMOS环形振荡器的电路级设计、电路级仿真、版图级设计、版图级仿真（后仿真）的实验全流程。
2、认真完成实验报告。
3、组内同学相互协作，共同完成实验。
4、按照时间分配逐步完成电路级设计、电路级仿真、版图级设计、版图级仿真（后仿真）各个步骤。
5、所设计的环形振荡器需到达以下性能指标：a.中心频率：不小于600MHzb.调谐范围：不小于600MHzc.相位噪声：不小于-100dBc/Hz@1M三、实验设备1、WINDOWS & LINUX软件平台2、EDA设计软件—— Cadence &Virtuoso四、实验步骤总共36学时，按一次实验时间３学时计共12次实验时间。
学时具体分配如下：1、综合实验的要求＆基础知识的准备 1次实验时间2、CMOS环形振荡器器的电路级设计 1次实验时间3、Cadence电路仿真软件的熟悉 1次实验时间4、CMOS环形振荡器电路级仿真 2次实验时间5、版图设计相关知识的讲授 1次实验时间6、Virtuoso版图设计软件的熟悉 1次实验时间7、CMOS环形振荡器运算放大器版图设计 3次实验时间8、CMOS环形振荡器版图级仿真 1次实验时间9、实验结果的讨论＆实验报告的撰写 1次实验时间五、实验原理1、环形振荡器器概述人们对振荡器的研究一直没有停止过。
从早期的真空管时代到后期的晶体管时代再到现在的超大规模集成电路时代，无论是理论上还是电路结构和性能上，无论是体积上还是制作成本上无疑都取得了飞跃性的发展，但在很长的一段时期内都是处在用分离元件组装而成的阶段，其性能较差，成本相对较高，体积较大和难以大批量生产。
环形振荡器
vO2
O
vC
O 充电
第一 暂稳
第二 暂稳
VTH
t
t
t
假设VO1=0 分析起点
t
数字系统设计
11
3.计算振荡周期 （1） 计算tw1：
充电
v I1
O
VDD 2
vO1
O
v v
I1 I1
(0 ) 0.5VDD () VDD
(R ON(P) R f )C R f C
vI1
(vO )
tpd
O
t
vI2
tpd
O
t
vI3
tpd
O
t
数字系统设计
3.周期：
T 6tpd
4.推广：
其中：n为奇数，且n≥3
T 2ntpd
14
5.特点 ：
•频率高，获取低频脉冲困难。 •频率不稳定，且频率不易调节。
6.带RC延时的环形振荡器：
（1）原理性电路
目的：获取较低振荡频率 （2）实用电路
4.改进型 目的，调节占空比。
VOH VOL
VT+
VT- t
t
16
课后作业
阅读：555定时器
数字系统设计
19
课后阅读
如何计量寄存器中“1”的个数。要求采用数据选择器法实现控制器。控制器 的电路框图如图1所示; (1) 画出算法流程图; (2) 列表表示选择器的输入。
设计的数字电路系统包括两个寄存器R1和R2，以及一个触发器E。系统 能够对“1”的个数进行计量,将数据预置到寄存器R1，寄存器R2用于保 存对R1数据中“1”的个数的计数值。每次将R1最高位移位输出到触发 器E,触发器E的值可以被控制逻辑检测。每次遇到E为“1”，寄存器R2 加“1”。
RC环行振荡器
9.5.1 RC 环形振荡器利用逻辑门电路的传输延迟时间，将奇数个与非门首尾相接，就可以构成一个基本环形振荡器。
以三个“非”门为例，如图9.5.1所示。
设某一时刻电路的输出端vO3为1，经过1个传输延迟时间tpd 后 vO1为0，经过2个传输延迟时间tpd 后 vO2为1，经过3个传输延迟时间tpd 后 vO3为0。
如此自动反复，于是在输出端得到连续的方波，且周期为6tpd 。
这种电路简单，但由于门电路的传输延迟时间很短，因此这种振荡器的振荡频率极高且不可调，所以实际中用处不大。
图9.5.2 RC 环形振荡器RC 环形多谐振荡器是在图9.5.1电路中加入RC 环路，如图9.5.2所示。
它不但增大了环路延迟时间，降低了振荡频率，而且( a ) 逻辑电路图 ( b )输出波形图 图9.5.1 由三"非"门构成的基本环形振荡器通过改变RC 的数值可以调节振荡频率。
其中RS是限流电阻，阻值不大，约100Ω 。
由于加入RC 环路电路的振荡周期大大增加，逻辑门电路的传输延迟时间同其相比可忽略，于是各点波形如图9.5.3。
图9.5.3 RC多谐环形振荡器各点波形图（1）第一个暂稳状态（t1～t2）设在t1时vI1（vO）由0上跳到1，则vO1（vI2）由1下跳到0、vO2由0上跳到1。
根据电容C 的电压不能跃变的特点知必定引起一个RC电路的暂态过程。
首先，vI3必定跟随vI2下跳。
这个负跳变（因为RS很小之故，可近似认为就是G3门的输入电压）保持vO为1。
其次，由于vO2为高电平、vO1为低电平，故有电流通过电阻R 对电容C 进行充电，并使vI3逐渐上升。
在t2时vI3上升到门电路的阈值电压VT，使vO（vI1）由1下跳到0，则vO1（vI2）由0上跳到1，vO2由1下跳到0。
（2）第二个暂稳状态（t2～t3）首先，和第一个暂稳状态相似，各门电路的状态发生上述翻转后，由于电容电压不能跃变之故，vI3必定跟随vI2上跳。
环形振荡器设计
目录目录 ................................................................................................................ 错误！未定义书签。
摘要 ................................................................................................................ 错误！未定义书签。
Abstract ........................................................................................................... 错误！未定义书签。
1 设计目的及任务要求................................................................................. 错误！未定义书签。
1.1 设计目的.......................................................................................... 错误！未定义书签。
1.2 任务要求.......................................................................................... 错误！未定义书签。
1.3 软件简介.......................................................................................... 错误！未定义书签。
2、工作原理................................................................................................... 错误！未定义书签。
新型高精度RC震荡器电路设计
中国石油大学（华东）现代远程教育毕业设计（论文）题目：新型高精度RC震荡器电路设计学习中心：重庆信息工程专修学院奥鹏学习中心年级专业：0409级电气工程及自动化学生姓名：张靓学号：0451480509指导教师：韩亚军职称：讲师导师单位：重庆信息工程专修学院中国石油大学（华东）远程与继续教育学院论文完成时间：年月日中国石油大学（华东）现代远程教育毕业设计（论文）任务书发给学员张靓1．设计(论文)题目：新型高精度RC震荡器电路设计2．学生完成设计(论文)期限：年月日至年月日3．设计(论文)课题要求：（1）在RC振荡电路中，电阻R和电容C的取值不同、输入和输出关系以及处理的波形之间的关系，产生了RC电路的不同应用（2）采用分频式锁相环技术设计VCO锁相点频源来获得高稳定度、低相位噪声的输出信号（3）利用CSMC的DPDM Bsim3模型和Cadence的Spectre仿真器对该电路进行了模拟和仿真4．实验（上机、调研）部分要求内容：第一部分根据任务书的设计要求，收集、检索相关资料。
第二部分整理资料、撰写开题报告，提交指导老师进行修改。
开始撰写论文的初稿，做相关实验并获取相关数，据利用所学的电路设计软件(PROTEL、EWB、PSPICE等)，去设计图形。
用Microsoft word 2003排版论文版面和图象处理软件加工文中图表。
第三部分与指导老师再次进行对所撰写的论文进行讨论，并做修订，再次核对实验数据，进行论文格式的规范，交稿、打印、装订。
5．文献查阅要求：[1] 廖裕平，陆瑞强.CPLD数字电路设计-使用MAX+PLUSⅡ入门篇[M].北京：清华大学出版社，2001.10 [2] 王金明.数字系统设计与 Verilog HDL语言[M].北京：电子工业出版社.[3] 褚振勇，翁木云.FPGA设计及应用[M].西安：西安电子科技大学出版社，2002.7.[4] 王尔乾，杨士强，巴林凤。
数字逻辑与集成电路（第二版）[M].北京：清华大学出版社，2002.8 [5] 樊昌信，张甫栩，徐炳祥，吴成柯.通信原理（第5版）[M].北京：国防工业出版社，2001.5[6] 谭会生.EDA技术基础[M].长沙：湖南大学出版社，2004.8[7] 康华光，邹寿彬.电子技术基础.数字部分（第四版）[M].北京：高等教育出版社6．发出日期：年月日7．学员完成日期：年月日指导教师签名：学生签名：摘要在对传统的震荡器电路的分析比较基础上，基于震荡器的基本工作原理，结合误差比较器技术，提出了一种新型高性能低功耗的RC 震荡器。
频率可调的环形振荡器设计
频率可调的环形振荡器设计赵盼盼;韩良【摘要】设计和仿真了一种环形振荡器，采用五级延迟单元输入输出相连接的方式产生振荡频率，延迟单元采用的是差分结构，可以有效避免噪声。
同时对于延迟单元的尾电流源通过给予两种不同的基准电流，使得振荡器可以产生两种不同的振荡频率。
在 Smic 0．18μm 工艺下进行仿真，得到振荡频率分别为400KHz 和250KHz，同时使得这两种不同频率的低电平时间相等，使其可以很好的运用于PFM模式的升压 DC -DC 转换器中，性能满足设定要求。
%A ring oscillator is designed and simulated in this paper.The five delay unit,usinginput/output method to generate the oscillation frequency,uses a differential structure to effectively avoid noise. At the same time,two unused reference current is made for the delay unit tail current source to make the oscillator generate two different oscillation frequencies.By the process simulation of Smic 0.18 μm,the oscillation frequencies of 400KHz and 250KHz are obtained respectively,meanwhile the equal low level time in different frequencies is achieved,which can be well used in PFMmode boost DC -DC converter, and the performance can meet the requirements.【期刊名称】《微处理机》【年(卷),期】2014(000)004【总页数】5页(P8-11,14)【关键词】环形振荡器;差分延迟单元;频率可调【作者】赵盼盼;韩良【作者单位】哈尔滨工业大学威海微电子中心，威海 264209;哈尔滨工业大学威海微电子中心，威海 264209【正文语种】中文【中图分类】TN4电压模式PFM升压DC-DC转换器中，需要振荡器电路来实现其电路脉冲频率调制的功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三：环形振荡器版图设计
一、实验目的
1、使用现有的布局实例创建新的布局；
2、仿真提取版图；
二、实验要求
1、打印出DRC报告；
2、输出CMOS环形振荡器的后置仿真结果，包括瞬态响应、振荡频率和平均功率。
三、实验工具
Virtuoso
四、实验内容
1、创建CMOS环形振荡器电路原理图；
2、创建CMOS环形振荡器的版图；
3、后仿真(Post-layout simulation,PLS)。
1、创建CMOS环形振荡器的电路原理图
在library manager界面选中lab1(自己创建的库)，并点击菜单栏上的file->new->cell view,创建CMOS环形振荡器的电路原理图。
图1 CMOS环形振荡器电路原理图的创建
因为CMOS环形振荡器是由几个CMOS反相器组成的，在前面两个实验中已经创建好了CMOS反相器的电路原理图，所以可以直接调用CMOS反相器，在schematic editing窗口利用快捷键’i’打开添加实例窗口，选择之前所创建的CMOS反相器，如图2所示，连续放置5个。
图2 添加CMOS反相器
将5个CMOS反相器一次首尾相连，接着创建一个输出引脚，放置在最后一个CMOS反相器后，并通过wire将它们连接起来，具体如图3所示：
图3 CMOS环形振荡器电路原理图
2、创建CMOS环形振荡器的版图
与创建CMOS反相器的版图类似，也是在library manager窗口先选中lab1,在选择file->new->cell view,在弹出的窗口中输入环形振荡器的信息如图4所示：
图4 CMOS环形振荡器版图的创建
在layout editing中添加5个CMOS反相器，并将它们摆放在一起，中间的金属正好相接，如图5所示：
图5 CMOS环形振荡器版图
接着用金属将CMOS反相器的输入引脚与输出引脚连接起来，为了避免短路，在穿过CMOS环形振荡器时需要换另一种金属，首先在LSW窗口选中metal1金属，再回到layout editing窗口，使用快捷键’p’,在点击F3，弹出create path窗口，首先画一条metal1金属通路，然后在合适的位置点击F3,在create path窗口中选择change to layer,将metal1金属换为metal2金属，画好之后如图6所示：
图6 CMOS环形振荡器版图
将金属通路画好之后添加vdd、gnd和out，其中vdd与gnd在放置好后要与实验二一样进行同样的操作，这里不再赘述，添加好引脚后的CMOS环形振荡器的版图如图7所示：
图7 CMOS环形振荡器版图
3、CMOS环形振荡器的后仿真
和实验一实验二类似，首先进行DRC验证，DRC验证成功后再使用提取工具，生成提取视图后再做LVS，在这些步骤都完成后，就可以对这个环形振荡器进行布局后仿真，提取其工作频率并测量其平均功率。
与实验二中从提取的视图
中创建SPICE netlist的方法类似，对这个环形振荡器也进行相同的操作。
再此就不赘述。
其中CMOS环形振荡器的DRC报告如图8所示：
图8 CMOS环形振荡器的DRC报告
在CMOS环形振荡器的电路原理图中添加直流源，具体如图9所示：
图9 CMOS环形振荡器仿真电路原理图
在菜单栏上选择Tools->Analog environment,在弹出的窗口上的菜单栏选择analyses->choose…,在仿真类型栏里面选择瞬态仿真tran,并输入停止时间，将conservative前的勾选选中，具体如图10所示：
图10 CMOS环形振荡器瞬态仿真参数设置
点击OK,在右侧菜单栏上点击Netlist and run,仿真通过之后自动弹出一个报告，在弹出报告后点击Results->Direct Plot-> Transient Single,这个时候在电路原理图选择输出引脚并在键盘上键入’esc’,就可以看到CMOS环形振荡器的瞬态仿真波形，产生的波形如图11所示：
图11 CMOS环形振荡器瞬态仿真
关闭对话框，接下来对CMOS环形振荡器做直流仿真，与上述操作类似，在选择仿真类型是选择直流仿真dc,具体如图12所示：
图12 CMOS环形振荡器直流仿真参数设置
点击OK，仿真器开始仿真，如果成功与瞬态仿真类似也会自动弹出一个报告，在弹出报告之后就可以查看之流仿真波形，CMOS环形振荡器的之流仿真波形如图13所示：
图13 CMOS环形振荡器直流仿真。