2020秋西安电子科技大学《数字逻辑电路》大作业期末试题及答案
电子科技大学期末数字电子技术考试题a卷-参考答案
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分一、To fill your answers in the blanks （1’×25）1. If [X]10= - 110, then [X]two's-complement =[ ]2,[X]one's-complement =[ ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 0 ]2421B. [1625]10=[01001 ]excess-3C. [ 1010011 ]GRAY =[10011000 ]8421BCD3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.6. A sequential circuit whose output depends on the state alone is called a Moore machine.7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least.8. If we use the simplest state assignment method for 130 sates, then we need at least8state variables.9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the D input terminal of D flip-flop should be have the function D= JQ'+K'Q.10.Which state in Fig. 1 is ambiguous D11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+ABFig. 1 Fig. 212.If number [A]two's-complement =01101010 and [B]one's-complement =1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)[A-B]two's-complement = 01110000, overflow no13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K ⨯8 bits RAM to form a 16 K ⨯ 32 bits ROM..14. Which is the XOR gate of the following circuit A .15.There are 2n－n invalid states in an n-bit ring counter state diagram.16.An unused CMOS NOR input should be tied to logic Low level or 0 .17.The function of a DAC is translating the Digital inputs to the same value of analogoutputs.二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go through if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F,A B C F三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)四、(A) Minimize the logic function expressionF = A·B + AC’ +B’·C+BC’+B’D+BD’+ADE(H+G) （5’）F = A·B + AC’ +B’·C+BC’+B’D+BD’ = A·(B ’C )’ +B’·C+BC’+B’D+BD’= A +B’·C+BC’+B’D+BD’+C ’D (或= A +B’·C+BC’+B’D+BD’+CD ’)= A +B’·C+BD’+C ’D (或= A + BC’+B’D +CD ’)(B) To find the minimum sum of product for F and use NAND-NAND gates to realize it （6’）),,,(Z Y X W F Π(1,3,4,6,9,11,12,14)------3分 F= X ’Z ’+XZ -----2分 =( X ’Z ’+XZ)’’=(( X ’Z ’)’(XZ)’)’ ------1分五、Realize the logic function using one chip of 74LS139 and two NAND gates.（8’）∑=)6,2(),,(C B A F ∑=)3,2,0(),,(E D C GF(A,B,C)=C’∑(1,3) ---- 3分 G(C,D,E)=C’∑(0,2,3) ----3分-六、Design a self-correcting modulo-6 counter with D flip-flops. Write out the excitation equations and output equation. Q2Q1Q0 denote the present states, Q2*Q1*Q0* denote the next states, Z denote the output. The state transition/output table is as following.（10’）Q2Q1Q0Q2*Q1*Q0*Z000 100 0100 110 0110 111 0111 011 0011 001 0001 000 1激励方程式：D2=Q0’（2分，错-2分）D1=Q2 （2分，错-2分）D0=Q1 （2分，错-2分）修改自启动：D2=Q0 +Q2Q1’（1分，错-1分）D1=Q2+Q1Q0’（1分，错-1分）D0=Q1+Q2Q0 （1分，错-1分）输出方程式：Z=Q1’Q0 （1分，错-1分）得分七、Construct a minimal state/output table for a moore sequential machine, that will detect the input sequences: x=101. If x=101 is detected, then Z=1.The input sequences DO NOT overlap one another. The states are denoted with S0~S3.（10’）For example:X：0 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 ……Z：0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 ……state/output table八、Please write out the state/output table and the transition/output table and theexcitation/output table of this state machine.（states Q2 Q1=00~11, use the state name A~D ）（10’）Transition/output table State/output table Excitation/output table（4分） （3分） （3分）评分标准：转移/输出表正确，得4分；每错一处扣0.5分，扣完4分为止；由转移/输出表得到状态/输出表正确，得3分；每错一处扣0.5分，扣完3分为止；激励/输出表正确，得3分；每错一处扣0.5分，扣完3分为止。
西安电子科技大学网教数字逻辑电路模拟题资料
西安电子科技大学网教数字逻辑电路模拟题模拟试题一一、单项选择题（每题 2分，共30分）1 、下列数中最大的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
西安电子科技大学操作系统期末试题及答案解析
西安电子科技大学操作系统期末试题及答案解析work Information Technology Company.2020YEAR西安电子科技大学考试时间 120 分钟试题题号一二三四五六七八九十总分分数1.考试形式：闭卷2.考试日期：年月日3.本试卷共四大题，满分100分班级学号姓名任课老师Part 1: Select one answer (A through D) for each question ( Total 20, each 2 )1.A computer system consists of , system programsand application programs.A.Control busB. data busC.Address busD.hardware2.Thread（线程）can be implemented in .A.Kernel SpaceB. UserSpaceC. Kernel Space or User SpaceD. Noneof the above3.In OS, short term schedule（调度）means .4.A. Job scheduling B.Process scheduling5.C. Thread scheduling D. CPUscheduling6.Which one of the following item is not shared by allthreads in a process7. .8.A. Address space B.RegisterC. Open filesD.Accounting information9.In the paged memory management system, the address iscomposed of page number and the offset within the page.In the address structure shown in the following figure,.31 10 9 0A. page size is 512, 2M pages at mostB. page size is 1k, 4M pages at mostC. page size is 2k, 8M pages at mostD. page size is 4k, 16M pages at most10.Virtual memory is based on The Principle of Locality.Which of the following statements about The Principle of Locality is correct11.12. A. Program executes codes in orderB.Program assesses（访问）memory in a non-uniform mannerC.Program accesses a lot of variables continuouslyD.Program accesses a relatively small portion of theaddress space at any instant of time13.In UNIX i-node scheme, a directory entry contains onlytwo fields: the14.file name (14 bytes) and the number of the i-node forthat file (2 bytes). These parameters（参数）limit the number of files per file system to15. .16. A. 64kB. 32k17. C. 16kD. 4k18.The time required to read or write a disk block isdetermined（决定）by three factors. Which one dominates （主导，占优势）the other two times19. .20. A. Seek time B.Rotational delay time21. C. Data transfer time D.None of above22.The chmod command（命令）is used to change thepermission（许可）of file in Linux. To use it, you specify the desired permission setting and the file or files that you wish to modify. The permission settings are usually a series of bits. Which of the following bits pre sent that the file’s owner may read, write, and execute the file, while all others may only read the file23. .24. A. 755 B. 744 C. 644D. 61125. The method listed below doesn’t needCPU to participate in the transfer of data block.A.Interrupt-Driven I/OB. DMAC. Programmed I/OD. None ofabovePart2: Fill Blanks (Total 20, each 2)1.Operating System is an extended machine and .2.Parallel Systems include Symmetric（对称）multiprocessing and .3.A semaphore（信号量）S is an integer variable that isaccessed only through two standard atomic operations: and .4.Address binding of instructions and data to memoryaddresses can happen at three different stages, Compiletime, Load time and .5.Four Conditions for Deadlock: , Hold and wait,No preemption and .6.Sector 0 of the disk is called the .7.In Linux, the file metadata（元数据）is storedin .8.The security goals include data confidentiality（机密性），data integrity and .Part3: Essay Questions (Total 20, each 4)1.What is system call Use an example to illustrate（举例说明）the steps of system call.2.Please describe the diagram（图）of Process State.3.What is Monitor Can you use Monitor to implement a datastructure4.5.What is TLB What role does it play in memory management6.7.The difference of programming I/O and interrupt-drivenI/O.Part4: Integrate Questions (Total 40, each 10)1.The code below is an example program of producer-consumer. The product produce numbers from 1 to MAX and the consumer will read it. Please fill blanks in the code#include <stdio.h>#include <pthread.h>#define MAX 1000000000 /* how many numbers to produce */pthread_mutex_t the_mutex;pthread_cond_t condc, condp;int buffer = 0; /* buffer used between producer and consumer*/void *producer(void *ptr) /*produce data*/{int i;for (i=1; i<=MaX; i++) {pthread_mutex_lock(&the_mutex);while ( ① )pthread_cond_wait (&condp, &the_mutex);buffer = i;②③}pthread_exit (0);}void *consumer (void *ptr) /*consume data*/{int i, res;for (i = 1; i<=MAX; i++) {pthread_mutex_lock (&the_mutex);while ( ④ )pthread_cond_wait ( ⑤ , &the_mutex);res = buffer;buffer = 0;pthread_cond_signal(&condp);⑥printf(“buffer=%d\n” , res);}pthread_exit (0);}int main (int argc, char **argv){pthread_t pro,con;pthread_mutex_init (&the_mutex, 0);pthread_cond_init (&condc, 0);pthread_cond_init (&condp, 0);pthread_create (&con, 0, consumer, 0);pthread_create (&pro, 0, producer, 0);pthread_join (pro, 0);pthread_join (con, 0);pthread_cond_destroy (&condc);pthread_cond_destroy (&condp);pthread_mutex_destroy (&the_mutex);}2.Consider the following snapshot of a system :Answer the following questions using the banker’s algorithm:(1)What is the content of the matrix Need(4points)(2)Is the system in safe state Why (3 points)(3)If a request from process P1 arrives for(0,4,2,0), can the request be granted（允许）immediately(4)(3 points)3.Disk requests come in to the disk driver for cylinders10,22,20,2,40,6, and 38, in that order. In all cases, the arm is initially at cylinder 20. A seek takes 6 msec per cylinder moved. How much seek times is needed for(1)First Come First Served (FCFS). (3points)(2)Shorted Seek Time First (SSTF). (3 points)(3)Elevator algorithm (SCAN, initially moving upward)(4 points)4.Consider a system where the virtual memory page size is2K (2048 bytes), and main memory consists of 4 page frames. Now consider a process which requires 8 pages of storage. At some point during its execution, the page table is as shown below:Answer the following questions:(1)List the virtual address ranges for each virtualpage. (3 points)(2)List the virtual address ranges that will resultin a page fault.(3 points)(3)Give the main memory (physical) addresses foreach of the following virtual addresses (all numbers decimal): (i) 8500, (ii) 1400, (iii) 5000, (iv) 2100.(4 points)AnswersPart 1: Select one answer (A through D) for each question1. D计算机系统由硬件和软件（系统程序+应用程序）组成。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
西安电子科技大学网教数字逻辑电路模拟题
模拟试题一一、单项选择题（每题2分，共30分）1 、下列数中最大的数是[ ] 。
A （）HB （）DC OD B2 、（） D 的余 3BCD 是 [ ] 。
A BC D3 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋ ) 的反函数是 [ ] 。
A G=( ＋B) · ＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) · ＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
A 0110 或 1011B 1011 或 1010C 0110 或 1110D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。
《数字电路》期末模拟试题及答案 (2)(2020年整理).doc
数字电子电路 模拟试题-2一、填空题（共30分）1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。
2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。
一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。
3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。
4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。
5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。
6. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿； 7. Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。
二、选择题(共 20分)1. 当晶体三极管＿＿＿＿时处于饱和状态。
A. 发射结和集电结均处于反向偏置B.发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。
A ．B A B A )B ,A (Y += B.C B C B A BC A )C ,B ,A (Y ++=C. C AB ABC B C A C B A )D ,C ,B ,A (Y +++⋅⋅=3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n QB Q A Q +=+三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+⋅++= 2． Y 2＝Σm （0，1，8，9，10，11）3． Y 3见如下卡诺图1．四选一数据选择器的功能见下表，要实现Y （A ，B ，C ）＝Σm （1，4，6，7）功能，芯片应如何连接，画出电路连接图（需写出必要的解题步骤）（20分）２．触发器电路如下图所示，试根据CP 及输入波形画出输出端Q 1 、Q 2 的波形。
2020—2021学年第一学期集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案(试卷C)
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年第一学期集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷C ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 10 20 20 30 100得 分1. 写出图4.1所示电路表示的逻辑函数关系式；FA ENC &BEN&=11图4.1（题4.1）。
F= _____________________。
教研室主任审核(签名)： 教学主任(签名)：得 分一、综合题。
（每小题5分，共20分）。
课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：2. 画出实现逻辑函数C B A AB C Y +=的门电路图；3. 由D 触发器和与非门组成的电路如图4.2所示，试画出Q 端的波形，设电路初态为0；C11DCP AQ&12345CP A Q图4.2（题4.2）。
院系： 专业班级： 学号： 姓名： 座位号：4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简“与或”表达式。
1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）。
5. 共阳极接法数码显示器需要配用输出 电平有效的译得 分二、填空题；（每小题2分，共20分）。
Q AQ BQ CQ DCPS 9(1)S 9(2)R 0(1)R 0(2)74LS290CP 1CP 2&院系： 专业班级： 学号： 姓名： 座位号：码器。
西安电子科技大学计算机期末考试试卷A及答案
西安电子科技大学考试时间 120 分钟试题1.考试形式：闭卷；2.本试卷共四大题，满分100分。
班级学号姓名任课教师一、选择题（20分）1.数据的逻辑结构是数据结构中结点间的相互关系，按逻辑关系的不同，数据结构通常可分为两类。
A. 线性结构和非线性结构B. 顺序结构和索引结构C. 动态结构和静态结构D. 顺序结构和链式结构2. 单向循环链表的主要优点是。
A. 不需要能标识链表的头指针和尾指针B. 查找表中任一结点的直接前驱和直接后继的时间复杂度为O(1)C. 在进行删除操作后，能保证链表不断开D. 从表中任一结点出发都能遍历整个链表3. 用栈来检查算术表达式中的括号是否匹配的方法是：初始栈为空，从左到右扫描表达式，遇到“(”就将其入栈，遇到“)”就执行出栈操作。
检查算术表达式“((a+b/(a+b)-c/a)/b”时，，因此该表达式中的括号不匹配。
A. 栈为空却要进行出栈操作B. 栈已满却要进行入栈操作C. 表达式处理已结束，栈中仍留有字符“(”D. 表达式处理已结束，栈中仍留有字符“)”4. 给定一个有n个元素的线性表。
若采用顺序存储结构（数组存储），则在等概率下，删除其中一个元素平均需要移动的元素数为。
A. lognB. nC. (n-1)/2D. (n+1)/25. 若某有向图中的顶点不能排成一个拓扑序列，则可断定该图 。
A. 是完全图B. 是强连通图C. 有回路D. 是有向无环图6. 已知入栈序列是1,2,…,n ，若第一个出栈的元素为1，则第i 个出栈的元素是 。
A. n-iB. iC. nD. 不确定7. 已知x 是某完全二叉树的一个结点，若x 没有左孩子，则x 必然没有 结点。
A. 父亲B. 右孩子C. 左兄弟D. 右兄弟8. 若总是以待排序列的第一个元素作为基准元素进行快速排序，那么最好情况下，算法的时间复杂度为 。
A. )(log 2n OB. )(n OC. )log (2n n OD. )(2n O9. 树采用孩子－兄弟表示法，与下图所示的树对应的二叉树是 。
西安电子科技大学2021春 数字逻辑电路(大作业)题目
学习中心/函授站_姓 名学 号西安电子科技大学网络与继续教育学院2021学年上学期《数字逻辑电路》期末考试试题（综合大作业）题号 一 二 三 四 总分 题分 30104020得分考试说明：1、大作业试题于2021年4月23日公布：（1）学生于2021年4月23日至2021年5月9日在线上传大作业答卷； （2）上传时一张图片对应一张A4纸答题纸，要求拍照清晰、上传完整； 2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（本大题共15小题，每小题2分，共30分） 1．二进制数(1011001.001)2 对应的十进制数是（ ）A ．(87.125 )10B ．(59.2 )10C ．(89.125) 10D ．(131.1)102．将(01000011.00101000)5421BCD 转换成十六进制数为（ ）A ．(2A.3)16B ．(2B.4)16C ．(2C.2)16D ．(2B.1)16 3．逻辑表达项的逻辑相邻项是（ ） D C B A A ．B ．CD ．D ABC D C B A CD B A D A 4．逻辑函数的最简与非式为（ ） C B A C B A C B A F ⋅+++⊕=)()( A ． B . C . D. C B B A ⋅⋅C B AB ⋅BC B A ⋅C B B A ⋅⋅5．已知，使F=1的取值为（ ）B BD AD CD ABC F ++++=A ．ABC=011B .BCD=111C ．BC=11D .BD=006．逻辑函数对偶函数为（ ）D B C A BD F ⋅++=A ． B .))()((D B C A D B F +++=))()((D B C A D B F +++=C ．D .D B C A D B F +++=D B C A D B F +++=7．电路如图1.1所示，输出函数F 的表达式为（ ）A ．B ． BC C A F +=BC C A F ⋅=C ．D ．BC F ⋅=BC C A F +=8．函数的最简或非表达∑∑+=dF )14,10,8,3()12,6,5,4,2,1,0(式为（ ）A ．B .C AD F ++=C A D F ++=C ．D .F +++=F +++=9．在TTL 电路中，能实现“线与”逻辑的是（ ）A ．OC 门B .异或门C ．TS 门D .与或非门10．如果把JK 触发器的输入端J=K=1，该触发器就转换为（ ）A ．DB .C ．RSD .JK'T 11．8级触发器组成的计数器，其最大计数模是（ ）A. B.8 C. D . 1682=⨯6482=25628=12．下列逻辑部件属于时序逻辑电路的是（ ）A ．数据分配器B.译码器C.移位寄存器D .数据比较器13．由555定时器构成的单稳态触发器，其暂态时间t w 为（ ）A ．0.7RCB .RCC ．1.1RCD .1.4RC14．n 位环形移位寄存器的无效状态数是（ ）A . B. C .n D.2nn n -2n n 22-15．下列说法中，哪一种是正确的（ ）A.单稳态电路可以作为方波产生器B.施密特电路可以定时F图1.1C.多谐振荡器可以将非矩形波矩形波D.施密特电路可以作为幅度鉴别器二、填空题（本大题共5小题，每小题2分，共10分） 16．十进制的4用余3BCD 码表示其代码是 。
电子科技大学《数字逻辑设计及应用》20春期末考试
电子科技大学《数字逻辑设计及应用》20春期末考试
一、单选题
1.EPROM是指()
A.随机读写存储器
B.只读存储器
C.可擦可编程只读存储器
D.电可擦可编程只读存储器
正确答案：C
2.下面各个组成部分，对于一个时序逻辑来说，不可缺少的是()
A.mealy型输出
B.输入
C.moore型输出
D.存储单元
正确答案：D
3.n级触发器构成的环形计数器，其有效循环的状态数为()
A.n个
B.2n个
C.2n-1个
D.2n个
正确答案：A
4.脉冲异步时序逻辑电路的输入信号可以是()
A.模拟信号
B.电平信号
C.脉冲信号
D.以上都不正确
正确答案：C
5.组合逻辑电路输出与输入的关系可用()描述
A.真值表
B.状态表
C.状态图
D.以上均不正确
正确答案：A
6.一块十六选一的数据选择器，其数据输入端有()个
A.16
B.8
C.4
D.2
正确答案：A
7.数字系统中，采用()可以将减法运算转化为加法运算
A.原码
B.补码
C.Gray码。
电子科技大学《数字逻辑设计及应用》20春期末考试
(单选题)1: EPROM是指（）
A: 随机读写存储器
B: 只读存储器
C: 可擦可编程只读存储器
D: 电可擦可编程只读存储器
正确答案: C
(单选题)2: 下面各个组成部分，对于一个时序逻辑来说，不可缺少的是（）A: mealy型输出
B: 输入
C: moore型输出
D: 存储单元
正确答案: D
(单选题)3: n级触发器构成的环形计数器，其有效循环的状态数为（）
A: n个
B: 2n个
C: 2n-1个
D: 2n个
正确答案: A
(单选题)4: 脉冲异步时序逻辑电路的输入信号可以是（）
A: 模拟信号
B: 电平信号
C: 脉冲信号
D: 以上都不正确
正确答案: C
(单选题)5: 组合逻辑电路输出与输入的关系可用（）描述
A: 真值表
B: 状态表
C: 状态图
D: 以上均不正确
正确答案: A
(单选题)6: 一块十六选一的数据选择器，其数据输入端有（??? ??）个
A: 16
B: 8
C: 4
D: 2
正确答案: A
(单选题)7: 数字系统中，采用（）可以将减法运算转化为加法运算
A: 原码。
西安电子科技大学数字逻辑电路大作业答案
西安电子科技大学网络教育考试题（1）课程名称：_数字电路 考试形式： 开 卷学习中心：_________ 考试时间： 90分钟姓 名：_____________ 学 号：一、单项选择题（本大题共15小题，每小题2分，共30分）在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。
未涂、错涂或多涂均无分。
1．下列数中最大的数是A ．(1.1)8B ．(1.1)16C ．(1.1)10D ．(1.1)2 2．八进制数(76)8所对应的8421BCD 码是A ．(10010010)8421BCDB ．(01110110)8421BCDC ．(01100010)8421BCD D ．(10000100)8421BCD3．某逻辑电路输入A 、B 和输出F 的波形如图1.1所示，由此判断该门电路完成的逻辑功能是A ．与非B ．异或C ．同或D ．或非4．图1.2所示电路的输出函数F 的表达式为 A ．C B B A F += B ．C B B A F += C ．C B B A F += D ．C B B A F += 5．某函数BD C A B A F ++⋅=反函数为A ．)()(DBC A B A F +++= B ．)()(D B C A B A F +++= C ．)()(D B C A B A F ++++= D ．D B C A B A F +++=)( 6．AC C A B A F ++=的最简表达式为A B F图1.1A ．B A B ．C A C ．A B +D ．1 7．函数C A B A F +=的最小项标准式为 A ．∑=)7,6,2,0()(ABC F B ．∑=)5,4,3,1()(ABC F C ．∑=)5,3,2,0()(ABC F D ．∑=)7,5,3,1()(ABC F8．n 变量的逻辑相邻项有A ．2n 个B ．2n 个C ．n 2个D ．n 个 9．逻辑函数D C B A D B C A F ⋅++⋅+=的最简与或式是 A ．BC D A + B ．D C B A D B C A ⋅++⋅+ C ．C B D A ⋅+ D ． D B C B + 10．∑=)11,9,4,3,1,0()(ABCD F ，约束条件为0=+BD AB ，其最简与或非式为A ．DBC A F +⋅= B ．F A CD =⋅+ C ．D C D A F += D ．D C D A F += 11．函数))((C B A C A F +++=的最简与非式是A ．CB AC A F ⋅= B ．C A B A AC F ⋅⋅⋅⋅= C ．AC AB C A F ⋅⋅⋅=D ．BC A C A F ⋅= 12．将一路信号送至多个输出端，应选用A ．译码器B ．数据选择器C ．编码器D ．数据分配器 13．为了使D 触发器实现T 触发器功能，则激励端D 应接至A ．0=DB ． nQ D = C ．nQ D = D ．1=D14．用555定时器构成的典型施密特电路，其外接电源V U DD 18=则其回差电压为 A ．V U T 6=∆ B ．V U T 12=∆ C ．V U T 16=∆ D ．V U T 18=∆ 15．为了将模拟信号转换为数字信号，应选用A ．数字/模拟转换电路B ． 模拟/数字转换电路C ．译码器D ．移位寄存器二、填空题（本大题共5小题，每小题2分，共10分）16．十进制数19的余3代码是 。
西安电子科技大学2020 学年上学期《数字逻辑电路》期末考试试题(综合大作业)
学习中心/函授站_姓名答案+3225776615学号西安电子科技大学网络与继续教育学院2020 学年上学期《数字逻辑电路》期末考试试题（综合大作业）考试说明：1、大作业试题于2020 年4 月23 日公布，2020 年4 月24 日至2020 年5 月10 日在线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（每题 2 分，共 30 分）1、与(76)H 相等的数是[ ]。
A （76）OB （116）DC （76）D D (1110110)B2、（100011.1）B 的8421BCD 是[ ]。
A 00110101.0101B 00111000.1000C 00111000.0101D 100011.10003、或非门的输出完成F =A , 则多余输入端[ ]。
A 全部接高电平B 全部接低电平C 只需一个接地即可D 只需一个接高电平即可4、逻辑函F (ABC )=A ⋅B +AC 的最小项标准式为[ ]。
A F(ABC)= ∑(0,1,4,6)B F(ABC)= ∑(2,3,5,7)C F(ABC)= ∑(2,6,7)D F(ABC)= ∑(0,1,4,6)5、与AB＋AC＋B ⋅C 相等的表达式为[ ]。
A ACB ABC AB＋ACD A+ B ⋅C6、函数F=(A B ＋C)(B＋ACD )的对偶式函数表达式是[ ]。
A G=( A ＋B)·C ＋B ·A +C +DB G=A＋B C＋B·A +C +DC G=(A＋B )·C＋B·A +C +DD G=(A B )·C ＋(B+ A +C +D )7、逻辑函数A B C D 的逻辑相邻项是[ ]。
西安电子科技大学2021数电期末试题
考试时间 120 分钟一、基础部分（共40分）1.（2分）完成下列数制转换：（25.25）10 = （ ）2= （ ）16 2.（2分）将十进制数转换为相应的编码表示。
（12）10 = （ ）8421BCD= （ ）余3码3.（4分）按照反演规则和对偶规则分别写出下列函数的反函数和对偶函数。
F =AB +E̅̅̅̅̅̅̅̅̅̅̅∙D +BC F̅ =__________________________________ F ∗=_________________________________4.（3分）按照要求写出下列函数的等价形式：5.（9分）已知某逻辑函数F 表达式如下，试完成下列内容：F =A̅C ̅+A ̅B ̅+BC +A ̅C ̅D ̅（1）在下图基础上完成该逻辑函数的卡诺图（下画线处也需要填写）（3分）。
===+=BC B A F （或与式） （与非与非式） （与或非式）（2）用卡诺图化简，写出该逻辑函数的最简与或式（2分）。
（3）根据化简结果，列出函数F的真值表（2分）。
（4）根据最简与或式画出该逻辑函数的电路图（2分）。
6.（6分）下图所示电路用于产生2相时钟信号，按照要求完成下述内容。
CQ1Q2（1）分别写出该电路的输出Q1和Q2的逻辑表达式（2分）。
（2）完成下列波形图，并说明在A 取不同值的情况下电路功能（初态为0）（4分）。
C Q Q2AQ1该电路的功能：_______________________________________________________ ____________________________________________________________________。
7.（6分）74194是双向移位寄存器，试判断下列电路的功能，并画出其状态表和状态图。
1（1）在下表中填写电路的状态表，并画出状态图（4分）状态图如下：（2）该电路的功能是:__________________________；（2分）装 订 线8.（8分）阅读如下电路，完成各项以下内容。
西安电子科技大学数字电路基础答案
习题4 4－3解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
0M =当时，332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。
4－9 设计一个全加（减）器，其输入为A,B,C 和X （当X ＝0时，实现加法运算；当X ＝1时,实现减法运算),输出为S(表示和或差），P(表示进位或借位）。
列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。
解：根据全加器和全减器的原理,我们可以作出如下的真值表:由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图:A B C XP4－10 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时,输出F ＝0；若无灯亮或有两个以上的灯亮，则均为故障，输出F ＝1。
试用最少的非门和与非门实现该电路。
要求列出真值表，化简逻辑函数，并指出所有74系列器件的型号. 解:根据题意，我们可以列出真值表如下：对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数：F AB AC BC ABC AB AC BC ABC =+++=•••逻辑电路图如下所示：A F4－13 试用一片3－8译码器和少量逻辑门设计下列多地址输入的译码电路.（1） 有8根地址输入线7A ~1A ,要求当地址码为A8H,A9H ，…,AFH 时，译码器输出为0Y ～7Y 分别被译中，且地电平有效。
（2） 有10根地址输入线9A ～0A ，要求当地址码为2E0H,2E1H, …,2E7H 时，译码器输出0Y ~7Y 分别被译中，且地电平有效.解：(1）当122100A B E E E =，即75364210111,00,A A A A A A A A ==从000～111变化时07~Y Y 分别被译中，电路如下图所示：Y Y (2）当122100A B E E E =，即97538432101111,000,A A A A A A A A A A ==从000～111变化时，07~Y Y 分别被译中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学习中心/函授站_
姓名学号
西安电子科技大学网络与继续教育学院
2020 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号一二三四总分
题分30 10 30 30
得分
考试说明：
1、大作业试题于2020 年10 月15 日公布：
（1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷；
（2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷；
（3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写
完成，要求字迹工整、卷面干净。
一、单项选择题（每小题2 分，共40 分）
1、下列各数中与十进制数101 不相等的数是（ D ）。
A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）16
2、八进制数（35）8的8421BCD 是（ B ）。
A．0011 1000B．0010 1001C．0011 0101D．0010 1100
3、为使与非门输出为1 则输入（ A ）。
A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可
4、函数F AC BC AB与其相等的表达式是（ B ）。
A．BC B．C+AB C．AC AB D．AB
5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。
A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=011
6、四变量的最小项ABCD 的逻辑相邻项是（ A ）。
A ．ABCD
B ．ABCD
C ．ABC
D D ．ABCD 7、函数 F ABC B .C (A D )BC 的对偶式是（ C ）。
A ．
G (A B C )(B C )(AD B C )
B ．G A B
C (B C )AD
B C
C ．G A B C (B C )(A
D B C )
D ．G A B
C (B C )A
D B C
8、F
A B C ADE BDE ABC 的最简式为（ A ）。
A ．1
B ．ABC
DE C ．ABC D ．A+BDE+CDE
9、 函数F
AC
BC
AB 的最简与非式为（ D ）。
10、 函数F A B C A .B .D AC ACD
AB .D 的最简与或式为
（ D ）。
A ．F BC AD
B ．F B
C AD
C ．F
AB
AC
BD D ．F AB AC BD
11、 函数F (ABCD ) (0,1,3,4,5,7,12)，约束条件为BCD ABD 0 ，其
最简与或非式是（ C ）。
A ．F
A .C AD BD
B ．F CD AB AD
A ．
B ．
C ．
D ．
B A B A
C B C B B A . C A B A . . A B C A
C．F BCD BCD AB.D D．F AB CD
12、用74LS161 组成50 进制计数器，最少需要74LS161（ A ）。
A．二级B．三级C．四级D．五级 13、JK
触发器由11，其JK 取值为（ B ）。
A．JK=X1B．JK=X0C．JK=0X D．JK=1X 14、n
级触发器组成扭环形计数器其进位模为（ B ）。
A．n2B．2n C．2n 个D．2n--2n
15、四位移位寄存器现态为1101，经过右移一位0 再右移一位1，其次态为
（ C ）。
A．0110B．0110C．1011D．1010 二、填空题（每小题
2 分，共10 分）
16、输入的数据为11010100 如采用偶校验码，则其校验位为 0 。
17、1B B 。
18、函数AB BC AC的多余项是。
19、数字电路，它的输出仅与当前输入有关，而与电路的过去状态也有关，该电路称为电路。
20、时钟频率f cp=5khz 经过50 分频后，其输出波形的频率为hz。
三、分析题（每小题10 分，共30 分）
21、数据选择器电路如图所示。
（1）写出函数F1，F2 的表达式；
（2）指出其功能。
22、电路如图(a)，(b)所示。
A．分别列出(a)，(b)图所示电路的状态迁移关系；
B．分别指出电路(a)，(b)的功能。
图2.3
23、已知数据选择器和集成移位寄存器 74LS194 组成的电路如图所示。
①．列出 74LS194 的状态迁移关系； ②．指出输出 F 的序列。
四、设计题（每小题 15 分，共 30 分）
24
、 用一片三变量译码器 74LS138和一个与非门，设计电路实现函数
F (ABC ) m 3 m 5 m 6 m 7 画出逻辑图。
25、 74LS161 设计一个起始状态为 0110 的八进制计数器。
（1）列出状态迁移关系； （2）画出逻辑图。
Q A Q B Q C Q D
A B C DL
D
P T
CP
C r
161
LS 74 1
&
D 0
D 1 D 2 D 3
1 F
四
选
一
A
1 A 0
图 3.4。