数字电子技术基础2
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数字电子技术基础实验二 组合逻辑电路设计
数字电子技术基础实验报告题目：实验二组合电路设计小组成员：小组成员：1.掌握全加器和全减器的逻辑功能；2.熟悉集成加法器的使用方法；3.了解算术运算电路的结构；4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。
二、实验设备1.数字电路实验箱；2.Quartus II 软件。
三、实验要求要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。
（1）用 Quartus II波形仿真验证；（2）下载到 DE0 开发板验证。
要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。
（1）用 Quartus II 波形仿真验证；（2）下载到 DE0 开发板验证。
要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。
（MULTISM仿真和FPGA仿真）。
1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。
图一图一是全加器的符号，如果用i A，i B表示A,B两个数的第i位，1i C 表示为相邻低位来的进位数，i S表示为本位和数（称为全加和），i C表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。
表一可以很容易地求出S 、C 的化简函数表达式。
i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。
由于每一位相加的结果必须等到低一位的进位产生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。
为了提高运算速度，制成了超前进位加法器。
这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间，比串行进位的全加器大大缩短了时间。
《数字电子技术基础》读书笔记02逻辑代数基础
《数字电子技术基础》读书笔记02 逻辑代数基础2.1从布尔代数到逻辑代数1849年英国数学家乔治布尔(George Boole)提出布尔代数，使用数学方法进行逻辑运算。
把布尔代数应用到二值逻辑电路中，即为逻辑代数。
2.2逻辑代数中的运算(想想初等代数中的加减乘除)2.2.1三种基本运算与(AND)：逻辑乘，Y=A B或(OR)：逻辑加，Y=A+B非(NOT)：逻辑求反，Y=Aˊ简单逻辑运算(与、或、非)的两套图形符号，均为IEEE(国际电气与电子工程师协会)和IEC(国际电工协会)认定。
上排为国外教材和EDA软件中普遍使用的特定外形符号；下排为矩形符号。
2.2.2复合逻辑运算(都可以表示为与、或、非的组合)与非(NAND)：先与后非，与的反运算，Y=(A B)ˊ或非(NOR)：先或后非，非的反运算，Y=(A+B)ˊ与或非(AND-NOR)：先与再或再非，Y=(A B+C D)ˊ异或(Exclusive OR)：Y=A⊕B=A Bˊ+AˊB A和B不同，Y为1；A和B相同，Y为0。
当A与B相反时，A Bˊ和AˊB，肯定有一个结果为1，则Y为1。
同或(Exclusive NOR)：Y=A⊙B=A B+AˊBˊA和B相同，Y为1；A和B不同，Y为0。
当A与B相同时，A B和AˊBˊ，肯定有一个结果为1，则Y为1。
同或与同或互为反运算，即两组运算，只要输入相同，一定结果相反。
A⊕B=(A⊙B)ˊA⊙B=(A⊕B)ˊ复合逻辑运算的图像符号和运算符号。
2.3逻辑代数的基本公式和常用公式2.3.1基本公式(见对偶定理)2.3.2若干常用公式(见逻辑函数化简方法之公式化简法)2.4逻辑代数的基本定理2.4.1代入定理(相当于初等代数中的换元)任何一个包含逻辑变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式依然成立。
2.4.2反演定理对于任意一个逻辑式Y，若将其中所有的""换成"+"，"+"换成""，"0"换成"1"，"1"换成"0"，原变量换成反变量，反变量换成原变量，则得到的结果就是Yˊ。
数字电子技术基础2第二版.ppt
名称 0-1 自等律 重叠律 互补律 交换律 结合律 分配律 反演律 （摩根定理）
还原律
表 2.2.1 逻辑代数的基本定律
公式 1 A+1=1 A+0=A A+A=A
A+ A =1
A+B=B+A (A+B)+C=A+(B+C) A+BC=(A+B)(B+C)
AB=AB
公式 2
A 0=0 A 1= A A A=A A A =0 A B=B A (A B) C=A (B C) A (B+C)=AB+AC
第2章 逻辑代数基础
名称 合并律 吸收律○1 吸收律○2 吸收律○3
公式 1
表 2.2.3 若干常用公式
公式 2
AB+A B =A
A+AB=A
(A+B)(A+ B )=A A (A+B)=A
A AB A B
A ( A +B)=A B
AB+ A C+BC=AB+ A C
(A+B)( A +C)(B+C)=(A+B)( A +C)
表2.2.2 反演律证明
AB
AB
AB AB
AB
00
1
1
1
1
01
1
1
0
0
10
1
1
0
0
11
0
0
0
0
第2章 逻辑代数基础
2.2.2 三个重要规则
1. 代入规则
任何一个逻辑等式，如果将等式两边所出现的某一变量都 代之以同一逻辑函数，则等式仍然成立，这个规则称为代入 规则。 由于逻辑函数与逻辑变量一样，只有0、1两种取值， 所以代入规则的正确性不难理解。运用代入规则可以扩大基 本定律的运用范围。
数字电子技术基础 第二版 (侯建军 著) 高等教育出版社 课后答案
F2 = ABC + ABC + ABC + ABC + ABC = A + BC
最后根据 A、B、C 波形，画出 F1、F2 波形如习题 1.3 图（c）所示。
9
课后答案网（）
n 值为 1，乘积项中的因子用原变量表示，反之用反变量表示，然后将这些乘积项做逻辑加。 网 c （2）给函数式中所有输入量依次赋值，观察取这些输入组合的情况下输出的状态，绘 . 制真值表。 案 p （3）逻辑图的逻辑符号就是表示函数式间的运算关系，将对应的逻辑符号转换成逻辑 h 运算符，写成逻辑函数式。 答 s （4）将逻辑函数式中的逻辑符号相应转化成各种逻辑门来表示。 k （5）根据变量的个数决定卡诺图的方框数，卡诺图中行列变量的取值按循环码规律排 后 c 列，以保证几何位置上相邻的方格其对应的最小项为逻辑相邻项。 a （6）用卡诺图化简函数时，首先将函数填入相应的卡诺图中，然后按作圈原则将图上 课 h 填 1 的方格圈起来，要求圈的数量少，范围大，每个圈用对应的积项表示，最后将所有积项 . 逻辑相加，就得到了最简的与或表达式。最简或与表达式化简是将所有取 0 的作圈，然后将 w 所有圈用对应的和项表示，注意若圈对应的变量取值是 0 写成原变量，取 1 写成反变量，最 w 后将所有和项逻辑乘。 w 题 1.8 为什么说逻辑函数的真值表和最小项表达式具有唯一性？
第二节 思考题题解
题 1.1 什么是 8421BCD 编码？8421BCD 码与二进制数之间有何区别？
答：8421BCD 码又称二-十进制码，使用此代码来表示人们习惯的十进制数码的编码方
法。8421BCD 码是用 0000-1111 中前的 10 个数表示 0～9，而二进制数是 0000-1111 每个值 都有效，表示 0～15 的数。
数字电子技术基础 第2章
证明若干常用公式
21、A+A ·B=A 证明：A(1+B)=A 22、A+A’ ·B=A+B 证明：利用分配律，(A+A’).(A+B)=1.(A+B) 23、A ·B+A ·B’=A 证明：A.(B+B’)=A.1 24、A ·(A+B)=A 证明：A.A+A.B=A+A.B=A(1+B)=A.1=A
1.2 逻辑式列出真值表
将输入变量取值的所有组合状态逐一代入逻辑式求出函数值， 就得到真值表。
例 2.5.2 P32-33
五、各种表示方法间的相互转换
2、逻辑函数式与逻辑图 的相互转换
2.1 给定逻辑函数式转换 为相应的逻辑图
用逻辑图形符号代替逻辑 函数式中的逻辑运算符号 并按运算顺序将它们连接 起来。
1、真值表与逻辑函数式的相互转换 1.1 由真值表写出逻辑函数式
1）找出真值表中使逻辑函数Y=1的那些输入变量取值的组合。 2）每组输入变量取值的组合对应一个乘积项，其中取值为1的
写入原变量，取值为0的写入反变量。 3）将这些乘积项相加，即得Y的逻辑函数式。 例 2.5.1 P32
IEC （International Electrotechnical Commission，国 际电工协会）
异或，同或
异或：
输入A,B 不同时，输出Y为1；输入A,B 相同时，输 出Y为0。
Y=A⊕ B=A· B’+A’ · B
或：
输入A,B 不同时，输出Y为0；输入A,B 相同时，输 出Y为1。
证明若干常用公式
25、A ·B+A’ ·C+B ·C=A ·B+A’ ·C 证明：=A.B+A’.C+B.C(A+A’) =A.B+A’.C+A.B.C+A’.B.C =A.B(1+C)+A’.C.(1+B)=A.B+A’.C 同样可证明：A ·B+A’ ·C+B CD=A ·B+A’ ·C 26、A ·(A ·B)’=A ·B’; A’ ·(A·B)’=A’ 证明：A.(A’+B’)=A.A’+A.B’=A.B’
《数字电子技术基础 第2版 》读书笔记思维导图
01
8.1 半导 体存储器
02
8.2 只读 存储器 （ROM）
04
8.4 可编 程逻辑器件 （PLD）
03
8.3 随机 存取存储器 （RAM）
05
总结
06
关键术语
习题
自我测试题
实验与实训
附录 Multisim 10简介
参考文献
内容简介
谢谢观看
第5章 时序逻辑电路
01
5.1 时序 逻辑电路的 特点和分类
02
5.2 时序 逻辑电路的 分析和设计
03
5.3 计数 器
04
5.4 寄存 器
06
小结
05
5.5 故障 诊断和排查
关键术语 自我测试题
习题 实验与实训
第6章 脉冲发生与整形电路
01
6.1 脉冲 信号基本参 数
02
6.2 集成 定时器
03
6.3 多谐 振荡器
04
6.4 施密 特触发器
06
6.6 故障 诊断和排查
05
6.5 单稳 态触发器
1
小结
2
关键术语
3
自我测试题
4
习题
5
实验与实训
第7章 数模和模数转换器
7.1 数字系统的构 成
7.2 数模转换器
7.3 模数转换器 小结
关键术语 自我测试题
习题 实验与实训
第8章 半导体存储器和可编程逻 辑器件
第1章 逻辑代数基础
01
1.1 模拟 信号和数字 信号
02
1.2 数制 和码制
03
1.3 逻辑 代数的基本 运算
04
1.4 逻辑 代数的基本 定律及规则
【精品PPT】数字电子技术基础全套课件-2(2024版)
如果以逻辑变量作为输入，以运算结果作为 输出，当输入变量的取值确定之后，输出的取值 便随之而定。输出与输入之间的函数关系称为逻 辑函数。Y=F(A,B,C,…)
二、逻辑函数表示方法 常用逻辑函数的表示方法有：逻辑真值表（真
值表）、逻辑函数式（逻辑式或函数式）、逻辑 图、波形图、卡诺图及硬件描述语言。它们之间 可以相互转换。
( A B)
B A
( A B)
Y (( A B) ( A B)) ( A B)( A B) AB AB
5、波形图→真值表
A
1111
0000
B
11
11
00
00
C 1111
00
Y 11
00 11
0
00 0
ABC Y 00 0 0 t 00 1 1 01 0 1 t 01 1 0 10 0 0 t 10 1 1 11 0 0 t 11 1 1
A断开、B接通，灯不亮。
将开关接通记作1，断开记作0；灯亮记作1，灯 灭记作0。可以作出如下表格来描述与逻辑关系：
功能表
开关 A 开关 B 灯 Y
A
断开 断开
灭
0
断开 闭合
灭
0
1
闭合 断开
灭
1
闭合 闭合 亮
BY
00 真 10 值
00 表
11
两个开关均接通时，灯才会 Ｙ＝Ａ•Ｂ
亮。逻辑表达式为：
实现与逻辑的电路称为与门。
与门的逻辑符号：
A
&
Y Ｙ＝Ａ•Ｂ
B
二、或逻辑（或运算）
或逻辑：当决定事件（Y）发生的各种条件A，B，
C，…)中，只要有一个或多个条件具备，事件（Y）
数字电子技术基础第二版张宝荣课后答案
数字电子技术基础第二版张宝荣课后答案第一章离散信号与离散系统1.1 离散信号与连续信号的概念及它们的区别是什么？离散信号是在时间上是离散的信号，它的数值仅在离散时间点上存在。
连续信号是在时间上是连续的信号，它在整个时间区间上都存在。
离散信号和连续信号的主要区别是时间域上的离散和连续。
离散信号在时间上仅存在于离散的时间点，而连续信号在整个时间区间上都存在。
1.2 离散系统和连续系统的区别是什么？离散系统和连续系统的主要区别在于输入和输出信号的时域取值。
离散系统的输入和输出信号都是在离散时间点上取值的，而连续系统的输入和输出信号是在整个时间区间上连续变化的。
离散系统和连续系统在信号处理领域有着不同的应用场景。
离散系统适用于数字信号的处理，如图像处理、音频处理等；而连续系统适用于模拟信号的处理，如音频放大器、模拟滤波器等。
第二章数字信号的采样与重构2.1 什么是采样定理？采样定理的数学表述是什么？采样定理是指在进行信号采样时，要使得采样频率高于信号最高频率的两倍，才能保证信号的完全恢复。
采样定理的数学表述为：设x(t)是一个带限信号，其带宽为B Hz，那么x(t)可以由其离散样本值x(nTs)重构出来，当且仅当采样频率fs大于2B，即fs > 2B。
2.2 什么是抽样频率？如何选择合适的抽样频率？抽样频率是指进行信号采样时的采样率，即每秒采样的次数。
通常用采样率fs表示，单位为Hz。
选择合适的抽样频率需要考虑信号最高频率的两倍以上，以满足采样定理。
具体而言，抽样频率应该大于信号的最高频率的两倍，即fs > 2B。
如果抽样频率小于信号最高频率的两倍，会出现混叠现象，导致信号信息的损失。
因此，在选择抽样频率时，应该根据信号的特性和需求确定合适的抽样频率。
第三章时域分析方法3.1 什么是离散傅里叶变换（DFT）？离散傅里叶变换（DFT）是时域分析中一种重要的信号分析方法。
它将一个有限长的离散序列转换为一个离散的复数频谱。
数字电子技术基础第二版赵建周课后答案
数字电子技术基础第二版赵建周课后答案1、数字放行的英文简称是（） [单选题] *A、DCL(正确答案)B、DATISC、ACARSD、ADS-B2、数字放行与电子进程单联合运行模式又称（） [单选题] *A、非引接模式B、引接模式(正确答案)C、独立模式3、引接模式使用的放行终端是（） [单选题] *A、数字放行塔台终端B、电子进程单放行终端(正确答案)C、塔台主任席4、数字放行引接模式的飞行计划来源（） [单选题] *A、数据转发平台B、电子进程单系统(正确答案)C、28所D、2所5、数字放行非引接模式的飞行计划来源（） [单选题] *A、数据转发平台(正确答案)B、电子进程单系统C、28所D、2所6、地空数据链的VHF频率是（） [单选题] *A、128.45MHzB、131.75MHzC、131.45MHz(正确答案)D、121.7MHz7、机组发送的放行请求报文是（） [单选题] *A、RCD(正确答案)B、FSMC、CLDD、CDA8、管制员发送的放行批复报文是（） [单选题] *A、RCDB、FSMC、CLD(正确答案)D、CDA9、对于管制员发送的放行批复，机组确认无误后发送的复诵确认报文是（） [单选题] *A、RCDB、FSMC、CLDD、CDA(正确答案)10、以下哪个是地空数据链自动发送的报文（） [单选题] *A、RCDB、FSM(正确答案)C、CLDD、CDA11、电子进程单系统在航班起飞（）分钟向数字放行系统发送IFPL报文（） [单选题] *A、15B、30C、45(正确答案)D、6012、电子进程单系统FDP服务器是（）程序处理数字放行信息 [单选题] *A、FDPB、PDC(正确答案)C、TCP_IPD、GATE13、电子进程单系统启用数字放行功能的开关在（）席位 [单选题] *A、主任席(正确答案)B、东放行C、东地面D、管制席14、电子进程单系统是由（）服务器将信息转换向数字放行发送信息。
数字电子技术基础第三版第二章答案
数字电子技术基础第三版第二章答案(总7页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
数字电子技术基础 第02章门电路习题解
& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强；工作速度较慢 TTL门电路工作速度快；功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门： (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0
数字电子技术基础实验2
实验四集成触发器实验时间:实验时数: 2学时实验目的:掌握触发器的性质, 及触发器逻辑功能, 触发方式；掌握触发器电路的测试方法；了解不同逻辑功能的触发器相互转换的方法。
实验器材:1. 数字实验箱2. 74LS00 二输入端四与非门2片CC4027 双上升沿J-K触发器1片实验原理:1. 基本RS触发器原理图：实验难点:灵活运用不同逻辑功能的触发器进行相互转换。
2. CC4027 （双上升沿J-K触发器）引脚图：3. 触发器的转换实验内容:1. 用74LS00芯片中的两个双输入与非门构成一个基本RS触发器, 在基本触发器R、S输入端加入不同的逻辑电平, 记录其输出Q、Q’状况, 验证其逻辑功能。
2．验证JK触发器的逻辑功能, 自制表格记录数据, 并分析JK端加入不同的逻辑电平时的逻辑功能。
CP端加单脉冲。
3．将JK触发器转换成T触发器和D触发器, 画出连线图, 以表格记录数据, 验证其逻辑功能。
实验重点:各种触发器的逻辑功能及使用方法。
实验五计数、译码、显示电路实验时间:实验时数: 4学时实验目的:熟悉常用中规模计数器的逻辑功能；掌握常用时序电路分析、设计及测试方法；掌握计数、译码、显示电路的工作原理及其应用；训练独立进行试验的技能。
实验器材:1. 数字实验箱2. 74LS00 二输入端四与非门2片74LS90 异步二—五—十进制计数器1片CC4027 双上升沿J-K触发器2片74LS48 显示译码器2片共阴极七段显示器2片实验原理:1. 74LS90（异步二—五—十进制计数器）引脚图：构成任意进制计数器原理图:2. 74LS290、74LS247及546R构成的计数、译码、显示实验如图:实验内容:1. 用JK触发器构成异步二进制计数器, 画出电路连接图, 测试逻辑功能, 并自制表格进行记录。
其中CP端选用手动单脉冲。
2．用74LS290构成8421 BCD码的十进制计数器, 输出经74LS247 BCD—七段译码器/驱动器驱动546R七段显示器, 用秒脉冲源信号作计数脉冲, 观察显示器的变化, 验证8421 BCD计数器的计数功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1．输出特性曲线和阈值电压
①当VGS<VTN时，→T 截止 ，iD=0 ②当VGS≥VTN时，→T导通，iD>0
三个工作区： Ⅰ区：VDS很小，即VDS<VGS-VTN，iD随VDS线性上升。
且VGS不同，上升的斜率就不同为可变电阻区； Ⅱ区：VDS较大，有：VDS≥（VGS-VTN），iD基本不变为恒流区； Ⅲ区：VGS<VTN时，iD=0，截止区。 注意：开关应用时MOS管交替工作于截止区和可变电阻区。
2.1.1 理想开关的开关特性 2.1.2 二极管的开关特性
＋ uD －
二极管符号： 正极
负极
二极管伏安 特性曲线
1.静态特性
由上图可以看出：
①二极管加正向电压时导通，伏安特性很陡、压降很小
（硅管为0.7V，锗管为0.3V），可以近似看作是一个
闭合的开关。
②二极管加反向电压时截止，反向电流很小（nA级）， 可以近似看作是一个断开的开关。把uD<UT=0.5V看成
2. 动态特性
在低速脉冲电路中，二极管开关由接通 到断开，或由断开到接通所需要的转换时间 通常是可以忽略的。然而在数字电路中，二 极管开关经常工作在高速通断状态。由于PN 结中存储电荷的作用，及结电容CJ和扩散电 容CD的存在，二极管开关状态的转换不能瞬 间完成，需经历一个过程。二极管开关的转 换过程如图所示。
10
0
11
1
uA uB uY
D1 D2
0V 0V 0.7V 导通 导通
0V 3V 0.7V 导通 截止 A
3V 0V 0.7V 截止 导通 B
二极管开关的转换过程
开通时间ton 当输入电压uI，由UIL跳变到UIH时，二极管D要经过导通延迟时间td、上升
时间tr之后，才能由截止状态转换到导通状态。其原因在于，当uI正跳变时， 只有当PN结中电荷量减少，PN结才由反偏转换到正偏，也即Cj放电，CD充 电
关断时间toff 当输人电压uI。由UIH跳变到UIL时，二极管D经过存储时间ts、下降时间
2．转移特性和跨导
转移特性：VDS一定时，iD与VGS之间的关系
跨导gm
iD VGS
VDS
常数
gm表示VGS对iD的控制能力。 3．输入电阻和输入电容
rin>1012Ω(静态负载能力很强)
Cin<几皮法(为动态MOS电容和大 规模存储电路的实现创造了条件)
4．直流导通电阻ron
ron
VDS iD
iC (mA) 直流负载线
VCC Q2 Rc
Q
80μA 60μA 40μA 20μA
2.3k iB
Q1 iB=0
Ω
0 UCES
VCC uCE(V)
输出特性曲线
①ui=UIL=-2V时，三极管截止，基极电流： ib≈0，ic≈0，uo≈Vcc=12V
②ui＝UIH=3V时，三极管导通，基极电流：
iB
3 0.7 2.3
mA
1mA
三极管临界饱和时的基极电流：
I BS
Vcc uCES
Rc
12 0.3 mA 0.06mA 100 2
因为iB>IBS，三极管工作在深度饱和状态。输出电压：
uo＝UCES＝0.3V 静态开关特性
截止状态
Rb ＋
+VCC
b c Rc
＋
ui=UIL<0.5V
uo=+VCC
－
e
－
饱和状态
三极管的动态 开关特性
2.1.4 MOS管的开关特性
MOS 晶体管
MOS:（Metal-Oxide-Semiconductor）金属─氧化物─半导体 MOS晶体管是MOS逻辑门的基本构成部分； MOS： ①源极S、漏极D、栅极G；
②是电压控制器件； ③栅极电压控制漏源电流。
以N沟道增强型为例分析其特性。
+VCC Rc iC
Rb b
c
uo
iB(μA)
iC (mA) 直流负载线
VCC Q2 Rc
Q
80μA 60μA 40μA
ui
iB
20μA
e 0 0.5 uBE(V)
0 UCES
Q1 iB=0
VCC uCE(V)
工作原理电路
输入特性曲线
输出特性曲线
ui
Rc
2kΩ
+VCC=+12V iC
Rb b
c uo β=100
MOS管的开关作用
当ui较小时MOS管 截止uo=VDD
uo
ROff ROff RD
VDD
ROff RD
当ui较大时MOS管 导通
uo
RON RON RD
VDD
RON RD
动态特性
2.2 分立元件门电路
1、二极管与门
+VCC(+10V)
AB
Y
R
3V
D1
3kΩ
00
0
A
Y
01
0
D2 0V B
(也称为渡越时问)tf之后，才会由导通状态转换到截止状态。ts是存储电荷消散 时间，tf是PN结由正偏到反偏，PN结中电荷量逐渐增加到截止状态下稳态值 的时间，也即CD放电、Cj充电的时间。关断时间toff也称为反向恢复时间，常
2.1.3三极管的开关特性
由三极管的工作原理可知，三极管的输出特性可 划分为3个区域：截止区、放大区和饱和区。三极管 在输入信号的作用下稳定地处于饱和区时就相当于开 关接通；处于截止区时相当于开关断开。
+VCC
＋
Rb b c Rc ＋＋
＋ui=ULeabharlann H－uo=0.3V
0.7V － －0.3V e
－
3. 动态特性
晶体三极管在截止状态和饱和状态之间转换时 的过渡特性称为三极管的动态特性。
如果在三极管基极输入一个理想的矩形波，而集
电极电流iC的波形却不是理想的矩形波，如下图所示，
其上升沿和下降沿变化缓慢，而且上升部分和下降部 分与输入波形相比都有时间延迟。这说明三极管饱和 与截止状态之间的转换过程需要一定的时间才能完成， 即三极管开关在动态情况下也存在一定的开关时间。 开关时间的大小将直接影响三极管的开关速度。
第二章 门电路
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。基本和常用门电路有与门、或门、 非门（反相器）、与非门、或非门、与或非门和异或 门等。
逻辑变量取值0和1： 电子电路中用高、低电平来表示。 高、低电平：利用半导体开关元件的导通、截止（即 开、关）表示两种工作状态。
2.1 二极管和三极管的开关特性
是硅二极管的截止条件。
静态开关特性
D
+
ui=-2V －
+
RL uo －
ui=-2V 时的等效电路
D
+
+
ui
RL uo
－
－
开关电路
D
+ +－
+
ui=3V 0.7V RL uo
－
－
ui=3V 时的等效电路
Ui=-2V时，二极管截止， ui＝3V时，二极管导通，如同 如同开关断开，uo＝0V。 0.7V的电压源，uo＝2.3V。