同步时序逻辑电路的习题 数字逻辑
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑电路习题与答案
1、在数字系统中，下列哪种不是数的小数点表示法？A.定点整数表示法B.记阶表示法C.浮点表示法D.定点小数表示法正确答案：B2、下列哪种代码是自补码？A.格雷码B.步进码C.8421码D.2421码正确答案：D3、下列哪种不是可靠性编码？A.8421海明码B.余三码C.格雷码D.奇偶校验码正确答案：B4、下列哪个不是逻辑代数的基本运算？A.与B.与非C.或D.非5、下列逻辑函数的表示方法中哪种不是唯一的？A.卡诺图B.最小项标准式C.逻辑表达式D.真值表正确答案：C6、下列哪个不是逻辑门的符号标准？A.长方形符号B.数字符号C.等效符号D.变形符号正确答案：B7、下列哪个叙述是正确的？A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象B.产生错误输出的竞争是非临界竞争C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象正确答案：B8、下列哪个叙述是正确的？A.险象分为静态险象和动态险象B.险象分为功能险象和静态险象C.险象分为功能险象和逻辑险象D.险象不一定是竞争的结果正确答案：A9、下列叙述哪个是正确的？A.RC延迟电路不能用于消除险象B.RC延迟电路在实际运行的数字电路中起到了很重要的作用C.RC延迟电路在电路中很少存在D.RC延迟电路在电路的使用中不会起到好的作用正确答案：B10、在广义上，组合电路可以看作是下列哪个器件？A.译码器B.选择器C.分配器D.编码器正确答案：A11、下列逻辑电路中为时序逻辑电路的是（）。
A.译码器B.寄存器C.数据选择器D.加法器正确答案：B12、对于D触发器，欲使=，应使输入D=（）。
A.0B.QC.D.1正确答案：B13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。
A.状态反转B.保持原态C.置0D.置1正确答案：A14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。
数字逻辑复习题
数字逻辑复习题⼭东理⼯⼤学成⼈⾼等教育数字逻辑复习题⼀、分析下图所⽰组合逻辑电路的功能。
要求写出逻辑函数表达式，列出真值表，最后分析功能。
⼆、⽤异或门和与⾮门设计⼀个全加器。
（要求：列出真值表，写出表达式，最后画出逻辑电路图）三、⽤3-8线译码器74138和适当的与⾮门实现逻辑函数C AB C A C B A F +=),,(1。
四、分析下图所⽰的同步时序逻辑电路的功能。
写出输出函数和激励函数表达式、次态真值表、状态图，最后分析出电路的逻辑功。
y 2CPXy 1五、⽤卡诺图化简法求出下列逻辑函数的最简与－或表达式。
C B ACD C A B A D C B A F +++=),,,(六、分析下图所⽰组合逻辑电路的功能。
A BCS七、⽤多路4选1选择器MUX 实现4变量逻辑函数∑=)13,10,9,8,7,3,2,0(),,,(m D C B A F的功能，选⽤变量C 和D 作为选择控制变量，画出电路图。
F⼋、把下列不同进制数写成按权展开形式。
(1) (4517.239)10 (3) (325.744)8 (2) (10110.0101)2 (4) (785.4AF)16九、写出下列各数的原码、反码和补码。
(1) 0.1011 (2) –10110⼗、图⽰电路均为TTL 门，各电路在实现给定的逻辑关系时是否有错误，如有错误请改错。
BF AB=F A B=+A B （2）F AB=A B （3）⼗⼀、由集成四位⼆进制同步步计数器74161和8选1数据选择器74LS151组成的电路如图所⽰。
试按要求回答：（15分）CPF（1）74161组成⼏进制计数器电路；（2）画出计数状态转换图；（3）写出输出Y 的序列信号的⼀个周期；⼭东理⼯⼤学成⼈⾼等教育数字逻辑复习题答案⼀．分析下图所⽰组合逻辑电路的功能⽤代数法对输出函数F 的表达式化简如下：C A B A F ⊕+⊕=功能评述：由真值表可知，该电路仅当A,B,C 取值同时为0或同为1时输出F 的值为0，其他情况下输出F 为1。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑10套题
《数字逻辑电路》试题一一、填空题1．（）10=（）2=（）8=（）16。
2．（）2=（）10。
3．（）10=( ) 8421-BCD。
4．A⊕0= 。
5．大体门电路包括、、。
6．A⊙B= 。
7．N各逻辑变量组成某个逻辑函数，那么其完整的真值表应有种不同的组合。
8．数字逻辑电路包括两类，别离是电路和电路。
9．JK触发器的特性方程是。
10．任何时刻，电路的输出，不仅与该时刻电路的输入有关，而且还与电途经去的输入有关的电路，称为电路。
11．F(A,B,C,D)=CD,它包括了个最小项。
12．A(A+B)= 。
13．F=AB+AC,这种形式的逻辑函数表达式称为。
14．F=A·B·A·C这种形式的逻辑函数表达式称为。
15．有18个信息需用二进制代码来表示它们，那么最少需要位二进制。
16．与将JK触发器作成T’（翻转）触发器，应使其J= , K= 。
17．设计一个25进制计数器，最少需要个触发器。
二、选择题1．已知字符T的ASCII码值的十进制数表示为84，若是将最高位设置为奇校验位，那么字符T的ASCⅡ码值设置奇校验位后，它的二进制表示为( )A 01001101B 11001101C 01101011 D2. 以下个数中最大的是（）A (.0101) 2B 16C 10 C 83. 在一个逻辑电路中，有两个输入信号X、Y和一个输出信号V。
当且仅当X=一、Y=0时，V=0,那么V的逻辑表达式为（）A X+YB X·YC X·YD X+Y4. A·A·B·B·C=( )A ABC C 1D 05. A+BC+AB+A=( )A AB AC 1D 06. F(A,B,C)=ABC+ABC+ABC=( )A ∑m（0,2,4）B ∑m（3,5,7）C ∑m（1,3,5）D ∑m（4,5,7）7. A⊕B=( )A AB+ AB B AB + ABC A BD A B8. 对正逻辑而言，某电路是与门，那么对负逻辑而言是（）A 与门B 与非门C 或非门D 或门触发器在同步工作时，假设现态Q n=0，要求抵达次态Q n＋1=1,那么应使JK=( )A 00B 01C 1XD X110.图（1）中要求输出F=B，那么A应为( )A 0B 1 A =1 FC B BD B 图（1）三、化简以下函数表达式一、代数化简：Y=（AB+A B+A B）（A+B+D+A B D）二、Y=AB+A B+A B3、卡诺图化简：F=(A,B,C,D)=∑m(0,1,2,3,4,6,8,9,10,11,12,14)四、芯片的应用1．别离用74138和74153实现逻辑函数表达式F=AB+BC+AC2．用1．用与非门设计一个组合电路，用来检测并行输入的四位二进制数B4B3B2B1当其值大于或等于5时，输出F=1，反之F=0。
(完整word版)《数字逻辑》(第二版)习题答案
第一章1。
什么是模拟信号？什么是数字信号?试举出实例。
模拟信号—----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号.数字信号--—--指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如,在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态.●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低廉、使用方便、通用性好。
●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。
3。
数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能,可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合,而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路:电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。
4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用调整。
5。
把下列不同进制数写成按权展开形式。
（1） (4517.239）10（3) （325.744)8（2）（10110.0101）2（4) （785.4AF)16解答（1)（4517。
239)10 = 4×103＋5×102＋1×101＋7×100＋2×10—1＋3×10—2＋9×10—3（2)（10110.0101）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3)（325.744）8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8—3(4) (785。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
同步时序逻辑电路的习题 数字逻辑
* 异步二进制计数器
也用 3 个 JK 触发器实现，CR 为清零端，电路图如下所示（3 个 JK 触发器的输入端均
悬空）
Q2
Q1
Q0
•
•
IK
IJ
IK
IJ
•
CR
•
• •
IK
IJ
Cp
•
悬空
驱动方程同上（略） 输出波形如下所示（对比同步计数器，看看异同）
Cp
Q0 Q1 Q2
111
110
101
100
011
输入 x / 输出 Z
0/0 00
1/0
1/0 01
状态 y2y1
0/1 0/0
1/0 0/0
1/0
11
10
2、分析下图所示的逻辑电路，说明该电路的功能。
y3
• y2
IK
IJ
Cp
••
&
IK
IJ
• ••
。
&
。y1
y1
IK
IJ
“1”
。•
1
x
3、分析下图所示的逻辑电路，设电路初始状态为“00”，输入序列为 x=10011110110，作出 输出响应序列，并说明电路功能。
D. 触发器一定更少
4、同步时序电路设计中，状态编码采用相邻编码法的目的是（ D ）。
A. 减少电路中的触发器
B. 提高电路速度
C. 提高电路可靠性
D. 减少电路中的逻辑门
**判断题
1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。
（ ×）
2、若某同步时序逻辑电路可设计成 Mealy 型或者 Moore 型，则采用 Mealy 型电路比采用 Moore
数字电路与数字逻辑4时序逻辑电路习题解答
4 62习 题1．解：QQRS3．解： CP =0时，R D =S D =0，Q n+1=Q n ； CP =1时，S R R =D ，S D =S ；1D D n n n n Q S R Q S RSQ S RQ +=+=+=+不管S 、R 输入何种组合，锁存器均不会出现非正常态。
5．解：（1）系统的数据输入建立时间t SUsys =或门的传输延迟+异或门的传输延迟+锁存器的建立时间-与门的传输延迟=t pdOR +t pdXOR + t SU - t pdAND =18ns+22ns+20ns -16 ns =44ns 。
（2）4 63当C =1时， J =X X K = X Q K Q J Q n n n =+=+1 为D 触发器9． 解：当EN =0 ，Q n+1=Q n ；当EN =1，Q n+1=D ，则D EN Q EN Q n n ⋅+⋅=+11，令D EN Q EN D n ⋅+⋅=1即可。
10．解：根据电路波形，它是一个单发脉冲发生器，A 可以为随机信号，每一个A 信号的下降沿后；Q 1端输出一个脉宽周期的脉冲。
12．解：（1）（2）4 6415． 解：X =0时，计至9时置0000：03Q Q LD =，D 3D 2D 1D 0=0000X =1时，计至4时置1011：23Q Q LD =，D 3D 2D 1D 0=10112303Q Q X Q Q X LD +=，D 2=0，D 3=D 1=D 0=X16．解：当片1计数到1001时，置数信号LD 为低电平，这时，再来一个CP 脉冲，下一个状态就进入0000。
应该等到片0和片1的状态同时为1001时，片1的下一个状态才能进入0000。
改进后电路为：对改进后电路的仿真结果：17.解：4 6518．解：19． 解：从图所示电路图可知，S 1S 0=01，根据表4.8-3所示的74LS194功能表，电路处于右移功能。
右移数据输入端的逻辑表达式为：32IR Q Q D =。
数字逻辑设计第6章 时序逻辑电路习题与解答
L’／C 为 1 时，装入无效，161 对输入的 CLK 进行计数。 L’／C 为 1 或为 O 时，装入有效，而装入值为 D3=Q2，D2=Q1，D1=Q0，D0=串 行输入数据，所以该电路的功能将数据左移，低位补的是串行输入数据。 6-11 试分析图 6-74 的计数器在 C=1 和 C=0 时各为几进制计数器?
第 6 章 习题
6-1 说明时序电路和组合电路在逻辑功能和电路结构上有何不同?
题 6-1 答：
逻辑功能上，时序电路任一时刻的输出不仅取决于当时的输入，而且与电路 的原状态有关。
结构上的特点有两点： (1)时序电路中包含存储元件，通常由触发器构成。 (2)时序电路的存储元件的输出和电路输入之间存在着反馈连接。
Q2Q1Q0
000
/0
/1
001
/0
010
/0
101
/0
100
/0
011
由状态转换图可画出 Q2Q1Q0 和输出 F 的状态卡诺图如下：
Q1Q0 Q2 00 01 11 10
00
0
10
Q1Q0
Q2
00
01 11 10
00
10
0 10
11 0 X X
(a)Q2 卡诺图
Q1Q0 Q2 00 01 11 10
6-3 试分析图 6-69 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态 方程和输出方程，画出电路的状态转换图。
F
FF0
DQ >C 1 Q
CLK
FF1
DQ >C 1 Q
图 6-69
题 6-3 解：根据图 6-69 可写出如下驱动方程：
数字逻辑考题与答案
数字逻辑试题 1 答案一、填空：（每空 1 分，共 20 分）1、（ 20.57）8 =（ 10.BC）162、 (63.25) 10= ( 111111.01)23、（ FF）16= ( 255 ) 104、 [X] 原 =1.1101，真值 X= -0.1101 ， [X] 补 = 1.0011。
5、 [X] 反 =0.1111， [X] 补 = 0.1111。
6、 -9/16 的补码为 1.0111，反码为 1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与 _ 、_或 __、_非 _ 。
10、F A B 1，其最小项之和形式为_ 。
F AB AB11、RS 触发器的状态方程为_ Q n 1S RQ n_，约束条件为SR0 。
12、已知F1 A B 、 F 2 AB AB ，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异 _步时序逻辑电路。
二、简答题（20 分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（ 1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简F AB ABC A(B AB ) （5分）答：F03、分析以下电路，其中RCO 为进位输出。
（ 5 分）答： 7 进制计数器。
4、下图为PLD 电路，在正确的位置添* ，设计出F A B 函数。
（5分）5 分注：答案之一。
三、分析题（30 分）1、分析以下电路，说明电路功能。
（10分）解：X m(3,5,6,7)2 分Y m(1,2,4,7)A B Ci X Y0000000101010010111010001101101101011111该组合逻辑电路是全加器。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
数字逻辑电路题库
数字逻辑电路-题库1、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。
答案：错误2、逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
答案：正确3、在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
答案：正确解析：异或：不同为1，相同为04、最基本的三种逻辑运算是________、________、________。
答案：与；或；非；5、答案： B6、有三个输入端的或非门电路，要求输出高电平，其输入端应是。
A、全为高电平B、至少一个端为低电平C、全为低电平D、至少一个端为高电平答案： C7、十进制数（42）10对应的十六进制数为。
答案：2A；8、在下列逻辑运算中，错误的是：。
A、若A+B=B+C，则A=CB、若1+A=B,则1+A+AB=BC、若A=B,则AB=AD、若A=C,则AB=BC答案： A9、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。
答案：错误10、逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。
答案：正确11、若逻辑函数AB=AC，则B=C答案：错误解析：若A等于0，AB=AC，B可以不等于C12、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等答案：错误解析：不同的逻辑函数式可以相等。
13、逻辑表达式A+BC= （）A、 ABB、 A+CC、 (A+B)(A+C)D、 B+C答案： C14、。
A、B、C、D、答案： A15、逻辑函数F=AB+CD的对偶式=__ ____，反函数=____ ____。
答案：（A+B）(C+D)，16、n个变量的逻辑函数，其全部最小项共有n个。
答案：错误解析：共有2的N次方个17、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。
答案：错误解析：所谓最小项，必须包含所有逻辑函数，函数必须以原变量或者反变量的形式出现，且只出现一次。
数字逻辑练习题库(专科)
数字逻辑练习题库1、在下图所示电路中，电路______的输出为高电平。
A. B.C. D.正确：【A;B;D】2、下面逻辑式中，正确的是______。
A.A+BD+CDE++DB.C.=A⊙B⊙C⊙D⊙ED.ABCD+=1正确：【A;B;C】3、逻辑项AB的相邻项有______。
A. ABCDB.C. ABD.正确：【A;C】4、时序逻辑电路均包含有触发器。
（）A. 正确B. 错误正确：【B】5、若逻辑变量x和y满足xy=x+y，则x=y。
（）A. 正确B. 错误正确：【A】6、若（A，B）为相容状态时，（B，C）也为相容状态对，则（A，B，C，）构成一个相容类。
（）A. 正确B. 错误正确：【B】7、用基本门电路构成的逻辑电路就是组合逻辑电路。
A. 正确B. 错误正确：【B】8、组合电路中有竞争一定会产生险象。
A. 正确B. 错误正确：【B】9、脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。
（）A. 正确B. 错误正确：【B】10、实现两个4位二进制数相乘的组合电路，应有______输出函数。
A. 4B. 8C. 10D. 12正确：【B】11、描述逻辑电路的真值表见下表所示，则其逻辑表达式F=______。
A. B.C. D.正确：【A】12、当图所示的虚线框内为______时，可以实现D触发器转换为T触发器。
A. 异或门B. 同或门C. 或非门D. 与非门正确：【B】13、逻辑项的相邻项是______。
A. B.C. D.正确：【A】14、已知奇校验位P的值是1，下列的ASCII码哪个符合条件：______。
A. P1010100B. P1000010C. P0100000D. P0110001正确：【B】15、逻辑函数F（A，B，C）=m（1，2，3，4，7）可以表示成______。
A. F=M（0，5，6）B. F=A B CC. F=A B C+ BD. F=A B C+BC正确：【C】16、在下图所示电路中，电路______的输出不为高电平。
第十三章 时序逻辑电路习题及答案
第十三章时序逻辑电路习题及答案一、填空题1、数字逻辑电路常分为组合逻辑电路和两种类型。
2、时序逻辑电路是指任何时刻电路的稳定输出信号不仅与当时的输入信号有关，而且与有关。
3、时序逻辑电路由两大部分组成。
4、时序逻辑电路按状态转换来分，可分为两大类。
5、时序逻辑电路按输出的依从关系来分，可分为两种类型。
6、同步时序电路有两种分析方法，一种是另一种是。
7、同步时序电路的设计过程，实为同步时序电路分析过程的过程。
8、计数器种类繁多，若按计数脉冲的输入方式不同，可分两大类。
9、按计数器进制不同，可将计数器分为。
10、按计数器增减情况不同，可将计数器分。
11、二进制计数器是逢二进一的，如果把n个触发器按一定的方式链接起来，可枸成。
12、一个十进制加法计数器需要由 J-K触发器组成。
13、三个二进制计数器累计脉冲个数为；四个二进制计数器累计脉冲个数为。
14、寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为。
15、数码输入寄存器的方式有；从寄存器输出数码的方式有。
16、异步时序逻辑电路可分为和。
17、移位寄存器中，数码逐位输入的方式称为。
18、计数器可以从三个方面进行分类：按__ _ _方式，按_________________方式，按______________方式。
19、三位二进制加法计数器最多能累计__个脉冲。
若要记录12个脉冲需要___个触发器。
20、一个四位二进制异步加法计数器，若输入的频率为6400H Z，在3200个计数脉冲到来后，并行输出的频率分别为______H Z，_____ H Z，____ H Z，_____ H Z。
一个四位二进制加法计数器起始状态为1001，当最低位接收到4个脉冲时，各触发器的输出状态是：Q0为__；Q1为__；Q2为__；Q3为__。
21、时序逻辑电路的特点是：任意时刻的输出不仅取决于______________，而且与电路的______有关。
22、寄存器一般都是借助有________功能的触发器组合起来构成的，一个触发器存储____二进制信号，寄存N位二进制数码，就需要__个触发器。
数字逻辑课后习题答案(华中科技大学出版社,欧阳星明主编)
习题课
1.6 将下列二进制数转换成十进制数、八进制数和十六进制 数。 （1）1110101 （2）0.1110101 （3） 10111.01 解答： （1） (1110101)2＝1×26＋1×25＋1×24＋0×23＋ 1×22＋0×21＋1×20 ＝64＋32＋16＋0＋4＋0＋1 ＝(117)10 ＝(165)8 ＝(75)16
0001 0010.0110
12.6 0001 0010.1100
10
习题课
1.12 试用8421码和Gray码分别表示下列各数。 （1） (111110)2 （2） (1100110)2 解答： （1） (111110)2 = (62)10 = (0110 0010)8421 =(100001)Gray （2）(1100110)2 = (102)10 =(0001 0000 0010) =(1010101) Gray
8
习题课
1.9 写出各数的原码、反码和补码。 （1）0.1011 （2）－10110 解答： 0.1011 原码 反码 0.1011 0.1011 －10110 110110 101001
补码
0.1011ຫໍສະໝຸດ 1010109习题课
1.10 已知[N]补＝1.0110,求[N]原、[N]反和N. 解答： 原码：1.1010
解答： （1）不正确。如当X、Y、Z取值为1，0，1时。 （2）不正确。如当X、Y、Z取值为0，1，0时。 （3）正确。Y＝(Y X )(Y X )＝ (Z X )(Y X ) ＝ XY YZ X Z Z YZ XZ ＝ X Z YZ ＝ ＝Z。 （4）正确。X＝ XY X Y ＝ X Y X Y ＝ X Y ， Y＝ XY XY ＝ X Y XY＝ X Y ， 所以，X＝Y。
数字逻辑电路习题集
数字逻辑电路习题集第⼀章数字逻辑电路基础⼀、填空题1、模拟信号的特点是在和上都是变化的。
（幅度、时间、连续）2、数字信号的特点是在和上都是变化的。
（幅度、时间、不连续）3、数字电路主要研究与信号之间的对应关系。
（输出、输⼊、逻辑）4、⽤⼆进制数表⽰⽂字、符号等信息的过程称为_____________。
（编码）5、()11011(2= 10)，()1110110(2= 8)，()21(10= 2)。
（27、166、10101） 6、()101010(2= 10)，()74(8= 2)，()7(16=D 2)。
（42、111100、11010111）7、最基本的三种逻辑运算是、、。
（与、或、⾮）8、逻辑等式三个规则分别是、、。
（代⼊、对偶、反演）9、逻辑函数化简的⽅法主要有化简法和化简法。
（公式、卡诺图）10、逻辑函数常⽤的表⽰⽅法有、和。
（真值表、表达式、卡诺图、逻辑图、波形图五种⽅法任选三种即可）11、任何⼀个逻辑函数的是唯⼀的，但是它的可有不同的形式，逻辑函数的各种表⽰⽅法在本质上是的，可以互换。
（真值表、表达式、⼀致或相同） 12、写出下⾯逻辑图所表⽰的逻辑函数Y= 。
（C B A Y )(+=）13、写出下⾯逻辑图所表⽰的逻辑函数Y= 。
（))((C A B A Y ++=）14、半导体⼆极管具有性，可作为开关元件。
（单向导电）15、半导体⼆极管时，相当于短路；时，相当于开路。
（导通、截⽌） 16、半导体三极管作为开关元件时⼯作在状态和状态。
（饱和、截⽌）⼆、判断题1、⼗进制数74转换为8421BCD 码应当是BCD 8421)01110100(。
（√）2、⼆进制只可以⽤来表⽰数字，不可以⽤来表⽰⽂字和符号等。
（╳）3、⼗进制转换为⼆进制的时候，整数部分和⼩数部分都要采⽤除2取余法。
（╳）4、若两个函数相等，则它们的真值表⼀定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。
（╳）5、证明两个函数是否相等，只要⽐较它们的真值表是否相同即可。
数字逻辑与数字电路习题
《数字逻辑与数字电路》习题案例（计算机科学与技术专业）2011年7月计算机与信息学院计算机科学技术系一、选择题1．十进制数33的余3码为 。
A. 00110110B. 110110C. 01100110D. 1001002．二进制小数-0.0110的补码表示为 。
A ．0.1010B ．1.1001C ．1.0110D ．1.10103．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1B ．两个同时为0C ．两个互为相反D ．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？A ． 9B ．7C ．16D ．不能确定5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 67. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A )(B9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门)(C 集电极开路OC门 )(D 一般CMOS 门 10．以下代码中为无权码的为 。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11．以下代码中为恒权码的为 。
A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码12．一位十六进制数可以用 位二进制数来表示。
A . １B . ２C . ４D . 16CP Q Q CP Q Q CPQ 0 CP13．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.10101 14．在一个8位的存储单元中，能够存储的最大无符号整数是。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输入 x / 输出 Z
0/0 00
1/0
1/0 01
状态 y2y1
0/1 0/0
1/0 0/0
1/0
11
10
2、分析下图所示的逻辑电路，说明该电路的功能。
y3
• y2
IK
IJ
Cp
••
&
IK
IJ
• ••
。
&
。y1
y1
IK
IJ
“1”
。•
1
x
3、分析下图所示的逻辑电路，设电路初始状态为“00”，输入序列为 x=10011110110，作出 输出响应序列，并说明电路功能。
输出
Z
000001010000
6、化简如下所示的原始状态表
次态 / 输出
现态
x=0
x=1
A
B/0
C/0
B
A/0
F/0
C
F/0
G/0
D
A/0
C/0
E
A/0
A/1
F
C/0
E/0
G
A/0
B/1
7、用 D 触发器作为存储元件设计一个 4 位串行输入、并行输出的双向移位寄存器。该电路 有一个数据输入端 x 和一个控制输入端 M。当 M=0 时，实现左移，数据从右端串行输入； 当 M=1 时，实现右移，数据从左端串行输入。
型电路所需状态数目少。
（）
3、实现同一功能的最简 Mealy 型电路比最简 Moore 型电路所需触发器数目一定更少。
（）
4、最大等效类是指含状态数目最多的等效类。
（）
5、同步时序逻辑电路设计中，状态编码采用相邻编码法是为了消除电路中的竞争。（ ）
6、根据最简二进制状态表确定输出函数表达式时，与所选触发器类型无关。 （ ）
010
001
注意：如反向输出则为加“1”计数
（1）寄存器 多个触发器的并行操作，可以暂存数据信息
* 数据寄存器（4 位数值，即 4 个触发器）用 D 触发器来实现，电路图如下所示
Q3
Q2
Q1
Q0
ID
ID
ID
ID
•
•
•
Cp
数据输入端（存储 4 位数据）
* 移位寄存器（输入可并行亦可串行，输出可并行亦可串行）各位之间存在传递关系
D. 触发器一定更少
4、同步时序电路设计中，状态编码采用相邻编码法的目的是（ D ）。
A. 减少电路中的触发器
B. 提高电路速度
C. 提高电路可靠性
D. 减少电路中的逻辑门
**判断题
1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。
（ ×）
2、若某同步时序逻辑电路可设计成 Mealy 型或者 Moore 型，则采用 Mealy 型电路比采用 Moore
B. D 触发器
C. J-K 触发器
D. T 触发器
2、构成一个模 10 同步计数器，需要（ B ）触发器。
A. 3 个
B. 4 个
C. 5 个
D. 10 个
3、实现同一功能的 Mealy 型同步时序电路比 Moore 型同步时序电路所需要的（ B ）。
A. 状态数目更多
B. 状态数目更少
C. 触发器更多
三、习题参考答案
**填空题 1、时序逻辑电路按其状态改变是否受统一定时信号控制，可分为（同步时序逻辑电路）和 （异步时序逻辑电路）两种类型。 2、一个同步时序逻辑电路可用（输出函数表达式）、（激励函数表达式）和（次态函数表达 式）3 组函数表达式描述。 3、Mealy 型时序逻辑电路的输出是（输入和状态变量）的函数，Moore 型时序逻辑电路的输
分类：（1）Mealy 型 Z＝F（X，Q） 输出是电路的输入和现态的函数（注意输出与输入有直接关系）
过去输入 现在输入
现态
｝ 输出
（2）Moore 型 Z＝F（Q） 输出仅仅是电路现态的函数（注意输出与输入没有直接关系）
所有输入
现态
输出
同步时序逻辑电路：各触发器共用同一时钟信号，即电路中各触发器状态的转换时刻在 统一时钟信号控制下同步发生。
**填空题
1、时序逻辑电路按其状态改变是否受统一定时信号控制，可分为（
）和（
）
两种类型。
2、一个同步时序逻辑电路可用（
）、（
）和（
）3 组函数表达
式描述。
3、Mealy 型时序逻辑电路的输出是（
）的函数，Moore 型时序逻辑电路的输出是
（
）的函数。
4、设最简状态表包含的状态数目为 n，相应电路中的触发器个数为 m，则 m 和 n 应满足关
系（
）。
5、一个 Mealy 型“0011”序列检测器的最简状态表中包含（
）个状态，电路中有
（
）个触发器。
6、某同步时序逻辑电路的状态表如下所示，若电路初始状态为 A，输入序列 x=010101，则
电路产生的输出响应序列为（
）。
现态
次态 / 输出
x=0
x=1
A
B/0
C/1
B
C/1
B/0
C
A/0
A/1
出是（状态变量）的函数。
4、设最简状态表包含的状态数目为 n，相应电路中的触发器个数为 m，则 m 和 n 应满足关
系（2m ≥ n > 2m-1）。
5、一个 Mealy 型“0011”序列检测器的最简状态表中包含（ 4 ）个状态，电路中有（ 2 ）
个触发器。
6、某同步时序逻辑电路的状态表如下所示，若电路初始状态为 A，输入序列 x=010101，则
Q3
Q2
Q1
Q0
•
•
•
ID
ID
ID
ID
•
•
•
•
•
•
Cp
数据输入端（存储 4 位数据）
* 移位寄存器（各位之间存在传递关系，且首位和末位也存Q1
Q0
•
•
•
•
ID
ID
ID
ID
•
•
•
•
•
• • Cp
数据输入端（存储 4 位数据）
注意：前面示意的均为左移位，如右移位，传递关系相反
二、相关习题
Y＝F（X，Q） //现态 Q 就是上图存储电路原始的输出 yk （2）次态函数表达式：电路的次态 Qn+1 与激励函数 Y 和现态 Q 之间关系
Qn+1＝F（Y，Q） //次态 Qn+1 就是上图存储电路再次触发后的输出 ykn+1 （3）输出函数表达式：电路的输出 Z 和输入 X 和当前现态 Q 的关系
7、设计一个同步模 5 计数器，需要 5 个触发器。
（）
8、同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。
（）
9、一个存在无效状态的同步时序逻辑电路是否具有自启动功能，取决于确定激励函数时对
无效状态的处理。
（）
**分析及设计题 1、状态图如下所示，指出该电路属于何种类型？实现什么功能？相应的电路中需要几个触 发器？
第五章 同步时序逻辑电路的习题
一、基本知识点 1、时序逻辑电路的一般结构
输 X1
入 X2
信
┇
号 Xn
ys
┅ y1
组合 逻辑 电路
存储电路
Z1 输
Z2 出
┇
信
Zm 号
Y1 ┅ Yr
特点：a、有存储电路（记忆元件）；有组合电路（特殊时可没有） b、包含反馈电路，电路功能与“时序”相关 c、输出不仅与输入（X）有关，而且与存储状态（Y）有关
）。
A. 状态数目更多
B. 状态数目更少
C. 触发器更多
D. 触发器一定更少
4、同步时序电路设计中，状态编码采用相邻编码法的目的是（
）。
A. 减少电路中的触发器
B. 提高电路速度
C. 提高电路可靠性
D. 减少电路中的逻辑门
**判断题
1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。
（）
2、若某同步时序逻辑电路可设计成 Mealy 型或者 Moore 型，则采用 Mealy 型电路比采用 Moore
Mealy 型 Z＝F（X，Q） Moore 型 Z＝F（Q）
状态表的格式 Mealy 型
现态
次态 / 输出
输入 X
Moore 型 现态
次态 输入 X
输出
y
yn+1 /
Z
状态图的画法 Mealy 型
y
x/ Z
y yn+1
yn+1
Z
Moore 型
x
yn+1 /
Z
yn+1 Z
3、同步时序逻辑电路分析 （1）表格法的分析步骤 a、根据电路写出输出表达式和激励函数表达式 b、列出各自的激励矩阵，确定电路相应的次态 c、作出给定电路的状态表和状态图 d、拟定一个典型输入序列，画出时间图，描述此电路的功能 （2）代数法的分析步骤 a、根据电路写出输出表达式和激励函数表达式 b、把激励函数代入次态方程，导出次态方程组 c、根据此方程组，作出状态表和状态图 d、拟定一个典型输入序列，画出时间图，描述此电路的功能 注意：上述两种分析方法的 b、c 两步骤不同
4、同步时序逻辑电路设计 步骤：
（1）形成原始的状态图和状态表
（2）对原始的状态进行化简，变成最简状态，降低电路复杂度和成本 （3）把状态与二进制代码相对应，即决定触发器的个数 （4）确定激励函数（对应触发器的种类）和输出函数（对应逻辑电路的种类），并画出逻 辑电路图 5、常用的时序电路 （1）计数器 周期性的状态循环 按进制可分为：二进制计数器、BCD 码计数器、任意进制计数器（楼两种存在无效状态） 按时钟输入方式：同步计数器、异步计数器 按趋势可分为：加“1”计数器、减“1”计数器 * 同步二进制计数器（3 位数值，即 3 个触发器）