试题卷(14数电A)
2014数电试题A卷答案
2014数电试题A 卷答案 一.填空题（每空1分，共20分） (1).(10001.1110)2=(21.70)8=(11.E)16(2).高电平 低电平 高阻态(3) 组合逻辑电路 时序逻辑电路 (4)分辨率 转换误差二、判断题（每小题2分，共10分）1. √2. √3. ×4. √5. ×三、选择题（每小题2分，共10分）1. B2. D3. A4. C5. B四、试画出用3线-8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。
Y 1=A’C’+ABC’+BCY 2=B’C’+ABC’ （本题10分）五、试用74LS161设计一个可控进制计数器，当输入控制变量M=0时工作在四进制，M=1时工作在十四进制。
请标出计数输入端和进位输出端。
（本题10分）六、画出下图电路中触发器输出端Q 的电压波形，输入信号A 、B 的波形如图所示，触发器的初始状态Q=0。
（本题15分）解：由图写出触发器输入端D 的逻辑式，得到D=((A ⊕B)Q)'，故得到触发器的状态方程为Q *=D=((A ⊕B)Q)'。
上式表明，当A ⊕B =0时，Q *=1。
我们先可以画出A ⊕B 的状态，然后根据A ⊕B 的状态就能决定Q *的状态。
于是得到下图的波形图。
七、下图是用555定时器构成的开机延时电路。
若给定C=25μF ，R=91k Ω，VCC=12V ，试计算常闭开关断开以后经过多长的延迟时间v0才跳变为高电平。
（本题15分） 解：延迟时间等于从S 断开瞬间到R 上的电压降至V T-=1/3V cc 的时间，即=RC ㏑3A B C 1=1.1×91×1000×25×10-6=2.5S八、试用JK触发器和门电路设计一个同步七进制计数器。
（本题20分）解：因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成。
如果对电路的状态编码没有提出要求，则取七个状态以及如何安排顺序可自行确定。
数电A答案
…………………密……………封……………线……………密……………封……………线…………………
已知 CC14539 的逻辑功能表达式和方框图 5.1 如下：
座 号
座 号
图 5.1
答：A=A1 B=A0 D10= D13=C D11==1 D12 = C D20=0 D21= D22=C D23=1 连线图如图所示： 2、采用置数法（置数值为 0） ，利用二片 74160 构成一个 72 进制计数器，可另加与非门，画出 连线图。 （74160 是一个同步十进制计数器，具有异步清零、同步置数功能，S1、S2 为片选端， S1=S2=1 时具有计数功能）
Z1 ABC ABC ABC BC Z 2 ABC ABC AB
第 1 页 共 2 页
…………………密……………封……………线……………密……………封……………线…………………
A0 D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 )S1 Y1 ( A1 A0 D20 A1 A0 D21 A1 A0 D22 A1 A0 D23 )S 2 Y2 ( A1
名
姓
班
班
姓
名
解：采用同步置数功能，连线如图所示：
第 2 页 共 2 页
五设计题每题12分共24数据选择器cc14539实现组合逻辑函数bc嘉应学院电子信息工程学院20132014学年第一学期期末考试试卷数字电路与数字逻辑试题a卷答案考试形式
…………………密……………封……………线……………密……………封……………线…………………
…………………密……………封……………线……………密……………封……………线…………………
第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计
北京信息科技大学2008~2009学年第一学期《数字电子技术》课程期末考试试卷A课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷注意：所有答案写在答题纸上，写在试卷上无效。
一、填空题(本题满分20分，共含10道小题，每小题2分)1∙(7AC1)16=( )2=( 1=( )]0。
2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使用。
(输入端的状态均为不定)3.相同编号的最小项和最大项存在的关系为o4.(+1oo"的原码为，反码为，补码为o5.若A是逻辑变量，则A㊉I=。
二、逻辑函数式的化筒(12分)1 .利用公式法化简为最简与或式：F=AB∖A f CD+(AD+3'C')')(4+B)2 .利用卡诺图法将逻辑函数化简为最简与或式：y(A,B,G=>z(OJ2,4),给定约束条件为m3+rτ‰t+mβ+rr‰j=O下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一片8选1数据选择器74HC151产生逻辑函数：Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。
（12分）s ,A2A4YO O O OO O O1O∣O O1O D1O O11O1O OO1O1/人O11O2O11151X X X高阻五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分）CP六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路的功能以及能否自启动。
（14分）CP七、 试用一片4位同步二进制计数器741S163接成十进制计数器（允许附加必要的门电路,采用清零法），并作简要说明。
741S163的引脚图如下所示。
数电考试卷及答案（共4套）
数电考试卷及答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（110分钟）(第⼀套)⼀、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输⼊数字量10000000为5v。
若只有最低位为⾼电平，则输出电压为（）v；当输⼊为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相⽐，GAL器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。
⼆、根据要求作题：（共15分）1．1．将逻辑函数P=AB+AC写成与或⾮型表达式，并⽤集电极开路门来实现。
2．2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所⽰电路，写出F1、F2的逻辑表达式，说明电路的逻辑功能。
图中所⽤器件是8选1数据选择器74LS151。
（10分）四、设计⼀位⼗进制数的四舍五⼊电路（采⽤8421BCD码）。
要求只设定⼀个输出，并画出⽤最简与⾮门实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图5（a）(b)所⽰，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、⽤T触发器和异或门构成的某种电路如图6（a）所⽰，在⽰波器上观察到波形如图6(b)所⽰。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、电路如图7所⽰，其中RA=RB=10kΩ,C=0.1µf，试问：1．在Uk为⾼电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动⽅程和状态⽅程，列出状态转换表，画出完整的状态转换图；3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？（共15分）⼋、图8所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。
《数字电路》A卷参考答案及评分标准
F AB AC CDAB AC CD =++=1n n Q D+=《数字电路》A 卷参考答案及评分标准一、填空题（每空2分，共20分）1、（10110101.11)2、(B5.C)162、最高位符号位不变、后面的位“取反加1”3、（10001001）8421BCD4、AB AB +5、()(())A B C A C B +++、()(())A B C A C B +++6、ABC ABC ABC ABC +++7、32K 、256K二、选择题（每题2分，共10分）1、A2、B3、B4、D5、C三 画图题（每题5分，共10分）1、解：（写出表达式得2分）电路图如下所示： （画出电路图得3分） ABCD C F &&&&（答案不唯一，方法正确即可）2、解：D 触发器的次态方程为 根据图示的连接关系，可知：1n n n Q D Q +== （写出此式可得2分）则可画出在5个CP 脉冲作用下的波形图如下所示：CPQ （画出正确的波形图得3分，否则酌情给分）A B C F 01000000000111111110000001111111四 计算题 （每题10分，共20分）1、解，由题意画出卡诺图如下： AB CD 000111100001111000000000由上图的卡诺图，可得到题中的最简或与式为：(,,,)()()F A B C D B C B D =++ （填出正确的卡诺图得2分、画出正确的卡诺圈得4分，读出正确的表达式得4分）2、解：由题意得到真值表如下所示：且通过真值表可得到标准与或式及标准或与式如下：(2,3,4,7)F m =∑ （标准与或式，也可展开）(0,1,5,6)F M =∏（标准或与式，也可展开） （写出真值表得4分，写出标准与或式、或与式各得3分）五 分析设计题1、（10分） （此题可使用观察法和卡诺图法进行设计，且答案不唯一，只要设计出的功能是正确的即可酌情给分）一种观察法如下：解：选择A 、B 信号为数据选择器的地址选择端。
《数字电路》考查试卷(A)及答案
《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。
2、负边沿JK 触发器的逻辑函数表达式是 。
3、用555时基电路可组成 、 、 等。
4、R-S 触发器Sd 端称为置 端，Rd 为置 端。
5、（28）10=（ ）2=（ ）8421BCD 。
6、（101100）8421BCD =（ ）10=（ ）2。
7、A/D 转换器的作用是将 信号转换为 信号 。
8、构成任意进制计数器方法主要有 和 两种 。
二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。
（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。
（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。
（ ） 5、Y=A ⊙B =AB+AB 。
（ ） 6、四位二进制计器最大10进制数为16。
（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。
（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。
（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。
（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。
（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。
A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。
（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。
数电卷子
一、选择题。
（每空2分，共20分）1、十进制数25用8421BCD 码表示为（ ）。
A.10 101 B.0010 0101 C.100101 D .101012、下列各式中的四变量A 、B 、C 、D 的最小项是：（ ）。
(A)ABCD (B)AB(C+D) (C)A+B+C+D(D)A+B+C+D3、Y=A B C D C +++的反函数为 （ ）。
(A)Y=()A B C D C+⋅⋅⋅A1L (B)Y =()A B C D C+⋅⋅⋅(C)Y =()A B C D C +⋅⋅⋅ (D)Y =()A B C D C+⋅⋅⋅4、卡诺图③、④表示的逻辑函数最简式分别为（ ）和（ ）。
A ．F=B +DB ．F=B+DC ．F=BD +B DD ．F=BD+BD5、逻辑电路如图⑤，函数式为（ ）。
A. F=AB +C B. F=A B +CC. F=AB+CD. F=A+B C6、 2048×8位RAM 芯片，其数据线的个数是：（ ） 。
(A)11(B)8(C)14 (D)2117、下列逻辑函数表达式中与F=A B +AB 功能相同的是（ ）。
A.BA ⊕ B.BA ⊕ C.BA ⊕ D. AB ⊕8、下列逻辑电路中是时序逻辑电路的是（ ）。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 9. RO M 属于（ ）。
A ．组合逻辑电路 B.时序逻辑电路二、化简下列逻辑表达式。
（第1小题用公式法化简，第2题用卡诺图法化简，共10分） （1）),,(C B A L =BA C A ABCB +++（2）∑∑+=)15,11,7,5,3,2()13,9,6,4,1,0(),,,(d m D C B A L三、分析设计题。
（共70分）1、分析图1所示时序逻辑电路的逻辑功能，并写出输出和输入的逻辑表达式。
（10分 (,,)L A B C ABC ABC ABC ABC=+++3、试用74HC138（其逻辑框图如下图2所示）和适当的逻辑门实现函数 （15分）4、试分析图3电路逻辑功能。
数电试题及答案
通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分）1、8421BCD码01101001.01110001转换为十进制数是：（ c ）A：78.16 B：24.25 C：69.71 D：54.562、最简与或式的标准是：（ c ）A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ）A：消去1个表现形式不同的变量，保留相同变量B：消去2个表现形式不同的变量，保留相同变量C：消去3个表现形式不同的变量，保留相同变量表1D：消去4个表现形式不同的变量，保留相同变量Array 4、已知真值表如表1所示，则其逻辑表达式为：（ A ）AB：AB + BCC：AB + BCD：ABC（A+B+C）5、函数F(A，B，C)=AB+BC+AC的最小项表达式为：（ B ）A：F(A,B,C)=∑m（0，2，4）B：F(A,B,C)=∑m（3，5，6，7）C：F(A,B,C)=∑m（0，2，3，4）D：F(A,B,C)=∑m（2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。
A：32 B：C： 5 D： 67、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 ～Y0是：（ C ）A：11111101 B：10111111 C：11110111 D：111111118、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（D ）A ：J=0，K=0B ：J=0，K=1C ：J=1，K=0D ：J=1，K=19、能够实现线与功能的是：（ B ）A ： TTL 与非门B ：集电极开路门C ：三态逻辑门D ： CMOS 逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（ B ）可转换为4位并行数据输出。
河南城建学院2021 2021学年第二学期期末数电试卷(A)
河南城建学院2021 2021学年第二学期期末数电试卷(A)河南城建学院2021-2021学年第二学期期末数电试卷(a)河南城市建设学院2022-2022学年第二学期期末考试（检查）☆ 数字电子技术试题（a卷）供自动化专业1224071班使用2021年6月☆题号一二三四五六总分密得分阅卷人封本套试卷共四页一、填空（每个空格0.5分，共13分）第1行。
逻辑函数有四种主要的表达形式。
一般来说，A/D转换过程需要经过、、四个内部2个步骤。
不3、存储器eprom2764芯片的存储容量是kb，有根数据线和根地址线。
要4.晶体三极管有三种工作状态：、、，在数字电路中三极管一般作为开关元件使用，即工作在和答5.存储8位二进制信息，要个触发器。
6.jk触发器特征方程为。
半加的含义是的加法运算。
全题７．加法是指的加法操作。
☆ 8.消除竞争风险的主要方法是和。
☆ 9.常见的BCD码包括code、code、code、code等。
判断问题（每个问题1分，共10分）1方波占空比为0.5。
（2.8421码）1001比0001大。
（）3．一般ttl门电路的输出端可以直接相连，实现线与。
（）4.CMOS od门（开漏门）的输出端可以直接连接，实现线和线连接。
（5）二进制译码器相当于最小项发生器，便于实现组合逻辑电路。
（）6. 对于edge JK触发器，当CP为高时，当J=k=1时，状态将翻转一次。
（）7. 当每个时钟脉冲CP作用于环形计数器时，只有一位触发器更新状态。
（8）计数器模数指组成计数器的触发器数量。
（）9.ram由若干位存储单元组成，每个存储单元可存放一位二进制信息。
（）10．时间和幅度都断续变化的信号是数字信号，语音信号不是数字信号。
（）三、选择题（每题2分，共10分）一.十六进制数可以用二进制数表示。
a、 1b。
2c。
4d。
162.十进制数字25由8421BCD代码表示。
a.10101b.00100101c.100101d.101013.当逻辑函数有n个变量时，共有个变量取值组合？a.nb.2nc.nd.24.触发器可以记录一位二进制代码，其状态稳定。
数电A-A卷及答案(自动化等)
昆 明 理 工 大 学 试 卷（A ）考试科目：数字电子技术A 考试日期： 命题教师：集体学院： 专业班级： 学生姓名： 学号：任课教师： 课序号： 考试座位号：一、填空题（每题3分，共计39分）1、完成把输入数据分配给2N 路输出通道的逻辑器件叫 。
2、普通编码器和优先编码器的主要区别是 。
3、在逻辑代数中，已知X+Y=Z+Y ，则X=Z 。
这一命题对吗？答： 。
在逻辑代数中，已知XY=ZY ，则X=Z 。
这一命题对吗？ 答： 。
4、TTL 触发器按结构不同可以分为四种，它们是 ， ， 和 。
5、要实现把1KH Z 的正弦波转换为同频率的矩形波，可选用 电路完成。
6、设在74系列TTL 门电路中，已知V OH ≥3.2V, V OL ≤0.4V ; I IL ≤ -1.6mA ， I IH ≤40μA ，I OL (max)=16mA,I OH(max)= -0.4mA 。
问该门的扇出系数N O = （设每个负载门只接一个输入端）。
若V ILmax =0.8V ,V IHmin =2V ,噪声容限V NL = 和V NH = 。
7、对COMS 或非门电路多余输入端的处理办法有 和 等。
8、逻辑函数式)(DE A C B A Y ++=的对偶式为： 。
9、RAM 字扩展的方法是利用新增加的地址线去控制各片RAM 的 端，如果用容量为1K ×4的芯片组成16K ×8存储器，所需的片数为 。
10 、由555定时器组成的施密特触发器，在5脚接入6V 电压后，其上限阈值电压和下限阈值电压分别为 和 。
11、试分析计数器在1=M 和M=0时各为几进制（ ）、（ ）。
12、在4位权电阻网络D/A 转换器中，若取V REF =5V ，当输入数字量为d 3d 2d 1d 0=0101时输出电压为（ ）。
13、某模/数转换器的输入为0~10V 模拟电压，输出为8位二进制数字信号（D 7 ~ D 0)。
数电试卷A及答案
卷号：（A ） （2008年6月） 绝密湖北师范学院本科期末考试试卷数字电子技术基础考试范围全部章节 命题人 皮大能 院系控制科学及工程系 考试形式 闭卷 课程类别 必修 学 期 20081 专业 电气工程及其自动化——————————————————————————————————— 一 、选择题(选择正确答案,并将其代号写在题干后面的括号里.答案选错或未选全者,该题不得分.每小题 1 分，共 10 分) 1、图 1所示 逻 辑 电 路 为( )。
(a) “ 与 非” 门 (b) “ 与” 门(c) “ 或” 门(d) “ 或 非” 门ABC2、场效应管门电路如图2 所示，该电路为( )。
(a)“与非”门(b) “非”门(c) “或”门+UDDF3、逻辑图和输入A，B的波形如图3 所示，分析在t1 时刻输出F为( )。
(a) “1”(b) “0”(c) 任意t1=1AFBAB4、半加器的逻辑图如图4所示，指出它的逻辑式为( )。
(a) S=A⊕B C=AB(b) S=A B+A B C =A B(c) S=A⊕B C=ABABCS图2图35、逻 辑 电 路 如 图 5所 示， 当 A=“0”，B=“1” 时，C 脉 冲 来 到 后 D 触 发 器 ( )。
(a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“0” (d) 置“1”B6、某 数/模 转 换 器 的 输 入 为 8 位 二 进 制 数 字 信 号（D 7 ~ D 0)，输 出 为 0~25.5V 的 模 拟 电 压。
若 数 字 信 号 的 最 低 位 是“1” 其 余 各 位 是“0”， 则 输 出 的 模 拟 电 压 为( )。
(a) 0.1V(b) 0.01V (c) 0.001V7、逻 辑 式F =A BC +ABC +A B C ，化 简 后 为( )。
(a) F =A B +B C(b) F =A C +AB (c) F =A C +BC8、如图6，二 位 二 进 制 译 码 器 的 逻 辑 式 为 Y 0=B A 、Y 1 =B A 、Y 2 =B A 、Y 3 =BA ， 由 逻 辑 式 画 出 的 逻 辑 电 路 为 ( )。
数电期末试题-A卷
班级 学号 姓名装 订 纸《数字电子技术》期末试卷（A ）信息与科学工程学院1、将TTL 与非门做非门使用，则多于的输入端应该 （ ）A 、接高电平B 、接地C 、悬空2、存在空翻现象的触发器是 （ ）A 、同步触发器B 、主从触发器C 、边沿触发器3、下列电路中不属于组合逻辑电路的是 （ ）A 、译码器。
B 、编码器C 、寄存器4、十进制数35表示成二进制数是 （ ）A 、00100011B B 、00100011QC 、00100011H5、若已知一个TTL 门电路的关门电阻ROFF ＝0.75K Ω,开门电阻Ron ＝2.5K Ω.当出入端接入的输入电阻RI ＝2.0K Ω时，输出端的电平是 （ ） A 、高电平 B 、低电平 C 、不稳定6、下列式子是反演律的是 （ ）A 、 A ·(B+C) =AB+ACB 、 A ·B ＝B ·AC 、=--B A ========+B A7、下列叙述正确的是 （ ）A 、触发器结构和其逻辑功能是一一对应的。
B 、数字逻辑电路工作时有竞争必然有冒险。
C 、74LS290是异步时序逻辑电路。
8、下列哪种门电路输出端可以直接并联使用 （ ）A 、TTL 电路的OC 门。
B 、具有推拉式输出的TTL 电路C 、普通的CMOS 门9、下列器件是触发器的是 （ ）A 、74LS138B 、74LS148C 、74LS11210、下列是十进制同步加法计数器的是 （ ） A 、74LS161 B 、74LS160 C 、74LS290二、利用卡诺图的方法化简一下逻辑函数，要求化成最简的与或形式（10′）。
F(A 、B 、C 、D)=∑(0、1、3、9、11、15)＋∑d （2、6、7、8、10）班级 学号 姓名装 订 纸三、一个运算电路的两个输入为一个二进制数A 1A 0，要求输出的二进制数比输入的平方量还大3，试用与非门设计此电路（15′）。
数电A卷 智能1班 含不准确答案
1. 数制转换：（11111101）2=（176）8、（100110001011）2=（4C5）16
2. 时序逻辑电路的输出状态不仅与
电路的原状态 有关
3. 在数字电路中，晶体三极管通常工作在 导通 和 截止 两种状态。
4. 已知逻辑表达式：Y=AB+BC，若 A=1,B=1，C=0。则运算结果 Y= 1 。
四、 作图 1、 试用 74LS138 译码器和门电路实现以下函数，作出接线图。
Y (A, B,C) m0,1,3,4
m0 000 m1 001 m3 011 m4 100 Y ABC ABC ABC ABC m0 m1 m3 m4 m0 m1 m3 m4
6、一个数据选择器的地址输入端有 4 个，最多可有（B）个数据信号输入。
A、4 B、16 C、8
7、同步时序电路和异步时序电路比较，其差异在于后者（C）
A、没有触发器
C、没有统一的时钟脉冲控制
D、6
该时刻输入变量的取值
D、保持
B、没有稳定状态
D、输出只与内部状态有关
8、在 CP 下降沿到来时，要使 JK 触发器的输出 Q 从 1 变成 0，它的输入信号 JK 应为
等应用电路。 9. 不考虑低位进位的加法器称为 半加器 。
10. TTL 集成 JK 触发器异步置“1”时，其 端应接 低 电平。
二、 选择
（A）
1、 二进制数（1110100）2 对应的十进制数是（C）。 A、120 B、112 C、116 D、108
2、在下列逻辑电路中，不是组合逻辑电路的是（B）。
A、01B、00来自9、集成电路 74LS138 可以实现（C）功能
2014期末考试数电复习资料(含答案)
1. 以下表达式中符合逻辑运算法则的是 。
A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1
2. 逻辑变量的取值和可以表示 。
A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无
4十进制数25用8421BCD码表示为 。
A.10 101 B.0010 0101 C.100101 D.10101
5在一个8位的存储单元中能够存储的最大无符号整数是 。
A.25610 B.12710 C.FF16 D.25510
4因为逻辑表达式A+B+AB=A+B成立所以AB=0成立。
5若两个函数具有不同的真值表则两个逻辑函数必然不相等。
6若两个函数具有不同的逻辑函数式则两个逻辑函数必然不相等。
7逻辑函数两次求反则还原逻辑函数的对偶式再作对偶变换也还原为它本身。
8与八进制数(47.3)8等值的数为 A. (100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)2 9. 常用的BCD码有
。
A.奇偶校验码 B.格雷码 C.8421码 D.余三码 10与模拟电路相比数字电路主要的优点有
3. 逻辑代数中与普通代数相似的定律有 、 、 。摩根定律又称为 。
4. 逻辑代数的三个重要规则是 、 、 。
5逻辑函数F=
A+B+CD的反函数F= 。
10当8421奇校验码在传送十进制数810时在校验位上出现了1时表明在传送过
程中出现了错误。
三、填空题
1. 描述脉冲波形的主要参数有 、 、 、 、 、 、 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
装 订 线 内 禁 止 答 题
注意事项：1.答案一律做在答题卷上； 2.请写上系别、班级、学号和姓名。
一、填空题（每空1分，共10分）
1．（61. 5)10 == ( )16 = ( )5421BCD ；
2．已知某8位二进制DAC ，输入的数字量D 为无符号二进制数。
当D ＝（01001100）2时，输出的模拟电压V A =1.48V ，当D ＝（10011000）2时的输出的模拟电压V A 为（ ）V ； 3．D 触发器的次态方程是（ ）；
4．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（ ），其高电平输出的扇出系数N OH =（ ）；
5．函数F=A()B C +的最小项表达式为F=（ ），最大项表达式为（ ） 6．某SRAM 芯片有11条地址线和8条数据线，则其存储容量为 bit ； 7．=⊕1A （ ）
二、单选题（每题2分，共20分）
1．下面4个逻辑表达式中，可以实现同或运算的表达式是（ ）
A A
B B A F += B B A B A F +=
C B A B A F +=
D B A F =
2．下列逻辑函数中，与（A+B ）(A+C)等价的是（ ）
A F=A
B B F=A+B
C F=A+BC
D F= B+C 3．图示TTL 门电路中，F=A 的逻辑功能图为（ ）
4. 当三态门输出高阻状态时,输出电阻可认为是（ ）
电子科技大学中山学院考试试题卷
课程名称: 数字逻辑设计基础与应用 试卷类型： A 卷 2013—2014学年度第 二 学期 考试方式： 闭卷 拟题人： 审 题 人：
系别： 班 级： 学号： 姓 名：
A 无穷大
B 无穷小
C 约100欧姆
D 约1000欧姆
5．以下电路中，能够实现对CP 端时钟信号二分频的电路是 ( )
6. 和四变量的最小项D C B A 逻辑相邻的最小项是（ ） A.D BC A B.D C B A C.D ABC D.ABCD 7．逻辑函数的表示方法中具有唯一性的是( )
A .真值表 B.表达式 C.逻辑图 D.都不具有唯一性 8.在下列四个逻辑函数表达式中，( )是最小项表达式。
A ．
B A B A
C B A Y +=),,( B.C AB C B A BC A C B A Y ++=),,( C.C AB ABC B C A C B A
D C B A Y +++=),,,( D.ABC D C B A D C B A Y +⋅⋅=),,,( 9．组合电路和时序电路比较，其差异在于前者（ ）
A ．任意时刻的输出不仅与输入有关，而且与以前的状态有关
B ．任意时刻的输出信号只取决于当时的输入信号
C ．有统一的时钟脉冲控制
D ．输出只与内部状态有关
10．边沿式D 触发器是一种（ ）稳态电路。
A ．无 C ．双
B ．单 D ．多
三、判断题（每题2分，共20分）
（ ）1．异或函数与同或函数在逻辑上互为反函数。
（ ）2．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。
（ ）3．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ ）4．计数器的模是指构成计数器的触发器的个数。
（ ）5．奇偶校验码不能检测出偶数个码元错误。
（ ）6. 16位输入的二进制编码器，其输出端有4位。
（ ）7. 施密特触发器具有一个稳定状态。
（ ）8. 同步时序电路具有统一的时钟CP 控制。
（ ）9. 用4选1数据选择器不能实现3变量的逻辑函数。
（ ）10.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
四、分析下图所示电路的逻辑功能，写出逻辑表达式（6分），并用卡诺图化简求其最简与或式（6分）。
&&
&
&&
&
&A
B
C
F
图Ｐ3.1
1
F 2
F 3
F 4
F 5
F 6
F
五、采用74138及最少的逻辑门设计一个三人表决器，给出分析过程，并画出设计电路图（10分）。
六、用下图给出的D 触发器构造一个8进制异步减法计数器（8分）。
Q
D
Q
Q
D
Q
Q
D
Q
七、参考74163功能表6-1和表6-2，完成（1）（2）要求的设计（共10分）。
型 号
计数 方式 模数、 编码 计数 规律 预置 方式 复位 方式 触发 方式 输出
方式
74163 同步 模16，
二进制
加法 同步 同步 上升沿 常规
输 入 输 出 工作方式
(1) 用预置法构成11进制加法计数器，在答题纸上写出分析过程并画出电路图（5分）。
(2) 用清0法构成12进制加法计数器，在答题纸上写出分析过程并画出电路图(5分）。
八、一个由CPU 、HM 6116和译码器74138构成的微机应用系统如下图所示，若要求
HM6116-1的地址范围为5000H~57FFH ，HM6116-2的地址范围为5800H~5FFFH ，试完成有关连线并简要列出分析过程（10分）。
图A 5 微机应用系统。