《计算机原理》第四章
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
《计算机原理学习指导》第四章指令系统综合练习题参考答案
《计算机原理学习指导》第四章指令系统综合练习题参考答案一、填空题1 、一个完善的指令系统应满足以下4个方面的要求，它们是：完备性、有效性、规整性和兼容性。
2、一条完整的指令是由操作码和地址码（操作数）两部分信息组成的。
3 、指令中的地址码字段包括源操作数的地址和操作结果数的地址（目的操作数的地址），前者用语指明操作数的存放处，后者用语存放运算的结果。
4 、指令格式按地址码部分的地址个数可以分为零地址指令格式、一地址指令格式、二地址指令格式和三地址指令格式。
5、常见的操作码方法有定长操作码和扩展操作码。
6、逻辑运算指令包括逻辑乘（与）、逻辑加（或）、逻辑非（求反）和异或（按位加）等操作。
二、单项选择题1、直接、间接、立即这 3 种寻址方式指令的执行速度有快到慢的排序是（ C ）A ．直接、立即、间接B．直接、间接、立即C ．立即、直接、间接D．立即、间接、直接2、指令系统中采用不同寻址方式的目的是（B）A ．实现存储程序和程序控制B．缩短指令长度，扩大寻址空间，提高编程灵活性C ．可以直接访问外存D．提高扩展操作码的可能并降低指令译码难度3、一地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（ C ）A ．堆栈寻址方式B．立即寻址方式C．隐含寻址方式 D ．间接寻址方式4、对某个寄存器中操作数的寻址方式称为（C）寻址方式A ．直接B ．间接C ．寄存器直接D．寄存器间接5、寄存器间接寻址方式中，操作数在（B）A ．通用寄存器 B．主存单元C．程序计数器 D ．外存6、变址寻址方式中，操作数的有效地址等于（ C ）A ．基址寄存器内容加上偏移量B．堆栈指示器内容加上偏移量C ．变址寄存器内容加上偏移量D．程序计数器内容加上偏移量7、扩展操作码是（D）A ．操作码字段中用来进行指令分类的代码B．指令格式中不同字段设置的操作码C．操作码字段外用来操作字段的代码D．一种指令优化技术，即让操作码的长度随地址数的变化而变化8 A 、下面关于汇编语言的叙述中，不恰当的是（ D ）．对程序员的训练要求来说，需要硬件知识B．汇编语言对机器的依赖性强C．用汇编语言编写程序的难度比高级语言大D．用汇编语言编写的程序执行速度比高级语言慢9 A 、能够改变程序执行顺序的是（ D ）．数据传送类指令B．移位操作类指令 C ．输入 /输出类指令 D ．条件 /无条件转移类指令10 、以下的（ D ）不能支持数值处理A ．算术运算类指令B．移位操作类指令C．字符串处理类指令D．输入/ 输出类指令三、名词解释题1 、指令：计算机能够识别和执行的操作命令2 、指令系统：一台计算机或一个计算机系统能够执行的各种指令的集合3 、指令字：一条完整的指令称为一个指令字4 、操作码：表示操作的性质及功能5 、地址码：表示指令的操作对象，指出操作数的地址6 、指令字长：等于地址码长度加上操作码长度7、定长操作码：让操作码的长度固定且集中放在指令字的一个字段中8、扩展操作码：操作码的长度可变且分散地放在不同的字段中9、寻址方式：指确定本条指令的地址及下一条要执行的指令地址的方法10、汇编语言：一种面向机器的程序设计语言，用助记符形式表示，属于低级程序设计语言11、机器语言：一种能被机器识别和执行的语言，用二进制数“0”和“1”形式表示12、 RISC ：精简指令系统计算机13： CISC ：复杂指令系统计算机，指具有大量指令的计算机系统四、简答题1、计算机指令中一般包含哪些字段？分别是什么含义？答：计算机指令中一般包含地址码和操作码两部分，地址码表示指令的操作对象，指出操作数的地址，操作码表示操作的性能及功能。
微型计算机原理-第4章(4)微机原理与接口技术(第三版)(王忠民)
第四章 80x86 指令系统—累加器专用指令
⑴ 输入指令 ①直接寻址的输入指令 指令格式及操作：
IN acc, port ;(acc) ←(port)
②间接寻址的输入指令
指令格式及操作：
IN acc, DX
;(acc) ←((DX))
第四章 80x86 指令系统—累加器专用指令
⑵ 输出指令
①直接寻址的输出指令 指令格式及操作：
第四章 80x86 指令系统—通用数据传送指令
说明： *堆栈按后进先出原则组织。 *堆栈操作以字为单位进行。 *目的操作数dst不可以是CS。 *指令中的操作数不能是立即数。
第四章 80x86 指令系统—通用数据传送指令
例：已知（AX）=1234H，（BX）=5678H，分析下面程序段的执 行过程。
REG <=> REG/MEM • 段寄存器的内容不能参加交换
例： XCHG BX，[BP+SI]
第四章 80x86 指令系统—累加器专用指令
(二) 累加器专用指令 这类指令中的一个操作数必须是累加器。累加器操作数可以 是8位的，也可以是16位的。
第四章 80x86 指令系统—累加器专用指令 1.输入/输出指令
DI 1234H DS 4000H
DM
34H 2130H 12H 00H 2132H 40H
第四章 80x86 指令系统—地址传送指令
3. 地址指针装入ES指令 指令格式：
LES reg16, mem32 此指令的功能是将源操作数所对应的双字长的内存单元中的高 字内容（一般为16位段基址）送入ES，低字内容（一般为偏移地址） 送入指令所指定的寄存器中。例如：
LES DI, [2130H]
DI 1234H ES 4000H
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
《计算机组成原理》教程第4章指令系统
4
二 指令的格式
即指令字用二进制代码表示的结构形式
包括 操作码：操作的性质 操作码 地址码：操作数（operand）的存储位置,即参加操作的 operand , 地址码 数据的地址和结果数的地址
操作码域（op） 地址码域（addr）
5
1.操作码 操作码
指令的操作码表示该指令应进行什么性质的操作。 组成操作码字段的位数一般取决于计算机指令系统的 规模。 固定长度操作码：便于译码，扩展性差 . 可变长度操作码：能缩短指令平均长度 操作码的的位数决定了所能表示的操作数,n位操 作码最多表示2n种操作
(2)． 堆栈工作过程 ．
（一）进栈操作 ① 建立堆栈，由指令把栈顶地址送入SP，指针 指向栈顶。 ② 进栈：(A)→Msp, (sp)-1→SP ；Msp:存储 器的栈顶单元 （二）出栈操作 （SP）+1→SP, (Msp)→A
22
五.指令类型
一个较完善的指令系统应当包括: 数据传送类指令： 例）move、load、store等 算术运算类指令： 例）add、sub、mult、div、comp等 移位操作类指令： 例） shl，shr，srl，srr 逻辑运算类指令： 例）and、or、xor、not等 程序控制类指令： 例）jump、branch、jsr、ret、int等 输入输出指令： 例）in、out等 字符串类指令： 例）如alpha中cmpbge、inswh、extbl等 系统控制类指令： 例）push、pop、test等
18
10) *段寻址方式 段寻址方式 Intel 8086 CPU中采用了段寻址方式（基址寻址的特例）。 由16位段寄存器和16位偏移量产生20位物理地址 11)*自动变址寻址 自动变址寻址 指在变址方式中,每经过一次变址运算时,都自动改变变址寄存 器的内容,以后在PDP-11中详讲.
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
计算机原理第四章单选
2.单选1. 通信的任务就是传递信息。
通信系统至少需由三个要素组成，_______不是三要素之一。
A．信号B．信源C．信宿D．信道2. 下面关于几种有线信道传输介质性能特点的叙述中，错误的是________。
A．双绞线易受外部高频电磁波的干扰，一般适合于在建筑物内部使用B．同轴电缆的抗干扰性比双绞线差C．同轴电缆传输信号的距离比双绞线长D．光纤传输信号的安全性比使用电缆好得多3. 下列不属于数字通信系统性能指标的是________。
A．信道带宽B．数据传输速率C．误码率D．通信距离4. 某次数据传输共传输了10000000字节数据，其中有50bit出错，则误码率约为________。
A. 5.25乘以10的-7次方B. 5.25乘以10的-6次方C. 6.25乘以10的-7次方D. 6.25乘以10的-6次方5. 在以下信息传输方式中，________不属于现代通信范畴。
A．电报B．电话C．传真D．DVD影碟6. 以下选项________中所列都是计算机网络中数据传输常用的物理介质。
A．光缆、集线器和电源B．电话线、双绞线和服务器C．同轴电缆、光缆和电源插座D．同轴电缆、光缆和双绞线7. 构建以太网时，如果使用普通五类双绞线作为传输介质且传输距离仅为几十米时，则传输速率可以达到________。
A．1Mbps B．10Mbps C．100Mbps D．1000Mbps8. 关于光纤通信，下面的叙述中错误的是________ 。
A．光纤是光导纤维的简称B．光纤有很大的通信容量C．由于光纤传输信号损耗很小，所以光纤通信是一种无中继通信方式9. 以下有关光纤通信的说法中错误的是________。
A. 光纤通信是利用光导纤维传导光信号来进行通信的B. 光纤通信具有通信容量大、保密性强和传输距离长等优点C. 光纤线路的损耗大，所以每隔1～2公里距离就需要中继器D. 光纤通信常用波分多路复用技术提高通信容量10. 在光纤作为传输介质的通信系统中，采用的信道多路复用技术主要是________多路复用技术。
计算机组成原理-第4章_指令系统
7. 段寻址方式(Segment Addressing)
方法：E由段寄存器的内容加上段内偏移地址而形成。
应用：微型机采用段寻址方式，20位物理地址为16位 段地址左移四位加上16位偏移量。
分类：① 段内直接寻址； ② 段内间接寻址； ③ 段间直接寻址； ④ 段间间接寻址；
9 堆栈寻址方式
堆栈：是一组能存入和取出数据的暂时存储单元。
*** 指令字长度
概念 指令字长度（一个指令字包含二进制代码的位数） 机器字长：计算机能直接处理的二进制数据的位数。 单字长指令 半字长指令 双字长指令
多字长指令的优缺点
优点提供足够的地址位来解决访问内存任何单元的寻址问题 ； 缺点必须两次或多次访问内存以取出一整条指令，降低了CPU的运 算速度，又占用了更多的存储空间。
*** 指令系统的发展与性能要求
*** 指令系统的发展
指令：即机器指令，要计算机执行某种操作的命令。
指令划分：微指令、机器指令和宏指令。
简单
复杂
指令系统：一台计算机中所有指令的集合；是表征
计算机性能的重要因素。
系列计算机：基本指令系统相同、基本体系结构相同 的一系列计算机。
*** 对指令系统性能的要求
（2）立即数只能作为源操作数，立即寻址主要用来给寄存 器或存储器赋初值。以A～F开头的数字出现在指令中时，前 面要加0。
（3）速度快（操作数直接在指令中，不需要运行总线周期）
（4）立即数作为指令操作码的一部分与操作码一起放在代 码段区域中。
（5）指令的长度（翻译成机器语言后）较长，灵活性较差。
【例】MOV AX， 10H 执行后（AX）=？ 其中：这是一条字操作指令，源操作数为立即寻址 方式，立即数为0010H，存放在指令的下两个单元。
(完整word版)计算机组成原理(蒋本珊)第四章
第四章１．证明在全加器里，进位传递函数。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。
进位表达式为欲证明，也就是要证明用卡诺图法，图４-１０（a）和４-１０（b）分别是两个逻辑表达式的卡诺图。
两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。
２．某加法器采用组内并行、组间并行的进位链，４位一组，写出进位信号C６的逻辑表达式。
３．设计一个９位先行进位加法器，每３位为一组，采用两级先行进位线路。
４．已知X 和Y ，试用它们的变形补码计算出X ＋Y ，并指出结果是否溢出。
（１）X ＝０．１１０１１，Y ＝０．１１１１１（２）X ＝０．１１０１１，Y ＝－０．１０１０１（３）X ＝－０．１０１１０，Y ＝－０．００００１（４）X ＝－０．１１０１１，Y ＝０．１１１１０５．已知X 和Y ，试用它们的变形补码计算出X －Y ，并指出结果是否溢出。
（１）X ＝０．１１０１１，Y ＝－０．１１１１１（２）X ＝０．１０１１１，Y ＝０．１１０１１（３）X ＝０．１１０１１，Y ＝－０．１００１１（４）X ＝－０．１０１１０，Y ＝－０．００００１9７．设下列数据长８位，包括１位符号位，采用补码表示，分别写出每个数据右移或左移２位之后的结果。
（１）０．１１００１００（２）１．００１１００１（３）１．１１００１１０（４）１．００００１１１８．分别用原码乘法和补码乘法计算X ×Y 。
（１）X ＝０．１１０１１，Y ＝－０．１１１１１（２）X ＝－０．１１０１０，Y ＝－０．０１１１０（２）X ×Y ＝０．０１０１１０１１００，过程略。
９．根据补码两位乘法规则推导出补码３位乘法的规则。
解：先根据补码１位乘法推出补码２位乘法规则，再根据补码２位乘法推出补码３位乘法规则。
１０．分别用原码和补码加减交替法计算X ÷Y 。
（１）X ＝０．１０１０１，Y ＝０．１１０１１（２）X ＝－０．１０１０１，Y ＝０．１１０１１（３）X ＝０．１０００１，Y ＝－０．１０１１０（４）X ＝－０．１０１１０，Y ＝－０．１１０１１１１．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１２．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：１３．用流程图描述浮点除法运算的算法步骤。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
计算机组成原理第四章存储系统(一)(含答案)
计算机组成原理第四章存储系统(一)(含答案)4.1存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增长D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2主存中的数据组织随堂测验1、设存储字长为64位,对short变量长度为16位，数据存储按整数边界对齐，关于short变量j在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 312、设存储字长为64位,对char变量长度为8位，数据存储按整数边界对齐，关于char变量j在主存中地址的下列描绘中精确的是（）（此题为多项选择题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端形式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0xxxxxxxxx按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0xxxxxxxxx按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长普通应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float型变量的地址为FFFF C000H。
计算机组成原理第四章答案
计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。
注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。
存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。
2. 计算机中的存储器分为主存储器和辅助存储器两种类型。
主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。
辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。
3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。
其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。
4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。
时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。
5. 指令流水线是一种提高CPU执行效率的技术。
它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。
指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。
6. 高速缓存是一种用于提高CPU访问存储器效率的技术。
它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。
高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。
7. 数据的表示方式包括原码、反码和补码。
原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。
补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理第4章 存储系统
第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备，用来存放程序和数据。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。
由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求，必须有两个明显区别的物理状态，分别用来表示二进制的代码0和1。
另一方面，存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器，如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关，这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取，也就是说存取时间和存储单元的物理位置有关，这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器，它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的，即只能读出而不能写入，因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器，称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器，称为非永久记忆的存储器。
断电后仍能保存信息的存储器，称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器，半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成，容量较小时可采用SRAM芯片，容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片，包括PROM、EPROM、EEPROM、等。
计算机组成原理第四章指令系统[一]
![计算机组成原理第四章指令系统[一]](https://img.taocdn.com/s3/m/49545defc850ad02df80419f.png)
例如：Intel8086 中的立即寻址指令.
MOV Ax,2000H; 将立即数2000H存入累加器AX中
2.存储器直接寻址(Memory direct addressing):指令的地
4.1 指令格式
1.指令格式
操作码 地址码
• 操作码(Operation code):指明该指令执行 什么性质的操作,不同的指令有不同的操作 码.其位数反映了机器操作种类,即机器允许 的指令条数.
• 地址码:指明操作数所在的地址(Source operand reference),结果存放的地址(Result operand reference)以及下一条指令的地址 (Next instruction reference).
• 变长指令字结构：一个指令系统中,各种指令字 长度随功能而异.CISC采用变长指令字结构. 优点:使用灵活,充分利用指令的每一位,指令平均 长度短,码点冗余少,易于扩展; 缺点:指令格式不规整,取指令时需要多次访存,从 而导致不同指令的执行时间不同,硬件控制系统 复杂.
2.地址码结构
设计指令的地址码格式时需解决：
XXXX XXXX 0000 1 1 01 1110 1110 1110 1111 1111 1111 1111
YYYY YYYY YYYY YYYY 0000 0001 1111 0000 1110 1111 1111
ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ ZZZZ
ZZZZ 0000 1111
指令格式为:
设Data为操作数
计算机组成原理 第4章 内存
4.1.3 按内存模块的不同标准分类
1. SDRAM（Synchronous DRAM，同步动 态随机存储器） SDRAM的工作频率与系统总线频率是同 步的，数据信号在每个脉冲的上升沿处传送 出去，其工作原理示意图，如图4-9所示。
图4-9 PC100 SDRAM工作原理示意图
2. DDR SDRAM（Dual Date Rate SDRAM， 双倍速率SDRAM） DDR SDRAM与SDRAM一样，也是与系 统总线时钟同步的。DDR内存采用100MHz 的核心频率，通过两条线路同步传输到I/O缓 存区（I/O Buffers），实现200MHz的数据 传输频率。由于是两路传输，所以可以预读 2bit数据。DDR SDRAM的工作原理示意图， 如图4-10所示。
1. ROM ROM是一种不靠电源保持数据，只能读取， 而不能随意改变内容的内存。ROM常用于存 储不需要经常更新的重要的信息，ROM中的 数据即使断电也不会丢失，例如主板的BIOS。 根据ROM的工作原理，又分为以下3类。 (1) ROM（掩模式只读存储器） (2) PROM（Programmable ROM，可编程 ROM） PROM芯片的外观，如图4-1所示。
4.1.2 按内存的外观分类
目前微机配件的DRAM有两种形式。 1. 双列直插封装内存芯片 DIP芯片一般用于286以下的微机，现在 只有在显示卡、硬盘等配件上才能见到它们， 如图4-5所示。
图4-5 DIP内存芯片
2. 内存条（内存模块） 内存条主要有两种接口类型：SIMM （Single Inline Memory Module，单边接触内 存模组），早期的30线、72线的内存条属于这 种接口类型；DIMM（Dual Inline Memory Module，双边接触内存模组），这种类型接口 的内存条的两边都有引脚。168线的SDRAM、 184线的DDR SDRAM、240线的DDR2 SDRAM内存条属于DIMM接口类型。所谓内存 条线数即是指引脚数。 SDRAM内存条用在Pentium II/III级别的微机 上，称SDRAM，常见容量有32MB、64MB、 128MB和256MB，如图4-6所示。
计算机组成原理课件第四章计算机中的算术运算
结果：
[X*Y]补=0.10001111
Ø
被乘数的符号Ｘ０和乘数的符号Ｙ０ 都参加运算。
Ø 乘数寄存器Ｒ１有附加位Ｙｎ＋１， 其初始状态为“０”。当乘数和部分积每次 右移时，部分积最低为移至Ｒ１的首位位臵， 故Ｒ１必须是具有右移功能的寄存器。 Ø 被乘数寄存器Ｒ２的每一位用原码或 反码经多路开关传送到加法器对应位的一个 输入端，而开关的控制信号由ＹｎＹｎ＋１的 输出译码器产生。当ＹｎＹｎ＋１＝0１时， 送［Ｘ］补；当ＹｎＹｎ＋１＝１０时，送 ［－Ｘ］补，即送Ｒ２的反码且在加法器最 末位加上“１”。 Ø Ｒ０保存部分积，它也是具有右移功 能的移位寄存器，其符号位与加法器符号位 始终一致。 当计数器ｉ＝ｎ＋１时，封锁ＬＤＲ１和Ｌ ＤＲ０控制信号，使最后一步不移位。
Yi-1yi 00
00 01 01
Cj 0
1 0 1
操作 部分积加0，右移两位
部分积加|x|，右移两位 部分积加|x| ，右移两位 部分积加2|x| ，右移两位
[X]补=1. 1 0 0 + [Y]补=1. 0 1 1
1 10. 1 1 1
丢到
两负数相加，结果应为负数，但运 算结果为正数，表明有溢出发生
例: X＝100 ，Y＝-11０，求 X-Y＝？ 解:
[X]补=0 1 0 0 + [-Y]补=0 1 1 0
1 01 0 一个正数减去一个负数，结果为正数，但计算 结果为负数，表明有溢出发生，出错
采用双符号位的判断方法
每个操作数的补码符号用两个二进制数表示，称为 变形补码，用“00”表示正数，“11”表示负数，左边第 一位叫第一符号位，右边第一位称为第二符号位，两个 符号位同时参加运算，如果运算结果两符号位相同，则 没有溢出发生。如果运算结果两符号位不同，则表明产 生了溢出。“10”表示负溢出，说明运算结果为负数， “01”表示正溢出，说明运算结果为正数。
计算机组成原理第四章存储系统(二)(含答案)
第四章存储系统（二）4.6 多体交叉存储器随堂测验1、一个4体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（）是正确的。
（单选)A、在连续工作一段时间后，200ns内储器向CPU提供256位二进制信息B、连续工作一段时间后，200ns内存储器向CPU提供128位二进制信息C、在连续工作一段时间后，200ns存储器向CPU提供32位二进制信息D、以上答案都不正确2、下列关于多体交叉存储器的描述中，正确的是（）（多选）A、通过并行访问提高存储系统的访问速率B、通过增加数据总线的位数提高存储系统访问速率C、通过提高存储单体的速率提高存储系统的访问速率D、实现对不同存储单体数据的并行访问对数据的分布有要求3、为了通过交叉访问提高存储系的访问速率，必须满足下列条件（）（多选）A、采用低位地址交叉B、采用高位地址交叉C、满足局部性原理D、采用最优调度算法4、下图为能实现并行访问的多体交叉存储系统示意图。
设存储单体的存储周期为T1、存储系统的周期为T2、总线的传输周期为t . 下列描述中正确的是（）（多选）A、是高位多体交叉B、是低位多体交叉C、T1=T2D、CPU连续并行访问m个字的总时间为T1 + (m -1)t4.7 Cache的基本原理随堂测验1、为实现Cache地址映射，需要将来自CPU的物理地址根据映射方式进行不同划分，下列描述中错误的是（）（单选）A、全相联映射方式下，将地址划分为主存块地址和块内偏移地址两部分B、直接相联映射方式下，根据Cache大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定行位置C、组相联映射方式下，根据Cache 分组数大小将地址划分为标记（Tag）、索引(Index)和块内偏移地址三部分。
其中Index指向Cache特定组位置D、K路组相联是指CHCHE被分成K组2、下列关于Cache的描述中正确的是（）（多选）A、缓解快速CPU与慢速主存之间的速度差异B、实现Cache目标的理论基础是局部性原理C、在存储体系中，Cache处于CPU和主存之间D、Cache的写穿策略是指CPU写Cache的同时也把数据写入主存3、下列关于Cache结构的描述中正确的是（) （多选）A、标记存储体存放从主存地址中剥离出的标记(Tag)B、数据存储体存放与主存交换的数据C、有效位(Valid)用于判断Cache的数据是否有效D、脏位(Dirty)用于判断主存的相关数据是否有效4、下列属于协助Cache工作所需的部件或功能是（）（多选）A、相联存储器B、调度替换算法C、脏位和有效位比较电路D、标记比较电路4.8 相联存储器随堂测验1、相联存储器是一种按内容访问的存储器,这里的"内容"是指（）（单选）A、所访问的数据B、主存地址C、从主存地址中分离出的标记(Tag)D、从主存地址中分离出来的索引(Index)2、下列关于相联存储器的描述中，正确的是（）（单选）A、在实现技术相同的情况下，容量较小的相联存储器，速度较快B、相联存储器结构简单，与静态存储器的访问方式基本相同C、为提高查找速度，相联存储器的存储体应采用动态存储单元D、访问相联存储器时既需要内容，也需要地址3、下列关于相联存储器的描述中，正确的是（）（多选）A、按地址进行并行访问B、对访问的内容进行并行比较C、按关键字实现快速查找D、相联存储器中存放的是主存数据的副本4.9 Cache地址映射与变换方法随堂测验1、某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
新机种要包含旧机种的所有指令系统，低档 机上的软件可以到高档机上运行，但反之不行。
系列机：基本指令系统相同，基本结构相同的一系列计算机。
VAX-11，IBM-PC，DJS-130，长城0520等。
说明：一个系列有多种型号， 各型号的结构基本相同，由于推 出的时间不同，所采用的器件不 同，故结构﹑性能有差异，但系 列机必须做到一点：软件美容 （向上） 要求： （1）各机种有相同的指令集 （2）新机种的指令系统一定包含所有旧机种的 所有指令系统，以保证在旧机种上运行的
③
D2
源/目的 目的/源 功能（D1）OP(D2) D2/D1 （PC）+1 PC
一地址结构指令 格式： op D1
④
功能：1.双操作数（D1）OP(A) A (PC)+1 PC 2.单操作数 OP(D1) D1 (PC)+1 PC⑤源自零地址结构指令 格式： OP
功能：用于堆栈或特殊指令操作
§4.3寻址方式
计算机语言有：
机器语言：0﹑1代码，机器可直接识别；
汇编语言：符号化，需汇编程序翻译； 高级语言：B，F，C，P……需翻译（编译或解释） 机器语言是以机器指令的形式书写的语言， 其它类型的语言，只有变成机器 指令的形式，机器才能直接执行。 高级语言与计算机的硬件结构及指令系统无关， 汇编语言依赖于计算机的硬件结构和指令系统。不 同的机器有不同的指令，所以用汇编语言编写的程 序不能在其他类型的机器上运行。
§4.2 指令系统概述
指令：引起计算机执行某种操作的最小的功能单位。 指令系统：一台计算机中所有机器指令的集合。 CISC: 复杂指令系统计算机（Complex Instruction Set
Computer)
● 增强指令功能，设臵功能复杂的指令 ● 面向目标代码，面向高级语言，面向操作系统 ● 用一条指令代替一串指令
各种软件，可以不加修改地在所机种上运行。
二﹑从CISC到RISC CISC思想 ： 机器功能强，指令条数多，指 令系统庞大，研制周期长，系 统效率低。 RISC思想： 指令系统尽可能简单，尽是减少指 令的执行时间以提高效率（多用寄存 器指令，少用访内指令，指令格式一 致，寻址方式简单）.
思考： 在设计机器时，一般追求指 令格式可变：指令长度可变，操 作码长度，地址码长度可变，要 使这三个都可变，有什么利与弊？
O P
Rn
Rn
Rn中放操作数地址
（2） 寄存器间接寻址： OP
Rn中放操作数地址 的主存单元地址
●自增型寄存器间址
OP
Ri
寄存器编号
EA=(R i), Ri=(Ri)+1(或2）
先操作，后修改
●自减型寄存器间址
Ri=(Ri)-1或（2）， EA=（Ri ) 先修改，后操作
11.堆栈寻址 通过堆栈指针SP来指示操作数地址
(使用隐地址可以减少指令中的地址数，简化地址结 构) ⑵地址结构的简化 ① 四地址结构指令 格式：
op
D1
D2
D3
D4
功能（D1）op（D2）→A3 (D4) 下条指令
②
三地址结构指令 格式： op D1
D2
D3
︸ ︸
操作数地址 结果地址
功能:（D1）op（D2） （PC）+1 PC
D3
二地址结构指令 格式： op D1
从计算机组成的层次结构分，指令有以下几种：
微指令： 微程序级的命令 硬件 机器指令： 介于二者之间 宏指令：若干条机器指令组成的软件 软件
(注意：机器指令介于微指令与宏指令之间，通常简 称为指令，每一条指令可完成一个独立的算 术运算或逻辑运算操作） 从组成的角度讲，指令是软件与硬件的接口，交界面
本章讨论的指令——机器指令
111
000—111 共8条
∴单地址最多可有200条 或： （（23-4）×23-7）×23 = 200
1.寻址种类:
指令寻址：如何找指令（PC） 操作数寻址：如何找操作数 本节的寻址：寻找操作数的地址 形式地址：指令中给出的地址
地址分为
有效地址：操作数的真正地址（物理地址）
寻址方式，与计算机硬件结构密切相关， 对指令格式，功能也有很大影响，从程员角度 看，寻址方式与汇编程序设计，高级语言的编 译程序设计的关系都极为密切。
﹕
1111
﹕
1 111
零地址指令
操作码采用方式码编码
操作码分为几部分，每部分表示不同的指令 例.某机算逻指令
0 1 2 3 4 5 6 7 8 15
基本操作
进位
移位
回送
判跳
操作数
4.2.3地址结构
指令中提供的地址数 ⑴指令提供地址的方式
存储单元地址码 寄存器编号
直接或间接 给出
显地址方式：指令中明显指明地址。 隐地址方式：地址隐含约定，不出现在指令中。
特点：
(1)执行速度比直接寻址慢 (2)可扩大寻址空间 (3)便于编程：改变操作数，不用改指令，只 改存贮单元内容即可。
4. 隐含寻址
操作数地址
OP
ACC
D
OP (D) ACC,一操作数隐含在累加器ACC中
5. 变址寻址(Index Addressing)
(RI) + D = 有效地址EA
6.基址寻址（Base Addressing） (BR)+D=有效地址EA 基址寻址与变址寻址的比较： 相同:有效地址的形式方式同，都能扩大寻址空间 不同: 基址寻址中，基址寄存器BX提供准量，形 式地址提供偏移量，这个偏移量位数较短，而 变址对址中，变址寄存器提供变址量，形式地 址提供基准量，这个基准量位数较长，是以表 示整个存贮空间。
形式地址低位—页内地址 二者联合—有效地址
页面地址：
全0：零，基页寻地 当前页：PC高位
页寄存器： OP
D
有效地址
OP
D
扩充地址寄存器
操作数
10.寄存器寻址
OP
Ri
—
寄存器编号
主机中设臵了许多个寄存器，以存放 操作数、中间运算结果和最终结果。目的 是为了提高运算速度，因对寄存器的操作 比对内存的操作快得多. （1） 寄存器直接寻址：
2.直接寻址 指令中的形式地址就是操作数的有效地址。
操作数地址
OP
D
直观
特点：
寻址空间受限 区分：指令的地址，指令中的地址
3.间接寻址 指令中的形式地址就是操作数的有效地址的 地址
OP D
操作数地址的地址
操作 码
地址字段
内存储器 操作数的地 址 操作数
一次间址：形式地址是操作数地址的地址 多次间址：指令中设间址特征位，此位为1，继续间址，直至此位 为0。
§4.4指令系统的发展
一.对指令系统的基本要求
1.完备性 系统中能提供足够的指令用于编程
如：加﹑减﹑乘﹑除都有，若只有加法﹑移位指令
乘法：只能用加法﹑移位实现，速度慢
2.有效性 采用该指令系统编的程序能高效地运行；速度快﹑占内存少。
即：指令格式要短，多用寄存器寻址，少访内存
3.规整性
指令对称：寄存器﹑内存单元被同待，用多种寻址方式 均匀整齐：指令支持各种数据格式；8，16，32，64等
指令系统：一台机器所包含的全部指令
不同的计算机，其用途不同， 系统结构不同，采用的硬软 件技术不同，其指令系统的 功能也不同，有的强大，有 的弱小，但其指令不外乎以 下几类：
1.算逻运算类 2.数据传送类 3.指令控制类 4.I/O类 5.其它：停机
指令基本格式
操作码op
地址码D
4.2.1指令字长
堆栈操作：
★入栈操作：
指令：PUSH , A 操作：SP—1—SP
★出栈操作:
(A) —SP
指令：POP
A
操作：SP+1 — SP
说明：
▲1、一台机器，可能只用其中几种寻址方式；
▲2、机器不同，即使寻址方式相同，其表达方式和含义也可不同。 如: 页面寻址;
页面寻址:扩充地址寄存器的内容； PC的高位
变址：变址值（小）+形式地址（大）=有效地址
基址：基址值（大）+形式地址（小）=有效地址
基址寄存器的内容不由用户确定，而由操作系统 确定，一般是在把用户程序的逻辑地址转变为存贮器 的物理地址时用，而变址寄存器的值由用户确定，且 可随意改变。
7. 复合寻址 变址与简址的复合 先变址后间址： （（IX）+ D ) — 有效地址 先间后变：（D) + (IX) —有效地址
RISC：简单指令系统计算机（Reduced Instruction Set 只保留功能简单的指令 Computer）
功能较复杂的指令用子程序来实现
指令字长： 一个指令字中包含二进制的位数 机器字长： 指计算机能直接处理的二进制数据
的位数，它决定了计算机的运算精
度.机器字长通常与主存单元的位数 一致. 单字长指令：指令字长=机器字长 半字长指令：指令字长=1/2机器字长 双字长指令：指令字长=2倍机器字长
︷
地址码
11 ～ 8 7 ～ 4 3 ～ 0 X ﹕ X 0000 ﹕ 1110 1 111 ﹕ 1 111 1 111 Y ﹕ Y Y ﹕ Y 0000 ﹕ 1110 1111 Z ﹕ Z Z ﹕ Z Z ﹕ Z 0000
︷
三地址指令
15条 15条
二地址指令
一地址指令
15条 16条
﹕
1111
﹕
1 111
8. 相对寻址
有效地址EA = (PC) + D 主要用于转移指令
操作 码
相对寻址偏移 量