数电-第三章_逻辑门电路
数电习题解答_杨志忠_第三章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。
分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。
解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。
（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。
解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
数电第五版(阎石)第三章课后习题及答案
第三章门电路解：两种情况下的电压波形图如图A3.4所示。
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。
（a ）图P3.7（a ）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,C B A D C C B B A A ''''111')(C B A C B A C B A D Y（b ）图P3.7（b ）电路可划分为五个反相器电路和一个或非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：'111''''()()YA B C A B C ABC（c ）图P3.7（c ）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(G INHH EF G CD F AB E '''''()()'()'()()Y I H AB CD INH AB CD INH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。
从输入到输出逐级写出输出的逻辑函数式：'YBAAB'【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。
输出电压波形如右图所示：【题3.9】 在图3-21所示电路中，G 1和G 2是两个OD 输出结构的与非门74HC03，74HC03输出端MOS 管截止电流为 导通时允许的最大负载电流为这时对应的输出电压V OL （max ）=0.33V 。
负载门G 3-G 5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为 ，低电平输入电流最大值为 ，试求在 、、、、并且满足 ，的情况下， 的取值的允许范围。
数电课后标准答案康华光第五版（完整）
数电课后标准答案康华光第五版（完整）第⼀章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的⼆进制数0101101001．1．4⼀周期性数字波形如图题所⽰，试计算：（1）周期；（2）频率；（3）占空⽐例MSB LSB0 1 2 11 12 （ms）解：因为图题所⽰为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空⽐为⾼电平脉冲宽度与周期的百分⽐，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列⼗进制数转换为⼆进制数，⼋进制数和⼗六进制数（要求转换误差不⼤于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4⼆进制代码1.4.1将下列⼗进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试⽤⼗六进制写书下列字符繁荣ASCⅡ码的表⽰：P28（1）+ （2）@ （3）you (4)43解：⾸先查出每个字符所对应的⼆进制表⽰的ASCⅡ码，然后将⼆进制码转换为⼗六进制数表⽰。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的⼗六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的⼗六紧张数分别为34,331.6逻辑函数及其表⽰⽅法1.6.1在图题1. 6.1中，已知输⼊信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与⾮， (b)为同或⾮，即异或第⼆章逻辑代数习题解答2.1.1 ⽤真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
数电第三章讲解
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
数电第三章门电路
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数电-带答案
第一章 逻辑代数基础 例题1.与(10000111)BCD 相等的十进制数是87， 二进制数是1010111 十六进制数是57，2.AB+CD=0（约束项）求 的最简与或表达式。
解：D C A C B A Z +=，见图1-1， 得3.若F(A,B,C,D)=∑m(0,1,2,3,4,7,15）的函数可化简为： 则可能存在的约束项为（ 3 ）。
见图1-21．逻辑函数式Y A B C D =++（）的反演式为 D C B A + 2. 在下列不同进制的数中，数值最大的数是（ D ）1051A.（） .101010B 2（） 163E C.（） D.（01011001）8421BCD 码 3、用卡诺图化简下式为最简与或式。
D C B A ++ Y(A,B,C,D)= ∑m(0,2,4,5,6,8,9)+ ∑d(10,11,12,13,14,15) 4.已知F ABC CD =+选出下列可以肯定使F=0的情况（ D )A. A=0，BC=1B. B=C=1C. D=0，C=1D. BC=1，D=1 5、是8421BCD 码的是（ B ）。
A 、1010 B C 、1100 D 、11016、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。
A 、5B 、6C 、8D 、437、逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）。
A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)Z A BC A B AC D =++Z Z AC AC =+()B C D C D ++1..2..3..4..AC A DA C AB A D A B A B B C++++8、用代数法化简下式为最简与或式。
A+CC B BC C B A BCD A A F ++++=判断题1.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
数电逻辑门电路
数电逻辑门电路逻辑门电路是数字电路中常见的一种电路结构，用于处理不同的逻辑运算和控制信号。
逻辑门电路通常由不同类型的逻辑门组成，如与门、或门、非门、异或门等。
在这篇文章中，我们将介绍几种常见的逻辑门电路以及它们的应用。
1. 与门电路与门电路是最基本的逻辑门之一，其功能是将两个输入信号进行逻辑与运算，输出结果为如果两个输入信号同时为高电平时输出高电平，否则输出低电平。
与门电路通常用于逻辑运算和控制信号的处理，比如电脑中的逻辑电路、开关控制等。
2. 或门电路或门电路是另一种常见的逻辑门，其功能是将两个输入信号进行逻辑或运算，输出结果为如果任一输入信号为高电平时输出高电平，否则输出低电平。
或门电路也广泛应用于逻辑运算和控制信号处理中，例如电脑中的逻辑电路、开关控制等。
3. 非门电路非门电路是一种单输入单输出的逻辑门，其功能是将输入信号取反输出，即如果输入信号为高电平则输出低电平，如果输入信号为低电平则输出高电平。
非门电路通常用于信号反转、逻辑反相等应用。
4. 异或门电路异或门电路是一种常见的逻辑门，其功能是将两个输入信号进行逻辑异或运算，输出结果为如果两个输入信号不相同则输出高电平，否则输出低电平。
异或门电路在数字电路设计中经常被使用，例如数据的误码检测、加法器电路等。
以上是几种常见的逻辑门电路，下面我们将介绍一个简单的逻辑门电路示例：4位全加器电路。
4位全加器电路是由4个异或门、3个与门和1个或门组成的逻辑电路，用于实现4位二进制数的加法运算。
该电路的原理是将两个4位二进制数相加，得到和输出以及进位输出。
当输入信号为A3-A0、B3-B0时，输出信号为S3-S0代表和值，C代表进位位。
在4位全加器电路中，每个异或门接收两个输入信号A和B，输出一个异或运算结果；每个与门接收三个输入信号A、B和C_in，输出一个与运算结果；一个或门接收四个输入信号S0-S3，输出一个或运算结果。
将这些逻辑门按照接线图正确连接，就可以实现全加器电路的功能。
数电课件ch031逻辑门电路
TP1 A B
TN1 TP1 TN2 TP2
L
TP2
L
00 01
截止 导通 截止 导通 1 截止 导通 导通 截止 0
TN1
TN2
10
导通 截止 截止 导通 0
11
导通 截止 导通 截止 0
N输入的或非门的电路的结构? 输入端增加有什么问题?
或非门
A ≥1
B
L A B
3. 异或门电路
A B
=A⊙B
3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数
L A B A B
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1.CMOS漏极开路门
（1）CMOS漏极开路门的提出 A
输出短接，在一定情况下会产 B 生低阻通路，大电流有可能导
+VDD
+VDD
A
线
与
B
1
0
致器件的损毁，并且无法确定
TN1 TN2
输出是高电平还是低电平。
（2）漏极开路门的结构与逻辑符号
74系列
74LS系列
74AS系列
74ALS
3.射极耦合逻辑门 （ECL）
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
1 vO
vI 1
驱动门 G1
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
逻辑门电路原理
逻辑门电路原理
逻辑门电路是由逻辑门元件（比如与门、或门、非门等）组成的电路，用于实现不同逻辑功能的处理。
逻辑门电路的原理是基于布尔代数的原理，通过输入信号的组合，产生特定的输出信号。
与门是逻辑门电路中最简单的一种。
它有两个输入端和一个输出端。
当两个输入同时为高电平（1）时，输出才为高电平（1），否则输出为低电平（0）。
与门电路可以用晶体管来实现。
其中，两个输入信号接通到两个晶体管的基极，输出信号从两个晶体管的发射极中获取。
或门是逻辑门电路中另一种常见的门电路。
它也有两个输入端和一个输出端。
当两个输入中至少一个为高电平（1）时，输出就为高电平（1），只有当两个输入都为低电平（0）时，输出为低电平（0）。
或门电路可以通过将两个输入信号连接到两个晶体管的集电极，输出从两个晶体管的发射极中获取来实现。
非门是逻辑门电路中最简单的一种反转门电路。
它只有一个输入端和一个输出端。
当输入为高电平（1）时，输出为低电平（0），反之亦然。
非门电路可以通过一个晶体管来实现，输入信号通过晶体管的基极，输出来自晶体管的发射极。
逻辑门电路的原理基于布尔代数，通过在输入信号之间的逻辑运算，实现特定的逻辑功能。
在电子数位系统中，逻辑门电路被广泛应用于数字电路中，如计算机、电子器件等。
它们可以
实现逻辑运算、信号控制、数据存储等功能，是现代电子设备中不可或缺的一部分。
数电总结专题教育课件
第四章 组合逻辑电路
例题分析： 真值表: Y1=∑(1,2,4,7) , Y2=∑(3,5,6,7)
A0
00
一位全加器。其中，A、
00 1 01 0
10 10
B分别为两个一位二进 制数相加旳被加数、
01 1 10 0 10 1 11 0 11 1
0
1
1
0
01
0
1
1
1
加数， C为低位向本 位旳进位，Y1为本位 和，Y2是本位向高位 旳进位。
13
第二章 逻辑代数
例题讲解：
例4 化简F=(B+D)(B+C+D)(A+B+D)(A+C+D)为最简与 或式。
解.由原式得反函数：
F CD AB 00 01 11 10
F = BD ＋ BCD + ABD + ACD 00 0 1 0 0
01 1 1 1 1
填写卡诺图：
11 1 1 0 1
F=AB+CD+BD
0 0 00 0 0 011 0 0 0 10 1 0 0 0 110 1 0 1 00 1 0 0 1 01 0 1 0 1 10 0 1 0 1 11 1 1 1 0 00 1 0 1 0 01 0 1 1 0 10 0 1 1 0 11 1 1 1 1 00 0 1 1 1 01 1 1 1 1 10 1 1
A B
& ABC
C
A+B+C
≥1
≥1
Y1 & AB+AC+BC (A+B+C) +ABC
AB+AC+BC (A+B+C)
数电-第三章 门电路
三、门电路概述 • 工艺分类 –双极型门电路 双极型门电路 – MOS门电路 门电路 – Bi-CMOS电路 电路 • 基本逻辑门电路 –与门、或门、非门 与门、或门、 与门 • 常用门电路 –与门、或门、非门 与门、 与门 或门、 –与非门、或非门、与或非门、同或、异或 与非门、 与非门 或非门、与或非门、同或、
A B ≥1 L=A+B
逻辑电平关系 正逻辑
真值表
VD1 A VD2 B R Y
A/V B/V Y/V
0 0 3 3 0 3 0 3 0 2.3 2.3 2.3
A B
0 0 1 1 0 1 0 1
Y
0 1 1 1
只有A、B同时为低电平（0V），Y才为低电平 （0V）。即：只有A+B=0，才有Y=0。 只要A、B中有一个为高电平（3V），Y就为高电 平（2.3V），即：只要A+B=1，则Y=1。 这种或门电路同样存在“电平偏离” 这种或门电路同样存在“电平偏离”和带载能力差的问 题
四、二极管或门 或门
VD1 A
Y 2.7V 0V
3V 0V A、B——输入，Y——输出 VD2 B 以A=1为例 设：UIH=3V， UIL=0V 0V 二极管正向导通压降 UDF=0.7V。
R
只要A、B中有一个为高电平（3V）， 则相应的二极管导通， Y就为低电平（2.3V），即：只要A+B=1，则Y=1。 只有A、B同时为低电平（0V），两个二极管均截止。 Y才为低电平（0V）,即：只有A+B=0，才有Y=0 所以：管的截止条件和等效电路 当输入信号uI=UIL=0.3V时（UBE=0.3V<0.5V） i 三极管截止，B=0， iC ≈ 0， uO=UOH=UCC 可靠截止条件为:UBE<0V 截止时，iB、iC都很小，三个极均可看作开路
数电逻辑门电路
数电逻辑门电路
逻辑门电路是数字电路中最基本的组成部分，它执行基本的逻辑运算，如 AND、OR、NOT 等。
常见的逻辑门
•AND 门：只有当所有输入都为高电平时，输出才为高电平。
•OR 门：只要有一个输入为高电平时，输出就为高电平。
•NOT 门：当输入为高电平时，输出为低电平，反之亦然。
•NAND 门：与 AND 门相同，但输出取反。
•NOR 门：与 OR 门相同，但输出取反。
•XOR 门：只有当输入不同时，输出才为高电平。
•XNOR 门：只有当输入相同时，输出才为高电平。
逻辑门符号
每个逻辑门都有一个标准符号，用于表示其功能和输入/输出关系。
逻辑门特性
•逻辑电平：逻辑门通常使用高电平和低电平表示二进制信号。
•传递延迟：逻辑门之间有延迟时间，称为传递延迟。
•扇出：逻辑门可以驱动多个其他逻辑门，其数量称为扇出。
•功耗：逻辑门消耗功率，这取决于其尺寸、类型和开关频率。
逻辑门应用
逻辑门电路用于各种数字系统中，包括：
•计算机
•智能手机
•数字仪表
•控制系统
•数据通信
逻辑门实现
逻辑门电路可以通过以下方式实现：
•分立器件：使用晶体管、电阻器和二极管等分立器件构建。
•集成电路（IC）：将多个逻辑门集成到一个单一的 IC 芯片中。
•现场可编程门阵列（FPGA）：提供可编程逻辑，允许用户配置自定义逻辑门电路。
数电组合逻辑电路门电路设计
数电组合逻辑电路门电路设计
数电组合逻辑电路的设计包括确定逻辑功能和选择适当的门电路进行实现。
首先，确定所需的逻辑功能。
这可能是一个布尔代数的表达式，如与、或、非等。
例如，如果需要实现一个逻辑与门，可以使用以下布尔代数表达式：Y = A * B。
然后，选择适当的门电路进行实现。
常见的门电路有与门、或门、非门等。
与门用于实现逻辑与功能，或门用于实现逻辑或功能，非门用于实现逻辑非功能。
对于上面的例子，可以选择一个与门电路进行实现。
与门电路有两个输入端和一个输出端。
根据布尔表达式，将输入A和
B连接到与门的两个输入端，将输出Y连接到与门的输出端。
最后，根据具体的设计需求，选择合适的门电路芯片进行设计。
常见的门电路芯片有与门芯片、或门芯片、非门芯片等。
可以根据需要的输入输出端口数目和电压要求选择合适的芯片。
综上所述，数电组合逻辑电路门电路设计包括确定逻辑功能、选择适当的门电路和门电路芯片进行实现。
什么是逻辑门电路
什么是逻辑门电路逻辑门电路是指由逻辑门组成的电路，用于对逻辑信号进行运算和控制。
逻辑门是一种基本的数电器件，可以实现逻辑运算，如与、或、非等，常见的逻辑门有与门、或门、非门、异或门等。
逻辑门电路可以简单的理解为一个逻辑功能的实现器，根据输入信号的不同，输出不同的逻辑结果。
逻辑门使用布尔代数进行描述，通过将输入信号与逻辑运算规则相结合，得到输出信号。
目前，常见的逻辑门电路有数字式和模拟式两种。
数字式逻辑门电路主要用于数字计算机、数字电路和通讯等领域，其中包括与门、或门、与非门等。
模拟式逻辑门电路主要用于模拟计算机、模拟电路和通讯等领域，其中包括模拟与门、模拟或门等。
在数字电路中，逻辑门电路广泛应用于计算机的计算和控制系统中。
例如，在计算机的中央处理器（CPU）中，逻辑门电路用于处理和运算指令，控制计算机的各项操作。
此外，逻辑门电路还可以用于编码器、解码器、计数器、存储器等的设计与实现。
逻辑门电路的设计和实现需要经过多个步骤。
首先，需要确定所需的逻辑运算规则和功能；然后，选择合适的逻辑门类型和数量；接着，按照逻辑门的真值表，确定逻辑门的输入输出关系；最后，将逻辑门按照设计要求进行连接和布局。
在逻辑门电路的实现中，一般使用逻辑门芯片。
逻辑门芯片是将多个逻辑门组合在一个集成电路芯片中，使得电路更加简洁、稳定和可靠。
逻辑门芯片具有功能强大、体积小巧等特点，能够满足不同规模和需求的电路设计。
逻辑门电路的应用不仅仅局限于计算机领域，还广泛应用于电子、通信、自动控制、仪器仪表等领域。
逻辑门电路在现代技术中扮演着重要的角色，推动了数字化、自动化和智能化的发展。
总之，逻辑门电路是一种基本的数电器件，用于对逻辑信号进行运算和控制。
逻辑门电路广泛应用于计算机、电子、通信等领域，是现代技术发展的重要组成部分。
随着科技的进步，逻辑门电路的应用将会更加广泛，对推动技术的发展和应用有着重要的作用。
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.1 MOS逻辑门电路 ②、工作原理
VA、VB中只要有 一个为低电平，T2 和T4中就总有一个 导通是截止，而T1和T3 中总有一个导通， 所以VY一定为高电 n个输入端的与非门需要n个 v =1 O=0 NMOS管串联和n个PMOS管并 平。只有当VA和 vA=0 =1 联。 导通VB同时为高电平时， VY才为低电平。 • D、CMOS逻辑门电路 • 1、与非门电路 断开 ①、电路组成
3.1 MOS逻辑门电路
• C、COMS反相器 MOS管有NMOS管和PMOS管两种。当NMOS 管和PMOS管成对出现在电路中，且二者在工作 中互补，称为CMOS管(意为互补)。MOS管有增 强型和耗尽型两种。在数字电路中，多采用增强 型。 为了电路能正常工作,要求电 源电压VDD大于两只MOS管 的开启电压的绝对值之和。 即VDD﹥VTN+ ︳VTP ︳
3.1 MOS逻辑门电路
• 1、工作原理 当vi处于逻辑0时 vGSN=0V，TN截止； VDD
vGSP=vi－ＶDD=－VDD
TP导通，vO=VDD
vI
TP
TN
vO
导通
截止
3.1 MOS逻辑门电路
• 当vi处于逻辑1时 vGSN=vi ﹥VTN，TN导通
vGSP=vi－VDD=0V
TP截止，vo=0V
IOH
P
IIH VOH
VIL
VDD VOH Rp R p (max) nI OH mI IH
m个
n是并联OD门的数目， m是负载门电路高电 平输入电流的数目。
VIL
n个
VIL
3.1 MOS逻辑门电路
VDD IOL VIH
RL IIL VOL
m′是负载门电路低电平输 入电流的数目。在负载门 为CMOS门电路的情况下， m和m′相等。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将 最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。 输入高电平的噪声容限：
VNH=VOH(min) －VIH(min) 输入低电平的噪声容限:
VNL=VIL（max）－VOL（max） 噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
3.1 MOS逻辑门电路
• 6、扇入数与扇出数 I、扇入数 门电路的扇入数取决于它的输入端的个数。 一个四输入的与非门其扇入数Ni=4。 II、扇出数 门电路的扇出数是指其在正常工作情况下，所 能带同类门电路的最大数目。 i、拉电流工作情况 此时驱动门输出高电平，负载电流从驱动门流向 外电路。 IOH（ 驱动门）
第三章 逻辑门电路
本章内容要求：
1、了解逻辑门电路的一般特性。
2、了解MOS管和BJT管的开关特性。 3、了解CMOS和TTL门电路的组成和工作 原理。
4、掌握典型CMOS和TTL门的逻辑功能、 特性、主要参数和使用方法。
3.1 MOS逻辑门电路
• A、逻辑电路的一般特性 逻辑器件的数据手册一般提供门电路的电压传输 特性、输入和输出高、低电压、噪声容限、传输 延迟时间和功耗等技术参数。 1、输入和输出的高、低电平 数字电路中的高、低电压常用高、低电平描述。 在正逻辑体制中，用逻辑1和0分别表示高、低电 平。 不同系列的集成电路，输入与输出的对应电压范 围是不同的。
5 0.3 mA 50 1 0.094mA
①u i =1V时，三极管导通，基 极电流：
u i u BE 1 0.7 iB mA 0.03mA Rb 10
uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V 此时，BJT处于放大状态
D接正电源
截止
导通
3.1 MOS逻辑门电路
• ②、结论： 当输入为低电平时，MOS管截止，相当于开关‚断 开‛，输出高电平，等效为开关断开。 当输入为高电平时，MOS管工作在可变电阻区，相 当于开关‚闭合‛，输出为低电平，等效为开关闭 合。 2、MOS管的开关特性 在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。
VDD
vI
TP
TN
vO
截止 导通
• 综上所述： 当vi为低电平时vo为高电平，vi为高电 平时vo为低电平，电路实现了非逻辑运算，是一 个非门。
2、传输特性 包括电压和电 流传输特性。 把输入电压为 CMOS反相器 1/2VDD称为转 在使用时应尽 折电压或阈值 量避免长期工 电压。此时电 作在BC段。 流最大。
N OH IIH （ 负载门）
3.1 MOS逻辑门电路
• ii、灌电流工作情况 此时驱动门输出低电平，负载电流流入驱动门。
N OL IOL（ 驱动门） IIL （ 负载门）
扇出数NO为二者中的较小者。
3.1 MOS逻辑门电路
• B、MOS开关及其等效电路 • Vgs﹤VT → Rds 106 () → I 10-6 (A) 0 1、MOS管的开关作用 •Vgs VT → Rds 10 () ①、NMOS的开关作用 << RL →vds 0
3.1 MOS逻辑门电路
1、PT=CPDV2DD f（瞬时导通功耗） 式中：CPD—功耗电容；VDD—供电电源；f—输出 信号的转换频率。 原因：由于电路输出状态转换的瞬间，其等效电 阻比较小，使有较大的电流从电源经CMOS电路 流入地。 2、PL=CLV2DD f（平均功耗） 式中CL—负载电容。 原因：由于CMOS管的负载通常是电容性，当输 出由高电平到低电平，或者由低电平到高电平转 换时，会对电容进行充、放电，此时会增加损耗。
TP导通TN截止 TPTN同时导通
3.1 MOS逻辑门电路
TN导通TP截止
阈值电压VT
3.1 MOS逻辑门电路
• 3、工作速度 CMOS反相器在电容负载情况下，它的开通时间 与关闭时间是相等的，主要是由于电路的互补对 称决定的。 VDD
vI TN
TP
C
vO
当vi=0V时，TN截止，TP导通， 由VDD通过TP向负载电容充电， 由于CMOS反相器中，两管gm 值大，其导通电阻小，充电回 路的时间常数小。CMOS反相 器的平均传输延迟时间约为 10ns。
3.1 MOS逻辑门电路
• 当C=1（+5V），C’=0时，vi在0~3V范围内， TN导通，vi在2~5V的范围内TP导通，所以在 0~5V范围内TN和TP至少有一个导通，即传输门导 通，vo=vi。
3.2 TTL逻辑门电路
• A、BJT的开关特性 • 1、BJT的开关作用
C
基极
集电极 C B E
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延 t pHL t pLH 迟时间。 t pd 4、 功耗 2 功耗是指门电路工作时自身消耗的功率。它分为： 静态功耗和动态功耗。 静态功耗：指当电路的输出没有状态转换时的功耗。 （CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。） 动态功耗：指当电路在输出发生状态转换时的功耗。 它由两个部分组成： 1、PT=CPDV2DDf
3.1 MOS逻辑门电路
• 74HC系列CMOS逻辑电路： 工作电压：5V时， 输入电压：3.5～5.0V对应高电平逻辑1， 0～1.5V对应低电平逻辑0。 输出端带CMOS负载时 ， 输出电压：4.9～5V对应高电平逻辑1 0～0.1V对应低电平逻辑0 输出端带TTL负载时， 输出电压：3.84～5V对应高电平逻辑1 0～0.33V对应低电平逻辑0
1
A B C D
Y
Y ( AB) (CD)
0
产 生 一 个 很 大 的 电 流
3.1 MOS逻辑门电路
• 所谓漏极开路指：CMOS门输出电路只有NMOS 管，并且它的漏极是开路的。
A B Y
OD输出与非门逻辑符号 与逻辑表达式
Y AB
VDD RL
A 为了实现线与的逻辑功能， Y Y1 Y2 ( AB ) (CD)B 可将多个门电路输出管的 ( AB CD) 漏极和电源VDD之间，加 C 一公共的上拉电阻。 D
3.1 MOS逻辑门电路
注意： 当CMOS传输门用于模拟电路时，TN和TP的衬底分 别接－5V和+5V，输入信号的变化范围为－5V~+5V。 当CMOS传输门用于数字电路时，TN和TP的衬底 分别接0V和+5V，输入信号的变化范围为0~+5V。 2、工作原理：
当C=0，C‘=1（+5V）时，输 入信号vi的取值在0~+5V范围内， TN和TP同时截止，输入和输出之 间呈高阻态，传输门断开。
断开
Y A+B
3.1 MOS逻辑门电路
• 3、异或门电路 电路组成 工作原理请同学们 自行分析。
Y AB
或非门
与非门
3.1 MOS逻辑门电路
• E、CMOS漏极开路门和三态输出门电路 1、CMOS漏极开路门电路（OD门） 在工程实践中，需要将两个门的输出端并 联来实现与逻辑的功能称为线与。 普通与非门输出不能直接在一起来实现线 与！
3.1 MOS逻辑门电路
• 3、传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它 说明门电路在输入脉冲波形的作用下，其输出波 形相对于输入波形延迟了多长时间。
将输入电压波形上升沿的中点 与输出波形下降沿的中点之间 的延迟时间定义为输出由高电 压到低电平的延迟时间，用tpHL 表示。 将输入电压波形下降沿的中点 与输出波形上升沿的中点之间 的延迟时间，定义为输出由低 电平到高电平的延迟时间，用 tpLH表示。
(VDD VOL ) / Rp m I IL I OL (max)