F2812主要功能简介-事件管理器
F2812寄存器速查手册介绍
11
T1CTRIPE
当 EXTCON=0 时该位保留。 0 禁 止 T1CTRIP ， T1CTPIR 不 影 响 定 时 器 1 的 比 较 输 出 、 GPTCDN(4) 或 PDPINTA(EVIFRA(0))标志。 1 使能 T1CTRIP,定时器 1 变为高阻状态，GPTCON ( 4 )变为 0, PDPINTA(EVIFRA(0)) 标志置 1。 10~ 9 8~7 T2TOADC 定时器 2 事件启动 ADC 00 不启动 ADC 01 下溢中断启动 ADC 10 周期中断启动 ADC 11 比较中断启动 ADC 定时器 1 事件启动 ADC 00 不启动 ADC 01 下溢中断启动 ADC 10 周期中断启动 ADC 11 比较中断启动 ADC 比较输出使能位，禁止或使能定时器比较输出。只有当 EXTCON ( 0 ) =1 时才激活 该位，当 EXTCON(0)=0 时该位保留。当 PDPIN/T1CTRIP 为低电平且 EVIMRA(0) =1 时激活该位，它会变为 0 0 定时器比较输出 T1/2PWM_T1/2CMPR 为高阻: 1 定时器比较输出 T 1/2PWM_T1/2CMPR 由各自的定时器比较逻辑驱动。 定时器 2 比较输出使能位，使能或禁止定时器 2 的比较输出 T2PWM_T2CMP。 EXTCON(0)=1 时激活该位， EXTCON(0)=0 时该位保留。 如果 T2CMPOE 有效， T2CTRIP 为低电平且被使能，则 T2CMPOE 变为 0 0 定时器 2 比较输出 T2PWM_T2CMP 为高阻。 1 定时器 2 比较输出 T2PWM_T2CMP 由定时器 2 比较逻辑驱动 定时器 1 比较输出使能位，使能或禁止定时器 1 的比较输出 T1PWM_T1CMP。 EXTCON(0)=1 时激活该位， EXTCON(0)=0 时该位保留。 如果 T1CMPOE 有效， T1CTRIP 为低电平且被使能，则 T1CMPOE 变为 0 0 定时器 2 比较输出 T1PWM_T1CMP 为高阻。 1 定时器 2 比较输出 T1PWM_T1CMP 由定时器 1 比较逻辑驱动 定时器 2 比较输出极性。 00 强制低 01 低有效 01 高有效 11 强制高 定时器 2 比较输出极性。 00 强制低 01 低有效 01 高有效 11 强制高
第6章_F2812事件管理器及其应用2
A
EVA/B PDPINTA CMP1/2/3INT CAPINT1/2/3n T1CINT,T1PINT A T1UFINT,T1OFINT T2CINT,T2PINT T2UFINT,T2OFINT B PDPINTB CMP4/5/6INT CAPINT4/5/6n B T3CINT,T3PINT T3UFINT,T3OFINT T4CINT,T4PINT T4UFINT,T4OFINT
2
第5.1节 事件管理器（EV）
一、通用定时器 二、脉宽调制电路PWM 三、捕获单元 四、事件管理器模块的中断 五、应用事件管理器产生PWM
第5.1节 事件管理器（EV）
F2812提供了两个结构和功能相同的事件管理器EVA和
EVB模块，具有强大的控制功能，特别在运动控制和电机控
制领域。 ▲ 通用定时器
1
第5章 TMS320F2812片内外设模块
一、事件管理器 EV 二、串行通信接口 SCI 三、串行外设接口 SPI 四、eCAN 总线模块 五、多通道缓冲串行 McBSP 六、模数转换器 ADC
一、看门狗定时器 WD 二、数字输入输出 I/O 三、事件管理器 EV 四、模数转换器 ADC 五、串行通信接口 SCI 六、异步串行口 SPI 七、CAN控制器
R/W-0
D5
R/W-0
D4
R/W-0
D3
R/W-0
D2
D1
R/W-0
D0
T1TOADC TCMPOE T2CMPOE T1CMPOE
通用定时器A控制寄存器
T2PIN
T1PIN
D15
R-0
D14
R-1
D13
R-1
D12
R/W-1
TMS320F2812芯片介绍
TMS320F2812芯片介绍1 TMS320F2812芯片的特点 (1)2 F2812内核组成 (4)3 F2812外设介绍 (5)①事件管理器 (6)②模数转换模块 (6)③SPI和SCI通信接口 (6)④CAN总线通信模块 (7)⑤看门狗 (7)⑥通用目的数字量I/O (7)⑦PLL时钟模块 (7)⑧多通道缓冲串口 (7)⑨外部中断接口 (8)⑩JTAG (8)1 TMS320F2812芯片的特点TMS320F2812是TI公司推出的低价钱、高性能的32位定点DSP数字信号处置器，是到目前为止用于数字控制领域性能最好的DSP芯片。
它是在TMS320C28x为内核的基础上扩展了相应的存储器并集成了大量的片内外设而成的新一代适用于工业控制的DSP芯片。
图9为F2812控制器方框图。
图9 F2812控制器方框图TMS320F2812 系统组成包括:150MHz、150MIPS的低电压3.3VCPU、片内存储器、中断管理模块、事件管理器模块、片内集成外围设备。
TMS320F2812的体系结构采用4级流水线技术,加速程序的执行。
32位的CPU 内核提供了壮大的数据处置能力, 最高速度可达150MIPS，能够在单个指令周期内完成32*32位的乘累加运算。
TMS320F2812采用增强的哈佛结构,芯片内部具有6 条32位总线, 程序存储器总线和数据存储器总线彼此独立, 支持并行的程序和操作数寻址, 因此CPU的读/写可在同一周期内进行。
这种高速运算能力使各类复杂控制算法得以实现。
芯片本身具有128KB的Flash，外部RAM 能够按照需要进行扩充。
另外，它还具有高性能的12位模/数转换能力，改良的通信接口和1MB的线性地址空间。
外设模块丰硕且功能壮大，其中包括：事件管理器EV A和EVB，包括16个PWM输出，10个16位比较器和4个通用按时器；快速灵活的12位，16通道ADC，12.5MPS数据吞吐率；及其它丰硕的片内集成外设：2通道的SCI模块、SPI模块、eCAN2.0B模块、McBSP模块等。
TMS320F2812 DSP用正弦函数表与事件管理器EVAB产生6路PWM波详解
摘要：三相逆变是光伏并网逆变器的主要组成部分。
本文介绍了基于DSP的三相逆变器的控制程序的设计原理和参数计算，并给出了部分实验调试的结果。
1引言TMS320F2812 DSP是在光伏并网逆变器中广泛应用的嵌入式微处理器控制芯片。
限于篇幅，本文只对基于DSP的三相逆变控制程序的设计进行了讨论。
第2节介绍了三相逆变控制程序的总体设计原理。
第3节讨论了参数计算方法和程序设计原理。
最后第4节给出了部分实验调试结果。
2基本原理控制程序的总体设计示意图见图1。
使用异步调制的方法产生SPWM波形。
将正弦调制波对应的正弦表的数值，按一定时间间隔t1依次读出并放入缓冲寄存器中。
比较寄存器则由三角载波的周期t2同步装载，并不断地与等腰三角载波比较，以产生SPWM波形。
时间间隔t1决定了正弦波的周期，时间间隔t2决定了三角载波的采样周期，t1和t2不相关，亦即正弦调制波的产生和PWM波形发生器两部分相互独立。
使用TMS320F2812的EV模块产生PWM波形。
EVA的通用定时器1按连续增/减模式计数，产生等腰三角载波。
三个全比较单元中的值分别与通用定时器1计数器T1CNT比较，当两者相等时即产生比较匹配事件，对应的引脚(PWMx，x=1，2，3，4，5，6)电平就会跳变，从而输出一系列PWM波形。
因为PWM波形的脉冲宽度与比较寄存器中的值一一对应，所以，只要使比较寄存器中的值按正弦规律变化，就可以得到SPWM波形。
考虑到DSP的资源有限，使用查表法产生正弦调制波。
将一个正弦波的周期按照一定的精度依次存于表中；使用时按照一定的定时间隔依次读取，便得到正弦波。
显然，精度要求越高，所需的表格越大，存储量也越大。
一个周期的正弦表的相位是，对应表的长度的1/3。
为了产生三相对称正弦波，将正弦表长度取为3n，n为整数。
当A相从第0个数开始取值时，则B相从第n个数处开始取值，C相从第2n个数处开始取值。
事实上，因为使用了异步调制，所以只要正弦表的长度足够大，不是3的整数倍也不会对输出波形产生太大影响。
DSP 相关知识及TMS320F2812性能介绍
第一章 DSP 相关知识及TMS320F2812性能介绍数字信号处理（DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
在通常的实时信号处理中，它具有可程控、可预见性、精度高、稳定性好、可靠性和可重复性好、易于实现自适应算法、大规模集成等优点，这都是模拟系统所不及的。
1.1 DSP系统构成数字信号处理器是利用计算机或专用处理设备，在模拟信号变换成数字信号以后，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等高速实时处理的专用处理器，其处理速度比最快的CPU还快10～50倍。
一个典型的DSP系统，输入信号首先进行带限滤波和抽样，然后进行A/D变换将信号变换成数字比特流。
DSP芯片的输入是A/D变换后得到的以抽样形式表示的数字信号，DSP芯片对输入的数字信号进行某种形式的处理，如进行一系列的乘累加操作（MAC）。
最后，经过处理后的数字样值再经D/A变换转换为模拟样值，之后再进行内插和平滑滤波就可得到连续的模拟波形。
必须指出的是，上面给出的DSP系统模型是一个典型模型，但并不是所有的DSP系统都必须具有模型中的所有部件。
1.2 DSP系统的特点数字信号处理系统是以数字信号处理为基础，因此具有数字处理的全部优点：（1）接口和编程方便。
DSP系统与其他以现代数字技术为基础的系统或设备都是相互兼容的，与这样的系统接口以实现某种功能要比模拟系统与这些系统接口容易得多；另外，DSP系统中的可编程DSP芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级。
（2）稳定性和可重复性好。
DSP系统以数字处理为基础，受环境温度、湿度、噪声、电磁场的干扰和影响较小，可靠性高；数字系统的性能基本不受元器件参数性能变化的影响，因此数字系统便于测试、调试和大规模生产。
（3）精度高。
16位数字系统可以达到10-5的精度。
（4）特殊应用。
有些应用只有数字系统才能实现，例如信息无失真压缩、V 型滤波器、线性相位滤波器等等。
DSP 相关知识及TMS320F2812性能介绍(word文档良心出品)
第一章 DSP 相关知识及TMS320F2812性能介绍数字信号处理（DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
在通常的实时信号处理中，它具有可程控、可预见性、精度高、稳定性好、可靠性和可重复性好、易于实现自适应算法、大规模集成等优点，这都是模拟系统所不及的。
1.1 DSP系统构成数字信号处理器是利用计算机或专用处理设备，在模拟信号变换成数字信号以后，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等高速实时处理的专用处理器，其处理速度比最快的CPU还快10～50倍。
一个典型的DSP系统，输入信号首先进行带限滤波和抽样，然后进行A/D变换将信号变换成数字比特流。
DSP芯片的输入是A/D变换后得到的以抽样形式表示的数字信号，DSP芯片对输入的数字信号进行某种形式的处理，如进行一系列的乘累加操作（MAC）。
最后，经过处理后的数字样值再经D/A变换转换为模拟样值，之后再进行内插和平滑滤波就可得到连续的模拟波形。
必须指出的是，上面给出的DSP系统模型是一个典型模型，但并不是所有的DSP系统都必须具有模型中的所有部件。
1.2 DSP系统的特点数字信号处理系统是以数字信号处理为基础，因此具有数字处理的全部优点：（1）接口和编程方便。
DSP系统与其他以现代数字技术为基础的系统或设备都是相互兼容的，与这样的系统接口以实现某种功能要比模拟系统与这些系统接口容易得多；另外，DSP系统中的可编程DSP芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级。
（2）稳定性和可重复性好。
DSP系统以数字处理为基础，受环境温度、湿度、噪声、电磁场的干扰和影响较小，可靠性高；数字系统的性能基本不受元器件参数性能变化的影响，因此数字系统便于测试、调试和大规模生产。
（3）精度高。
16位数字系统可以达到10-5的精度。
（4）特殊应用。
有些应用只有数字系统才能实现，例如信息无失真压缩、V 型滤波器、线性相位滤波器等等。
F2812主要功能简介-事件管理器
tactive (2 TxPR-TxCMPRup -TxCMPRdn )T定标输入时钟周期
TxCMPRup=0，TxCMPRdn≠0
tactive (2 TxPR-TxCMPRdn )T定标输入时钟周期
TxCMPRup=0，TxCMPRdn=0
tactive 2 TxPR T定标输入时钟周期
TxCMPRup﹥TxPR，TxCMPRdn﹥TxPR
tactive 0
35
GP Timer 复位状态
任何RESET事件发生时，都产生下列结果
计数方向位 = 1 其它所有定时器寄存器的位 = 0，定时器被禁止 所有中断标志位 = 0 功率保护中断屏蔽位 = 1，开放 其它所有中断屏蔽位 = 0 定时器比较输出被置高阻
内部/外部时钟输入，可编程分频，方向可引脚控制
4种可屏蔽中断：上溢、下溢、比较、周期
全比较单元 Full-Compare Units
3 x 2 个独立的比较单元，每个有6个比较输出
配合可编程死区发生器，产生PWM波形
可编程死区发生器 Programmable Deadband
Generation
为什么要设计6个PWM输出？
3个4位计数器，1个16位比较寄存器，死区值可编程
PWM波形发生器 PWM Waveform Generation
共可产生8个PWM波形输出
捕获单元 Capture Units
EVA：CAP1/2/3，EVB：CAP4/5/6，上/下边沿触发
3个16位 2-level-deep FIFO堆栈
不变
高 低 低 高 立即高 立即低
31
PWM输出逻辑
TMS320F28122810第四章(共七章)
另外还有 GPTCONA/B，用法见后。 每个通用定时器都可以独立使用，也可以两个定时器同步使用。每个通用定时器的比较 寄存器可用于比较功能，产生 PWM 波形。当定时器工作在增/减模式时，有 3 种连续工作 方式。每个定时器都可以使用可预定标的内部或外部输入时钟。通用定时器还为别的事件管 理器子模块提供时钟基准：通用定时器 1 为比较单元和 PWM 电路提供时钟基准，通用定时 器 2/1 为捕获单元和正交编码电路提供时钟基准。周期寄存器和比较寄存器有双缓冲，允许 用户根据需要改变定时器周期和 PWM 脉冲宽度。
图 4.3 通用定时器框图(x=2 或 4) [当 x=2 时 y=1,n=2，当 x=4 时 y=3,n=4]
100
4.2.2 通用定时器的输入输出
通用定时器的输入包括： z 内部高速时钟（HSPCLK）； z 外部时钟 TCLKINA/B，最高频率不超过 CPU 时钟的 1/4； z 方向输入 TDIRA/B，控制定时器增/减计数的方向； z 复位信号 RESET。
97
事件管理器模块
通用定时器
比较单元
捕获单元
正交编码电路
外部定时器输入
用于控制比较器 的外部触发输入 用于定时器比较 的外部触发输入 功率模块保护中
断输入 ADC 启动外部
触发输入
EVA
模块
信号
通用定时器 1 通用定时器 2 比较单元 1 比较单元 2 比较单元 3 捕获单元 1 捕获单元 2 捕获单元 3
模块
EVB
信号
通用定时器 3 通用定时器 4 比较单元 4 比较单元 5 比较单元 6 捕获单元 4 捕获单元 5 捕获单元 6
TMS320F2812处理器特性
TMS320F2812处理器特性1.高性能静态CMOS（Static CMOS）技术●150MHz（时钟周期6.67ns）●低功耗（核心电压1.8V，I/O口电压3.3V）●Flash编程电压3.3V2.JTAG边界扫描（Boundary Scan）支持3.高性能的32位中央处理器（TMS320C28x）●16位*16位和32位*32位乘且累加操作●16位*16位的两个乘且累加●哈佛总线结构●强大的操作能力●快速的中断响应和处理●统一的寄存器编码模式●可达4兆字的线性程序地址●可达4兆字的数据地址●代码高效（用C/C++或汇编语言）●与TMS320F24/LF240x处理器的源代码兼容4.片内存储器●128K*16位的Flash存储器●1K*16位的OTP型只读存储器●L0和L1：两块4K**16位的单口随机存储器（SARAM）●H0：一块8K*16位的单口随机存储器●M0和M1：两块1K**16位的单口随机存储器5.引导存储器（Boot ROM）4K*16位●带有软件的Boot模式●标准数学表6.外部存储器接口（部分型号拥有，且标准不一）●最多1MB的存储器●可编程等待状态数●可编程读/写选通计数器（Strobe Timing）●三个独立的片选7.时钟与系统控制●支持动态的改变锁相环的频率●片内振荡器●看门狗定时器模块8.三个外部中断9.外部中断扩展（PIE）模块。
可支持96个外部中断，2812仅使用了45个外部中断。
10.128位的密匙（Security Key/Lock）●保护Flash/OTP和L0/L1 SARAM●防止ROM中的程序被盗11.3个32位的CPU定时器●12.马达控制外围设备●两个事件管理器（EVA、EVB）●与C240兼容的器件●13.串口外围设备●串行外围接口（SPI）●两个串行通信接口（SCIs），标准UART●增强型局域网络（eCAN）●多通道缓冲串行接口（McBSP）14.12位ADC，16通道●2*8通道的输入多路选择器●两个采样保持器●单一/同步转换●最快转换时间：80ns/12.5MSPS15.最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚16.高级的仿真特性●分析和设置断点的功能●实时的硬件调试17.开发工具●ANSI C/C++编译器/汇编程序/连接器●支持TMS320C24x/240x的指令●CCS集成开发环境●DSP/BIOS●JTAG扫描控制器（TI或第三方提供）●硬件评估板18.低功耗模式和节能模式●支持空闲模式、等待模式、挂起模式●停止单个外围的时钟19.封装方式●带外部存储器接口的179球型触点BGA封装●带外部存储器接口的176引脚低剖面四芯线扁平LQFP封装●没有外部存储器接口的128引脚贴片正方扁平PBK封装。
TMS320F2812芯片
4 TMS320F2812芯片及其控制策略4.1 TMS320F2812DSP芯片介绍（要来一个专业点的介绍）数字信号处理器(Digital Signal Prcessor)，是一种特别适合于进行数字信号处理运算的微处理器。
当今，随着数字化控制算法的快速发展，尤其在自动控制领域，DSP的高速计算能力显示了比一般微处理器更多的优点，具有广阔的应用前景。
利用DSP的高速计算能力可以增加采样速度和完成复杂的信号处理和控制算法，Kalman滤波、自适应控制矢量控制、状态观测器等复杂算法利用 DSP 芯片可以方便地实现。
DSP的信号处理能力还可用来减少位置、速度、磁通等传感器，无传感器运行之所以成为可能。
在现代电机控制系统中，系统参数和状态变量通过状态观测器的计算可采用DSP有效地实现。
同样，由于高运算速度，使得DSP也可有效地用于实际工程应用中，DSP的高速能力还可以消除噪声污染和不精确的输入及反馈信号数据，对要求速度响应快而准的现代电机调速系统，DSP 凭借其强大的运算和处理能力，能较快地实现PWM控制算法，如空间矢量脉宽调制（SVPWM）算法。
综合可知，现代DSP一般具有如下一些特点：(1)在一个指令周期内可完成一次乘法和一次加法；(2)程序和数据空间分离，可以同时访问指令和数据；(3)片内具有快速 RAM，通常可通过独立的数据总线在两块中同时访问；(4)具有低开销或大开销循环及跳转的硬件支持；(5)具有在单周期内操作的多个硬件地址产生器，可以并行执行多个操作；(6)支持流水线操作，使取值、译码和执行等操作可以重叠执行。
本设计采用了数字化矢量控制，在数字化控制算法中，系统选用了TI公司的TMS320F2812 DSP控制器作为主控芯片,它功能强大,运行速度快,是专门为电动机控制应用优化的控制芯片,在本设计中，它主要完成各种模拟、数字信号的采样及转换，高速精准处理各种数字信号并完成各种诸如PI调节器的控制算法，产生电压SVPWM驱动信号，完成交-直-交变频速度调控的功率驱动，与外设通信完成数据交流并检验各类软硬件故障，运行相应的中断程序等等。
3.1 F2812主要功能简介-系统控制和中断
F2812主要功能简介 3 F2812主要功能简介 3-1 1 系统控制和中断 F2812的存储器 F2812的存储器
问题
F2812有哪些片上存储器 有哪些片上存储器？ 1 F2812有哪些片上存储器？ 2 各有多少？地址如何分布？ 各有多少？地址如何分布？
Flash & OTP Flash on-chip (F2812) on128K x 16bit, 0x3D 8000 – 0x3F 7FFF always enabled, program & data space Multiple sectors Code security Low power modes Wait states can be adjusted based on CPU frequency Flash pipeline mode improve performance
Lowest power CPU read or fetch, active or read state
Standby State
CPU read or fetch, active or read state
Active or Read State
Highest power Prefetch mechanism
问题
密码存储在哪里？ 1 密码存储在哪里？ 2 地址多少？ 地址多少？
CSM Functional Description
代码安全密码区 (PWL):
0x3F 7FF8 – 0x3F 7FFF 中有用户烧写， Flash 中有用户烧写，更改需知道旧密码 OTP 中 TI 公司一次性烧写
PWL全为 PWL全为 1： PWL全为 PWL全为 0：
FBANKWAIT, FBANKWAIT, Flash Waitstate Register
F2812性能及引脚简介
GPIO多路复用器
• C28X芯片提供了56个多功能引脚，用户可以将这些引脚 作为片内外设的输入输出引脚，当不使用片内外设时，也 可以将他们作为数字I/O口使用。
• C28X的GPIO多路复用器在将有关引脚用作数字I/O时，
可以组成两个16位的数字I/O口GPIOA和GPIOB；一个4 位的数字I/O口GPIOD；一个3位的数字I/O口GPIOE和一
微处理器监控器MAX690/692/703—709/813L（美国 MAXIM公司产品）
• 微机控制系统中，为了保证微处理器稳定可靠运行，需要配置电 压监控电路；为了实现掉电数据保护，需备用电池及切换电路； 为了使微处理器尽快摆脱干扰而陷入死循环，需要配置Watchdog 电路，将完成这些功能的电路集成到一个芯片中，称为微处理器 监控器。 • 实现功能： 1）在上电、掉电以及低压供电时，产生一个复位输出信号。 2）具有备用电池切换电路，备用电池可供给CMOS RAM芯片或 其他低功耗逻辑电路。 3）具有看门狗电路，该电路的外触发脉冲的时间间隔超过1.6S 时，将产生一个复位输出。 4）可用于低压检测 5)复位脉冲宽度Trs 200ms,复位门限电平 MAX690:4.65V,MAX692:4.40V
引脚分布及功能简介
晶体振荡器及锁相环
• 内部振荡器：在X1/XCLKIN和X2两个引脚 之间连接一个石英晶体。 • 外部时钟源：将外部输入的时钟信号直接 连接到X1/XCLKIN引脚上，X2悬空。在这 种情况下，不使用内部振荡器。
注意：利用内部PLL输出时钟，需要2500个周期才能将输出时钟信号相对 稳定锁存 SysCtrlRegs.PLLCR = 0x000A; for(i= 0; i< 5000; i++) // Wait for PLL to lock {；}
F2812性能及引脚简介
74164工作时序图
程序设计 主程序主要包括系统初始化、中断向量初始化、设置 GPIO端口、控制数据传输几个步骤。
设置GPIO端口的配置函数 void Gpio_select(void) { EALLOW; GpioMuxRegs.GPBMUX.all=0x0000; GpioMuxRegs.GPBDIR.all=0xFFFF; GpioMuxRegs.GPFMUX.all=0x0000; GpioMuxRegs.GPFDIR.all=0xFFFF ; EDIS; }
• C28X系列主要芯片包括TMS320F2812和 TMS2810。二者差别：F2812内含128K*16位 的Flash存储器，有外部存储器接口，而 F2810仅有64K*16位的片内Flash存储器，且 无外部存储器接口。
C28X系列芯片主要性能
• • • • 主频150MHz（时钟周期6.67ns） CPU内核电压1.8V，I/O口电压3.3V Flash编程电压3.3V 高性能的32位CPU： 16位*16位和32位*32位乘且累加操作 16位*16位的两个乘且累加 哈佛总线结构 • 功能强大的外设
个15位的数字I/O口GPIOF。
• 通过使用GPIO的有关寄存器可以选择和控制这些 共享引脚的操作。例如：通过GPxMUX寄存器可
以把这些引脚作为数字I/O或片内外设I/O口。如果
选择某个引脚作为数字I/O口，则可以通过 GPxDIR寄存器来设置引脚的方向；另外，可以 通过GPxQUAL寄存器来改善输入信号，有效的 消除输入信号的毛刺脉冲的干扰。
看门狗功能的软件配置
// Disable watchdog module SysCtrlRegs.WDCR= 0x0068; • • • • • • • • • • • // This function resets the watchdog timer. // Enable this function for using KickDog in the application /* void KickDog(void) { EALLOW; SysCtrlRegs.WDKEY = 0x0055; SysCtrlRegs.WDKEY = 0x00AA; EDIS; } */
基于TMS320F2812事件管理器的一种测频方法
temp = capnum2+(0xFFFF-capnum1);
pinlvf[fnum++] =temp;
if(fnum>4) fnum=0;//取5个数值后回零
f= 2343750.0/(float)temp;//f= 150M/64/temp
基于TMS320F2812事件管理器的一种测频方法C2000例程
基于TMS320F2812事件管理器的一种测频方法
摘要
TMS320F2812是TI公司新推出的一款主要应用于工业控制的DSP芯片。它集成了EV、AD、串口等的片内外设，具有强大的事件管理能力和嵌入式控制功能。文章利用其片内外设事件管理器的捕获功能，给出了一种简单的测频方法，实现了电力系统中电网频率的测量。有较强的实用性。
EvaRegs.T1CON.bit.TMODE=2; 1CON.bit.TPS=5; //4分频
EvaRegs.T1CON.bit.TENABLE=1; //使能定时器
= 时基T1的频率/
t，这里时基T1的频率为时钟主频除以分频系数，即fT1=150M/64，因此所测频率f=150M/64t。下面为捕获中断子程序。
unsigned int capnum1;
unsigned int capnum2;
float f；
EvaRegs.EVAIMRC.bit.CAP1INT=1; //捕获1中断使能
}
3．2 捕获中断子程序
进入捕获中断子程序时，保护现场后首先清CAP1中断标志位，从2级深度FIFO中依次读出两次捕获的计数值capnum1和capnum2。如果capnum2大于capnum1，则直接相减，之差即为在被测频率的一个周波内记的定时器T1脉冲数t。若capnum2小于capnum1，则说明在计数过程中有计数溢出，即计数到周期寄存器T1PR内写入的0xFFFF后回零重新计数，因此在求脉冲数t时要在capnum2与capnum1之差上加上0xFFFF。被测的信号频率：f
3.4 F2812主要功能简介-串行通信接口
问题
SCI多处理器通信
识别地址字节
空闲线模式：在地址字节前留一段静态空间
没有附加地址位，数据＞10个，效率比地址位模式高 一般应用于典型的非多处理器的SCI通信
地址位模式：每个字节增加一个地址附加位
小块数据时更有效，数据块之间不需要等待 高速传送时，程序不可避免地要加入空闲位
问题
你认为静态空间如何设计？
Serial Communications Interface (SCI)
F2812的SCI
两根外部信号线引脚：SCITXD/SCIRXD 异步串行、标准非归零(NRZ)格式 16位波特率64K种可编程通信速率，增强型自动波特率检测硬件逻辑 数据格式灵活
接收数据出错检测 间断、奇偶、超时、帧错 2种多处理器唤醒模式 空闲线模式 地址位模式 半双工、全双工 双缓冲接收和发送 发送、接收独立的中断使能和中断位 增强型发送、接收16级FIFO 13个8位SCI模块控制寄存器 发送、接收可采用中断或状态标志位查询编程方式
SCI优先级控制寄存器，SCIPRI
详细解释参见手册或教材
SCI Registers (FIFO增强)
SCI FIFO发送寄存器，SCIFFTX
SCI FIFO接收寄存器，SCIFFRX
详细解释参见手册或教材
SCI Registers (FIFO增强)
SCI FIFO控制寄存器，SCIFFCT
数据传输：
空闲线路多处理器模式、地址位多处理器模式
提供了与流行外设接口的通用异步接收/发送(UART)模
式，只需两条钱与标准设备接口，如RS-232C格式的终 端和打印机，数据传送的字符包括：
F2812操作笔记
目录一、如何开始DSP的学习 (2)二、完整工程的构成 (4)三、CCS的操作 (7)1、CCS的布局和结构 (7)2、开始调试程序 (8)3、统计代码运行时间 (10)四、F2812的资源 (15)1、F2812的片内资源 (16)2、地址总线和数据总线 (16)3、内部的存储器资源 (18)4、存储器映射 (18)5、映射和空间的统一编址 (20)6、2812CMD详解 (21)五、中断系统 (25)1、F2812的中断系统 (25)2、2812中断程序模板 (29)六、F2812的时钟系统 (32)1、振荡器OSC和锁相环PLL (32)2、2812芯片中各种时钟信号的产生情况 (33)3、看门狗（Watch Dog） (34)4、系统初始化函数 (34)七、IO口控制 (37)八、F2812的EV模块 (39)1、事件管理器的功能 (39)2、通用定时器 (40)3、通用定时器初始化程序 (43)九、F2812的PWM (46)1、通用定时器产生的PWM波 (46)2、三相全桥电路桥理想驱动波形 (49)十、F2812的SCI模块 (53)1、2812 SCI模块 (54)2、SCI模块的特点 (55)3、SCI模块发送和接收数据的工作原理 (55)4、SCI数据格式 (56)5、SCI通信波特率设置 (56)6、SCI发送和接收数据的机制 (57)7、多处理器通信 (58)一、如何开始DSP的学习以下为各网友学习DSP的一些经验fxw451：大家先大体上看一遍书，把大体的知识了解一下。
其次就是看例子了，例子是关键，例子里有你学的所有的东西，这次你再拿出一本书来看，这次是有针对性的看，比如你做的spi的，你就直接看sp i那张，一边看例子一边看书，这样你就可以把一些重要的寄存器给记住了。
对于初学者来说，一直好奇的就是ccs的使用，拿我第一次使用ccs来说，当我把ccs和板子连载一起时，我相当高兴，成功感油然升起，接下来就是用ccs里的看自带的例子了，看完后你就会发现，这些是什么东东哦，什么都不会，这就对了，你要是看一开始看会了你就是神仙了，dsp不像单片机那么容易上手，所以你要花费点功夫吃透它，好东西不是那么容易就可以搞定的。
2812的事件管理器
第7课F2812的EV模块作者：顾卫钢由于2812主要应用于工业控制场合，例如电机控制、变频器，逆变器等等，所以2812的事件管理器模块（EV）可谓是重点部分了，由于EV的内容非常丰富，我们在讲义中不能面面俱到，所以希望大家在学习的时候能将手头的书本和我们的讲义结合起来学习，应该效果会更好。
我们在今天的课程中将为大家重点介绍EV模块中的定时器及其PWM电路，希望通过这节课的学习，大家能够熟练使用EV来产生自己所需要的PWM波形。
1.事件管理器的功能2812具有两个事件管理器模块EVA和EVB，这两个EV模块就像孪生兄弟一样，具有相同的功能，例如它们的定时器、比较单元、捕捉单元的功能都是完全一样的，只是各个单元的名称因为EVA和EVB有所区别而已，我们在下面的分析中主要以EVA为例。
简单来讲的话，每个EV模块都具有2个通用定时器、3个比较单元、3个捕获单元以及1个正交编码电路，我们重点来讲定时器和比较单元部分的内容。
EVA和EVB的资源详见上面的表格所示，表格中蓝色的字表示该信号是低电平有效。
通用定时器就像秒表一样，是可以用来计时的，而且每个定时器还能产生1路独立的PWM波形；比较单元主要功能就是用来生成PWM波形的，EVA具有3个比较单元，每个单元可以生成一对（两路）互补的PWM波形，生成的6路PWM波形正好可以驱动一个三相桥电路。
捕获单元的功能是捕捉外部输入脉冲波形的上升沿或者下降沿，可以统计脉冲的间隔，也可以统计脉冲的个数。
正交编码电路的话应该用的比较少，它可以对输入的正交脉冲进行编码和计数，它和光电编码器相连可以获得旋转机械部件的位置和速率等信息。
细心的同学可能会发现，为什么“External compare-output trip inputs”、“External timer-compare trip inputs”、“External trip inputs”用的是英文，其他都翻译成中文了呢？原因是书上翻译的太差了，特别是我们推荐的教材《TMS320C28X系列DSP的CPU与外设》中将其分别翻译成了“外部比较-输出行程输入”“外部定时器_比较行程输入”“外部行程输入”，让人看了有些丈二和尚摸不着头脑的感觉，不知道讲的是什么，这几个信号究竟是干嘛用的更是不清楚了，因此，在这里还是向大家介绍原汁原味的英文名称。
1 TMS320F2812简介
１ TMS320F2812简介ＴＭＳ３２０Ｆ２８１２是ＴＩ公司的一款用于控制的高性能、多功能、高性价比的３２位定点ＤＳＰ芯片。
该芯片兼容ＴＭＳ３２０ＬＦ２４０７指令系统最高可在１５０ＭＨｚ主频下工作，并带有１８ｋ×１６位０等待周期片上ＳＲＡＭ和１２８ｋ×１６位片上ＦＬＡＳＨ（存取时间３６ｎｓ）。
其片上外设主要包括２×８路１２位ＡＤＣ（最快８０ｎｓ转换时间）、２路ＳＣＩ、１路ＳＰＩ、１路ＭｃＢＳＰ、１路ｅＣＡＮ等，并带有两个事件管理模块（ＥＶＡ、ＥＶＢ），分别包括６路ＰＷＭ／ＣＭＰ、２路ＱＥＰ、３路ＣＡＰ、２路１６位定时器（或ＴｘＰＷＭ／ＴｘＣＭＰ）。
另外，该器件还有３个独立的３２位ＣＰＵ定时器，以及多达５６个独立编程的ＧＰＩＯ引脚，可外扩大于１Ｍ×１６位程序和数据存储器。
ＴＭＳ３２０Ｆ２８１２采用哈佛总线结构，具有密码保护机制，可进行双１６×１６乘加和３２×３２乘加操作，因而可兼顾控制和快速运算的双重功能。
通过对ＴＭＳ３２０Ｆ２８１２定点ＤＳＰ芯片合理的系统配置和编程可实现快速运算，本文着重对此加以说明。
２ TMS320F2812基本系统配置２．１ＴＭＳ３２０Ｆ２８１２时钟ＴＭＳ３２０Ｆ２８１２的片上外设按输入时钟可分为如下４个组：(１)ＳＹＳＯＵＴＣＬＫ组：包括ＣＰＵ定时器和ｅＣＡＮ总线，可由ＰＬＬＣＲ寄存器动态地修改；(２)ＯＳＣＣＬＫ组：主要是看门狗电路，由ＷＤＣＲ寄存器设置分频系数；(３)低速组：有ＳＣＩ、ＳＰＩ、ＭｃＢＳＰ，可由ＬＯＳＰＣＰ寄存器设置分频系数；(４)高速组：包括ＥＶＡ／Ｂ、ＡＤＣ，可由ＨＩＳＰＣＰ寄存器设置分频系数。
为了使系统具有较快的工作速度，除了定时器和ＳＣＩ等少数需要低速时钟的地方，其它外设均可以１５０ＭＨｚ时钟工作。
图1２．２存储空间图１所示是ＴＭＳ３２０Ｆ２８１２的内部存储空间映射图。
ＴＭＳ３２０Ｆ２８１２为哈佛（Ｈａｒｖａｒｄ）结构的ＤＳＰ，即在同一个时钟周期内可同时进行一次取指令、读数据和写数据的操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
GP Timer Input & Output
Input：
内部高速外设时钟，HSPCLK 外部时钟TCLKINA/B，最高频率≤1/4 CPU时钟 方向输入引脚，TDIRA/B 复位信号，RESET
Output：
比较输出，TxCMP ADC启动转换信号 上溢、下溢、比较匹配、周期匹配 计数方向指示位
比较寄存器，TxCMPR
存放比较常数，不断与计数器比较，匹配时： 根据GPTCONA/B设置，比较输出引脚发生跳变 对应设置中断标志 中断未屏蔽，产生中断请求
周期寄存器，TxPR
存放周期值，决定定时器周期 与计数器值相等时，根据计数方式确定复位为0或转为减计数
16
GP Timer Registers 2
GPTCONA/B中的位反映计数方向 TDIRA/B引脚决定计数方向
1 增计数 0 减计数
17
GP Timer Clock
可采用内部时钟或外部时钟TCLKINA/B引脚输入 外部时钟频率≤1/4 CPU时钟 定向增/减计数模式：
T2、T4为QEP电路使用 QEP电路为定时器提供时钟、方向输入
内部/外部时钟输入，可编程分频，方向可引脚控制
4种可屏蔽中断：上溢、下溢、比较、周期
全比较单元 Full-Compare Units
3 x 2 个独立的比较单元，每个有6个比较输出
配合可编程死区发生器，产生PWM波形
可编程死区发生器 Programmable Deadband
Generation
13
GP Timer Functional Block
每个GP Timer 包括：
一个16位增/减计数器，TxCNT，RW，当前计数值 一个16位比较寄存器，TxCMPR，RW，双缓冲 一个16位周期寄存器，TxPR，EW，双缓冲 一个16位控制寄存器，TxCON，RW 内部/外部时钟输入，可定标 四个可屏蔽中断控制逻辑 一个增/减方向控制引脚，TDIRx 一个比较输出引脚，TxCMP 全局控制寄存器，GPTCONA/B
7
EVA Registers (1)
8
EVA Registers (2)
9
问题
一一对应EVA寄存器， 说出EVB寄存器的名称？
10
3 F2812主要功能简介 3-3 事件管理器 2 通用定时器
11
问题
还有其它定时器吗？ 有几个？ TI 如此设计的意图是什么？
12
GP Timers Block Diagram
3个4位计数器，1个16位比较寄存器，死区值可编程
PWM波形发生器 PWM Waveform Generation
共可产生8个PWM波形输出
捕获单元 Capture Units
EVA：CAP1/2/3，EVB：CAP4/5/6，上/下边沿触发
3个16位 2-level-deep FIFO堆栈
比较和周期寄存器的双缓冲
任何时候都可写入新值，但不立即加载 周期寄存器：当计数器计数到0时重新加载 比较寄存器：立即加载 / 下溢时加载 / 下溢或周期匹配时加载
比较输出
高/低电平有效、强制高/低电平 高/低电平有效：比较输出有效时转变电平 强制高/低电平：立即转变电平
计数方向
2
Event Manager Module & Signal
3
EV Device Interfaces
4
EV A Functional Block Diagram
5
Event Manager Functions 1
通用定时器 General-Purpose (GP) Timers
16位定时器，EVA：T1/2；EVB：T3/4，独立/同步工作
基于QEP电路的时钟输入
QEPCLK为T1的时钟输入
预标定阐述≡1
计数器在上升/下降沿均计数 QEP产生的时钟频率是每个QEP输入通道的4倍 QEP时钟频率应≤1/4 CPU时钟
18
GP Timer的同步
配置T2CON使T2与T1同步：
将T2CON的T2SWT1置1，T2用T1的使能位TENABLE启动 启动前，T1、T2用不同值初始化计数器 将T2CON的SELT1PR置1，T2用T1的周期
15
GP Timer Registers 1
控制寄存器，பைடு நூலகம்xCON
选择四种计数模式之一
选择内/外时钟
重新装载条件
时钟预定标
定时器使能/禁止
确定T2、T4使用的周期寄存器是 本比身较还操是作T1使、能T3/禁止
全局控制寄存器，GPTCONA/B
根据定时器的任务确定采取的操作方式 控制计数方向
功率驱动保护中断 Power Drive Protection Interrupt
为系统安全操作提供保护，如过压、过流、超速等
EV寄存器 EV Registers
EVA Registers：0x7400 – 0x7431 EVA Registers：0x7500 – 0x7531
EV中断 EV Interrupts
6
Event Manager Functions 2
正交编码脉冲电路 Quadrature-Encode Pulse
(QEP)
CAP1/2，CAP4/5作为QEP完全同步输入 脉冲序列方向、边沿自动检测
A/D转换器外部启动 External ADC Start-of-
Conversion EVASOC、EVBSOC
3 F2812主要功能简介 3-3 事件管理器
1 事件管理器功能概述 2 通用定时器 3 比较单元 4 PWM电路 5 空间矢量PWM
6 捕获单元 7 正交编码脉冲QEP电路 8 事件管理器的中断 9 事件管理器的寄存器 10 使用实例
1
3 F2812主要功能简介 3-3 事件管理器
1 事件管理器功能概述
T1、T2都从自己的当前值开始计数
问题 定时器同步有什么用处？
如何使用T4与T3的同步？
19
GP Timer启动ADC
GPTCONA/B中设置ADC的启动信号由哪个定时器
提供:
下溢中断 周期中断 比较中断